CN102832343B - 一种多阻态忆阻器 - Google Patents

一种多阻态忆阻器 Download PDF

Info

Publication number
CN102832343B
CN102832343B CN201210348359.9A CN201210348359A CN102832343B CN 102832343 B CN102832343 B CN 102832343B CN 201210348359 A CN201210348359 A CN 201210348359A CN 102832343 B CN102832343 B CN 102832343B
Authority
CN
China
Prior art keywords
layer
memristor
resistance
electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210348359.9A
Other languages
English (en)
Other versions
CN102832343A (zh
Inventor
刘力锋
后羿
陈冰
李悦
于迪
高滨
韩德栋
王漪
康晋锋
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201210348359.9A priority Critical patent/CN102832343B/zh
Publication of CN102832343A publication Critical patent/CN102832343A/zh
Application granted granted Critical
Publication of CN102832343B publication Critical patent/CN102832343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种多阻态忆阻器，包括:自下而上依次生成的底电极层、阻变层、顶电极层，其中底电极层和顶电极层用于与外部电源进行电连接，阻变层用于实现多阻态之间的转换；使多阻态忆阻器工作在单、双极两种操作方式下，不同阻值间的变化由顶电极上所加电压激励的方向和大小控制；通过本发明解决了多值存储中多阻态的稳定性和一致性问题，满足了多值存储的需要。

Description

一种多阻态忆阻器
技术领域
本发明涉及半导体集成电路及其制造技术领域，具体涉及一种多阻态忆阻器。
背景技术
忆阻器(Memristor)是独立于电阻、电容和电感之外的第四种基本电路元素。在1971年首次提出忆阻器的概念，在2008年惠普公司首先从实验上证实了忆阻器件的存在。忆阻器是一种具有记忆功能的非线性两端无源器件，它用阻值变化反应了器件两端总磁通量
Figure BDA00002155779100011
对流过其中的电荷量q的变化关系
Figure BDA00002155779100012
Figure BDA00002155779100013
q都与时间相关，可反映了器件的历史状态，从而实现记忆功能。由于其具有的独特电阻记忆功能，忆阻器在高密度存储、可重构逻辑电路和神经元器件等方面具有很大的应用潜力，尤其是在多值非挥发存储方面的应用受到了研究人员的普遍重视。忆阻器的典型结构是类似电容的金属-阻变层-金属三层结构。这一器件结构的电阻变化通过外加合适电压或电流激励实现。忆阻器的操作按电压操作方式分有单极、双极两种工作模式。单极模式的阻变现象依赖于电压激励的大小，与方向无关。双极模式的阻变现象取决于所加电压激励的方向。
多值存储是非挥发存储器的一种存储技术，具体是指在存储器的一个节点上记录多于一比特的二进制数据，从而增大存储器的存储密度，提高存储容量。多值存储技术存在的主要问题在于多值存储的稳定性和一致性较差，难以保证数据的可靠读取。
发明内容
(一)所要解决的技术问题
本发明的目的是通过提供一种多阻态忆阻器，解决忆阻器在多值存储技术中，多值存储的稳定性和一致性较差，难以保证数据的可靠读取。
（二）技术方案
本发明提供了一种多阻态忆阻器，包括:自下而上依次形成的底电极层、阻变层和顶电极层；其中，
所述顶电极层和所述底电极层，用于与外部电源进行电连接；
所述阻变层，用于实现多阻态之间的转换。
优选的，所述底电极为惰性金属、氮化钛和重掺杂硅中的一种；所述阻变层为氧化铪；所述顶电极为氮钛钽。
优选的，该多阻态忆阻器还包括电极引出层，用于分别引出顶电极和底电极，并与外部电源进行电连接。
优选的，所述电极引出层为铝铜合金。
优选的，还包括位于底电极层下的衬底层。
优选的，所述衬底层的材料为硅。
优选的，所述衬底层与所述底电极层之间还包括：自下而上依次形成的二氧化硅层和钛层；用于粘附所述底电极层和所述衬底层。
优选的，隔离层，用来隔离不同的多阻态忆阻器。
优选的，所述隔离层包括自下而上依次形成的氮化硅层和二氧化硅层。
（三）有益效果
本发明提出的氮钛钽/二氧化铪/铂（TaTiN/HfO2/Pt）结构的多阻态忆阻器件，可以产生四个稳定的电阻态，本发明中的多阻态忆阻器件CMOS工艺兼容、阻值一致性好、多值窗口大且稳定。应用在实际集成电路中可使每个存储节点存储两位二进制数据，显著提高存储器的存储密度。同时利用同时存在的单极、双极阻变现象实现多阻态，拓宽了实现多阻态的思路。
附图说明
图1为多阻态忆阻器的结构示意图；
图2为多阻态中的阻值示意图；
图3为多阻态忆阻器的电压激励和阻态转换关系示意图；
图4为多阻态忆阻器实现多阻态操作模式图；
图5为实验测试的阻值分布图。
具体实施方式
下面对本发明结合附图和实施例进行详细说明。
本发明提出了一种基于氮钛钽/二氧化铪/铂（TaTiN/HfO2/Pt）结构的多阻态忆阻器，器件的主要结构为TaTiN/HfO2/Pt，如图1所示：包括:自下而上依次形成的底电极层、阻变层和顶电极层；其中，顶电极层和底电极层，用于与外部电源进行电连接；阻变层，用于实现四个阻态之间的转换。其中，底电极为铂；阻变层为氧化铪；顶电极为氮钛钽。
多阻态忆阻器还包括电极引出层，用于分别引出顶电极和底电极，并与外部电源进行电连接；电极引出层为铝铜合金。图中自左向右第一和第三个电极引出层的接触孔引出的是底电极，第二和第四个电极引出层的接触孔引出的是顶电极。
多阻态忆阻器还包括位于底电极层下的衬底层，衬底层的材料为硅Si，在衬底层与所述底电极层之间还包括：自下而上依次形成的二氧化硅（SiO2）层和钛（Ti）层；用于粘附所述底电极层和所述衬底层。
多阻态忆阻器还包括隔离层，用来隔离不同的多阻态忆阻器，隔离层包括自下而上依次形成的氮化硅Si3N4层和二氧化硅SiO2层。图中的空白方框也表示隔离层，只有中间做了标明。用Si3N4/SiO2两层结构是CMOS工艺中的设计，这样该多阻态忆阻器CMOS工艺兼容，四种阻态有很好的一致性。
它的制备方法为在Pt/Ti/SiO2/Si衬底上首先反应溅射10nm的HfO2，并在450°C N2气氛中快速热退火30s，然后反应溅射50nm的TaTiN作为顶电极，之后光刻并刻蚀成分离的器件，然后淀积Si3N4、SiO2用来隔离不同器件，之后光刻引线孔，并用Al、Cu合金引出顶电极。
该结构器件同时存在单极和双极阻变现象。多阻态由两种不同的操作方式即单极、双极共同实现，阻值如图2所示从高至低依次是：单极高阻态00、双极高阻态01、双极低阻态10、单极低阻态11。不同阻值间的变化由顶电极上所加电压激励的方向和大小控制。
存储器件的擦写操作包括四个阻态的写入操作和不同阻态间的擦写操作，根据图3所示的电压激励与阻态转换间的关系，设计四个阻态的写入如下：
A从任意态写入11：施加-4v电压写入11；
B从任意态写入00：施加-2.5v电压写入00；
C从任意态写入10：C1进行步骤B；
C2施加3v电压写入10；
D从任意态写入01：D1进行步骤C；
D2施加-1.5v电压写入01。
对于已知当前阻态，需要擦写阻态的情况，设计电压激励操作方式如图4所示。图4中实线箭头对应的电压直接表示了阻态擦写所需的激励电压值。例如，将00改写为11需要加-4V电压激励；将01改写为10需要加3V电压激励；将00改写为10需要加3V电压激励。而对于虚线所示的阻态改写，不能通过一步电压激励操作实现，需要借助中间过渡阻态来完成擦写。例如：11改写为01需要首先施加-1.5V电压激励擦写为00，再施加3V电压擦写为10，最后施加-1.5V擦写为01。
综上可以看出，本发明中的忆阻器能简单的通过施加电压激励写入和擦写存储的二进制数据值。
图5是实验测试得到的的二十个不同器件在五十次循环擦写中四个阻态的阻值分布，易看出阻值具有非常好的一致性，并且四个阻态之间的窗口足够大且稳定。

Claims (6)

1.一种多阻态忆阻器，其特征在于，包括:自下而上依次形成的底电极层、阻变层和顶电极层；其中，
所述顶电极层和所述底电极层，用于与外部电源进行电连接；
所述阻变层，用于实现多阻态之间的转换；
所述底电极为惰性金属、氮化钛和重掺杂硅中的一种；
所述阻变层为氧化铪；
所述顶电极为氮钛钽；
所述多阻态忆阻器还包括隔离层，用来隔离不同的多阻态忆阻器；
所述隔离层包括自下而上依次形成的氮化硅层和二氧化硅层。
2.如权利要求1所述忆阻器，其特征在于，还包括：电极引出层，用于分别引出顶电极和底电极，并与外部电源进行电连接。
3.如权利要求2所述忆阻器，其特征在于，所述电极引出层为铝铜合金。
4.如权利要求1所述忆阻器，其特征在于，还包括：位于底电极层下的衬底层。
5.如权利要求4所示忆阻器，其特征在于，所述衬底层的材料为硅。
6.如权利要求5所述忆阻器，其特征在于，所述衬底层与所述底电极层之间还包括：自下而上依次形成的二氧化硅层和钛层；用于粘附所述底电极层和所述衬底层。
CN201210348359.9A 2012-09-18 2012-09-18 一种多阻态忆阻器 Active CN102832343B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210348359.9A CN102832343B (zh) 2012-09-18 2012-09-18 一种多阻态忆阻器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210348359.9A CN102832343B (zh) 2012-09-18 2012-09-18 一种多阻态忆阻器

Publications (2)

Publication Number Publication Date
CN102832343A CN102832343A (zh) 2012-12-19
CN102832343B true CN102832343B (zh) 2014-06-11

Family

ID=47335387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210348359.9A Active CN102832343B (zh) 2012-09-18 2012-09-18 一种多阻态忆阻器

Country Status (1)

Country Link
CN (1) CN102832343B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018112736A1 (zh) * 2016-12-20 2018-06-28 北京大学 数据搜索系统及方法
CN110600610A (zh) * 2019-09-26 2019-12-20 中国科学院微电子研究所 人工神经突触器件及其制备方法
CN111680792A (zh) * 2020-06-18 2020-09-18 中国人民解放军国防科技大学 激活函数电路、忆阻神经网络及忆阻神经网络的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1280893C (zh) * 2001-08-13 2006-10-18 夏普公司 铁电存储器晶体管的制造方法
CN102544359A (zh) * 2010-12-30 2012-07-04 中国科学院微电子研究所 忆阻器及其制作方法
CN102738388A (zh) * 2011-04-12 2012-10-17 中国科学院微电子研究所 具有忆阻器特性的半导体器件及其实现多级存储的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011025506A1 (en) * 2009-08-31 2011-03-03 Hewlett-Packard Development Company, L.P. Low-power nanoscale switching device with an amorphous switching material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1280893C (zh) * 2001-08-13 2006-10-18 夏普公司 铁电存储器晶体管的制造方法
CN102544359A (zh) * 2010-12-30 2012-07-04 中国科学院微电子研究所 忆阻器及其制作方法
CN102738388A (zh) * 2011-04-12 2012-10-17 中国科学院微电子研究所 具有忆阻器特性的半导体器件及其实现多级存储的方法

Also Published As

Publication number Publication date
CN102832343A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
TWI261838B (en) Storage device
CN105304132B (zh) 利用易失性开关双端装置和mos晶体管的非易失性存储器单元
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
CN105118916B (zh) 电阻式存储器架构和装置
CN100524875C (zh) 具有两种电阻材料层的非易失性存储器件
KR101317808B1 (ko) 메모리장치 및 반도체집적회로
CN101167138B (zh) 电子元件、存储装置及半导体集成电路
JP4981304B2 (ja) 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ
CN102339952B (zh) 存储元件及其驱动方法以及存储装置
CN1938781B (zh) 具有可变电阻的薄膜存储器件
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
JP4475098B2 (ja) 記憶素子及びその駆動方法
US20120155161A1 (en) Three-terminal ovonic threshold switch as a current driver in a phase change memory
CN102637454B (zh) 存储设备和用于操作该存储设备的操作方法
US20130250658A1 (en) Nonvolatile memory element and nonvolatile memory device
CN102709306B (zh) 基于忆阻器和晶体管的存储器及实现多阻态的方法
TWI451570B (zh) 多位元電阻切換記憶體元件與陣列
CN103682091A (zh) 电阻式存储器结构、其操作方法及制作方法
CN102832343B (zh) 一种多阻态忆阻器
JP5406782B2 (ja) 不揮発性半導体記憶装置
CN104240757B (zh) 一种阻变存储器存储单元的多值操作方法
US20100108975A1 (en) Non-volatile memory cell formation
CN101026177B (zh) 非易失性存储器件及其操作方法
JP2008066438A (ja) 抵抗変化型素子、不揮発性記憶素子、抵抗変化型記憶装置、およびこれらに対するデータ書き込み方法
CN109003636A (zh) 一种基于垂直读写操作的多态非易失性固态存储单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant