CN1938781B - 具有可变电阻的薄膜存储器件 - Google Patents

具有可变电阻的薄膜存储器件 Download PDF

Info

Publication number
CN1938781B
CN1938781B CN2004800427675A CN200480042767A CN1938781B CN 1938781 B CN1938781 B CN 1938781B CN 2004800427675 A CN2004800427675 A CN 2004800427675A CN 200480042767 A CN200480042767 A CN 200480042767A CN 1938781 B CN1938781 B CN 1938781B
Authority
CN
China
Prior art keywords
resistance
film
variable resistor
memory device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800427675A
Other languages
English (en)
Other versions
CN1938781A (zh
Inventor
小佐野浩一
村冈俊作
榊间博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1938781A publication Critical patent/CN1938781A/zh
Application granted granted Critical
Publication of CN1938781B publication Critical patent/CN1938781B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1136—Single film
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/115—Magnetic layer composition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

薄膜存储器件包括第一电极(3)、第一可变电阻薄膜(2)和第二电极(1)，第一电极(3)形成在基板(4)的表面上，第一可变电阻薄膜(2)形成在第一电极(3)的表面上，第二电极(1)形成在第一可变电阻薄膜(2)的表面上，第一可变电阻薄膜(2)包括在块状态下其电阻根据晶格应变和电荷序变化的至少之一而变化的材料。

Description

具有可变电阻的薄膜存储器件
技术领域
本发明涉及一种分别具有可变电阻薄膜的存储器件、存储电路和半导体集成电路。
背景技术
随着用于电子设备的数字技术的发展，存在对增加固态存储器件的容量和加速数据转移的强烈需求，以便减少储存数据的时间。美国专利US6204139号公开了一种满足这些需求的技术。该技术包括使用钙钛矿材料(例如，Pr1-xCaxMnO3(PCMO)、LaSrMnO3(LSMO)、或者GdBaCoxOy(GBCO))形成固态存储器件，该钙钛矿材料具有根据所施加的电脉冲而变化的电阻。因此，钙钛矿材料可以用于储存不同的数字值。
此外，J.Appl.Phys.，Vol.84(1998)，第5647页提出了一种使用非晶碳膜的深受主能级和浅施主能级的存储元件，其中膜的电阻根据注入的电荷而变化。
尽管这些材料被认为具有可变电阻，但是没有具体公开这些材料和其它材料可以最适用于存储器的结构和特性。而且，这些材料的特性在半导体处理中被破坏。
发明内容
根据本发明的一个方面，薄膜存储器件包括第一电极、第一可变电阻薄膜和第二电极。所述第一电极形成在基板的表面上。所述第一可变电阻薄膜形成在所述第一电极的表面上。所述第二电极形成在所述第一可变电阻薄膜的表面上。所述第一可变电阻薄膜包括在块状态(bulk state)下其电阻根据晶格应变和电荷序变化的至少之一而变化的材料(可变电阻材料)。
已经发现，如果在块状态下其电阻根据晶格应变和电荷序变化的至少之一而变化的材料形成为薄膜，并且给该薄膜施加电压，则该薄膜 的电阻变化。通过根据施加电压来改变薄膜的电阻状态，该存储器件可以储存一比特或多比特信息。
优选地，晶格应变是由杨—泰勒效应(Jahn-Teller effect)产生的。
同样优选地，该材料不含碱金属或碱土金属。
在该存储器件中，可变电阻薄膜不含碱金属和碱土金属中的两种或之一，可以防止在半导体工艺中由于这个元素在清洗步骤时脱除而引起的存储器件特性的下降。
优选地，该材料包括尖晶石结构。
同样优选地，第一可变电阻薄膜的厚度等于或小于200nm。
鉴于减少电脉冲和制造工艺，在该存储器件中使用的可变电阻薄膜的厚度优选等于或小于200nm。
优选地，所述第一可变电阻薄膜由单相构成。
同样优选地，所述第一可变电阻薄膜包括多个电阻相。
优选地，所述第一电极和第二电极中的至少一个包括银(Ag)、金(Au)、铂(Pt)、钌(Ru)、二氧化钌(RuO2)、铱(Ir)或二氧化铱(IrO2)。
在存储器件中，功函数相对低的材料被用于这些电极。因此，所述存储器件能够在比常规存储器件低的电压下工作。
优选地，该薄膜存储器件还包括在存储单元中的第二可变电阻薄膜。该存储单元包括所述第一可变电阻薄膜。所述第二可变电阻薄膜由在块状态下其电阻根据晶格应变、电荷序变化、温度变化和磁场变化的至少之一而变化的材料构成。
优选地，通过相反地改变所述第一可变电阻薄膜的电阻和所述第二可变电阻薄膜的电阻，所述第一可变电阻薄膜和所述第二可变电阻薄膜根据预定电压储存至少一比特信息。
该存储器件构成为两个可变电阻薄膜的电阻彼此互补地变化。因此，可以保证作为存储单元的稳定操作和大大提高制造产量。
根据本发明的另一方案，薄膜存储器件包括：第一电极、第一可变电阻薄膜、和第二电极。第一电极形成在基板的表面上。所述第一可变电阻薄膜具有形成在所述第一电极表面上的尖晶石结构。所述第二电极形成在所述第一可变电阻薄膜的表面上。
为了将具有钙钛矿结构的材料形成为膜，通常必须将基板温度设置为700℃或更高。为了将具有尖晶石结构的材料形成为膜，基板温度设置在约400℃就足够了。此外，在CMOS工艺中，膜形成温度优选等于或低于450℃，以便防止由高温引起的损坏等。在该存储器件中，该材料具有尖晶石结构。因此，这种材料可以在比具有钙钛矿结构的材料低的温度下被形成为膜。因而，保证了具有尖晶石结构的材料与半导体工艺的良好匹配。
优选地，所述第一可变电阻薄膜包括具有尖晶石结构的材料，在块状态下其电阻根据晶格应变、电荷序变化、温度变化和磁场变化的至少之一而变化。
已经发现如果将在块状态下其电阻根据晶格应变、电荷序变化、温度变化和磁性转移的至少之一而变化的材料形成为薄膜，并且给该薄膜施加电压，则该薄膜的电阻发生变化。通过根据施加电压改变该薄膜的电阻的状态，该存储器件可以储存一比特或多比特的信息。
优选地，该薄膜存储器件还包括在存储单元中的第二可变电阻薄膜。该存储单元包括所述第一可变电阻薄膜。所述第二可变电阻薄膜包括在块状态下其电阻根据晶格应变、电荷序变化、温度变化和磁场变化的至少之一而变化的材料。
优选地，构成所述第一可变电阻薄膜和所述第二可变电阻薄膜，以便通过相反地改变所述第一可变电阻薄膜的电阻和所述第二可变电阻薄膜的电阻，使它们根据预定电压储存至少一比特信息。该存储器件构成为两个可变电阻薄膜的电阻彼此互补地变化。因此，可以保证作为存储单元的稳定操作和大大提高制造产量。
附图说明
图1表示根据本发明第一实施例的存储器件的示例结构。
图2表示被形成为厚度为0.1μm的薄膜的CoFe2O4的特性。
图3表示被形成为厚度为0.2μm的薄膜的CuFe2O4的特性。
图4表示被形成为薄膜的NiCr2O4的特性。
图5表示被形成为薄膜的AIV2O4的特性。
图6表示被形成为薄膜的Fe3O4的特性。
图7表示被形成为薄膜的Sm1.5Bi0.5Ru2O7的特性。
图8表示被形成为薄膜的T12Mn2O7的特性。
图9表示在本发明第二实施例中使用的存储单元。
图10表示在本发明第二实施例中使用的存储单元。
图11表示根据本发明第二实施例的存储电路的方框图形式的示例结构。
图12表示图11中所示的部分放大的存储阵列。
图13(a)表示以记录模式在本发明第三实施例中使用的存储单元的电脉冲和结构。
图13(b)表示以记录模式在本发明第三实施例中的存储器件的电阻变化。
图14(a)表示以再现模式在本发明第三实施例中使用的存储单元的再现电压和结构。
图14(b)表示再现模式时的、本发明第三实施例中的存储器件的输出电压。
图15表示根据本发明第三实施例的存储电路的示例方框图结构。
图16表示图15所示的部分放大的存储阵列。
图17表示根据本发明第四实施例的嵌入式RAM的示例方框图结构。
图18表示根据本发明第五实施例的系统LSI的示例方框图结构。
具体实施方式
下面将参照附图详细介绍本发明的实施例。附图中，相同或相应的构成元件分别用相同的参考标记表示，并且不再重复说明。
(第一实施例)
<结构>
图1表示根据本发明第一实施例的存储器件的结构。该存储器件包括形成在基板4的表面上的下电极3、形成在下电极3的表面上的可变电阻薄膜2、以及形成在可变电阻薄膜2上的上电极1。存储器件能够根据可变电阻薄膜2的电阻状态储存信息。
可变电阻薄膜2的电阻可以根据经上电极1和/或下电极3给其施 加的电脉冲而变化。上电极1和下电极3可以由具有低功函数的材料形成，如Pt、Ru、Ir、Ag、Au、RuO2、或IrO2。有必要使用在加热温度下稳定的材料用于下电极3，因为可变电阻薄膜2通常是通过加热基板4而形成的。
如上所暗示的，存储器件可以用作非易失存储器。为了可以作为非易失存储器工作，可变电阻薄膜2即使在变化时也必须保持其特性。本发明人发现这可以通过形成由一种材料构成的可变电阻薄膜2来实现，其中该材料在块状态下满足下列条件中的至少之一：
1、该材料根据温度变化而改变电阻；
2、该材料根据施加的磁场而改变电阻；
3、该材料根据晶格应变而改变电阻；和
4、该材料根据电荷序改变电阻。
对于满足上述任何条件的材料，发明人已经发现该材料应该具有下列特性中的至少之一：
5、该材料不含碱金属和碱土金属；
6、该材料具有尖晶石结构；和
7、该材料的膜厚度等于或小于200nm。
该材料可以不限于上述条件和特性。然而，使用满足上述条件至少之一的材料来形成可变电阻薄膜2的原因将在下面说明。
一般情况下，即使给材料施加几伏的电脉冲，也难以改变具有上述条件至少之一的材料的电阻。但是，如果该材料形成为薄膜，如果给该薄膜施加大约几伏的电脉冲就可以改变材料(即，薄膜)的电阻。例如，其电阻可以根据一种晶格应变即杨—泰勒效应改变的材料应该形成为薄膜，并且给该薄膜施加几伏的电脉冲(例如大约±5V)。
相反，即使将该材料形成为薄膜并给该材料施加几伏的电脉冲，也难以使那些不会在块状态下根据温度变化、磁性转移、晶格改变、和电荷序的任何一个而发生改变的材料的电阻转移到电阻不同的相。
例如，设想构成可变电阻材料A使得其在块状态下在预定转移温度下转移到其电阻不同的相，并且构成材料B使得它不转移，这两种材料的晶体结构是相同的。如果可变电阻材料A形成为薄膜并给该薄膜施加电脉冲，则可以改变电阻。另一方面，即使材料B形成为薄膜 并给薄膜施加电脉冲，也难以改变电阻。
还优选的是在本实施例中使用的可变电阻薄膜2具有1μm或更小的厚度，以便通过半导体工艺形成存储器件。如果材料在块状态下形成为厚度为1μm或以下的薄膜，则可以通过电脉冲充分地改变薄膜的电阻。
如所看到的那样，如果材料形成为薄膜，在块状态下其根据晶格应变、电荷序、温度变化和磁性转移的至少之一而将电阻改变到其电阻不同的相的材料的电阻可以通过电脉冲增加或减小。
下面将讨论具有上述特性的材料的原因。
一般情况下，高温超导材料或CMR材料是含有碱金属和碱土金属中的至少一种的氧化物。如果用这种材料形成存储器件，则存储器件的特性将下降，因为在材料中含有的碱金属或碱土金属在半导体工艺中的清洗步骤中被洗提。为了防止特性下降，优选的是材料不含碱金属和碱土金属。
为了将具有钙钛矿结构的材料形成为薄膜，需要将基板温度设置为700℃或更高。但是，由于在膜形成期间希望将温度设置在450℃或以下，以便防止由CMOS工艺中的高温引起的损坏等，因此不可能将具有常规钙钛矿结构的材料形成为薄膜。另一方面，使用具有尖晶石结构的材料形成膜只须将基板温度设置为大约400℃就足够了。因此，通过使用具有尖晶石结构的材料，在膜形成期间可以将温度设置得较低。这样，具有尖晶石结构的材料与半导体工艺的匹配比具有钙钛矿结构的材料与半导体工艺的匹配更好。
可变电阻薄膜2越厚，则用于增加或减小薄膜2的可变电阻材料的电阻所需的电脉冲的脉冲电压就越高。此外，在制造工艺中的光刻步骤中，如果薄膜2更薄，则可变电阻薄膜2的处理更容易。因此，为了电脉冲和制造工艺的减少，用于存储器件的可变电阻薄膜2的厚度优选等于或小于200nm。
<材料中存在的相>
满足条件1-4至少之一的可变电阻薄膜2呈现其中整个薄膜由单相构成的状态以及呈现存在多个不同相的状态。在任何一个状态下，存在稳定相，从而该状态可以长时间保持稳定。
如果整个材料由单相构成，则整个可变电阻薄膜2具有基本上相等的电阻，并且在给其施加电脉冲时整个薄膜的电阻改变。
如果存在多个不同相，则其电阻不同的相在可变电阻薄膜2中局部地存在，并且在给其施加电脉冲时薄膜2的电阻不是完全改变而是局部地改变。
已经注意到如果使用在块状态下转移到其电阻不同的相的可变电阻材料并将其形成为薄膜，则很容易形成可变电阻薄膜，其中存在其电阻不同的多个相。可选地，可以通过制备在块状态下转移到其电阻不同的相的多个可变电阻材料(块状材料(bulk material))，并同时通过溅射、蒸发等将块状材料形成为薄膜，来形成可变电阻薄膜2，在其中存在其电阻不同的多个相。
<可变电阻材料的例子>
下面介绍满足上述条件的可变电阻材料的例子。应该注意的是每种可变电阻材料不含碱土金属或碱金属。
<温度变化>
根据在块状态下的温度变化呈现多个电阻状态的可变电阻材料的例子是：
Sm2-xBixRu2O7、Eu2-xBixRu2O7、Fe3O4、和Tl2Mn2O7。
<磁性转移>
根据在块状态下的磁性转移而呈现多个电阻状态的可变电阻材料的例子是：
Sm2-xBixRu2O7、Eu2-xBixRu2O7、ZnFe2O4、(Co1-xZnx)Fe2O4、(Ni1-xZnx)Fe2O4和Tl2Mn2O7。
<晶格应变>
其晶体结构通过杨一泰勒效应应变并且在块状态下呈现多个电阻状态的可变电阻材料的例子是：
CoFe2O4、CoxMn3-xO4、NiCr2O4、CuFe2O4、CuCr2O4、Cu0.15Ni0.85Cr2O4、MnMn2O4、ZnMn2O4、ZnV2O4、Fe3O4、PrNiO3、NdNiO3、SmNiO3、EuNiO3、和LaMnO3。
<电荷序>
在块状态下根据电荷序呈现多个电阻状态的可变电阻材料的例子 是：
Fe3O4、AlV2O4、ZnCr2O4和ZnGa2O4。
<尖晶石结构>
在上述可变电阻材料当中，下列材料具有尖晶石结构：
CoFe2O4、CoxMn3-xO4、(Co1-xZnx)Fe2O4、(Ni1-xZnx)Fe2O4、NiCr2O4、CuFe2O4、CuCr2O4、Cu0.15Ni0.85Cr2O4、MnMn2O4、ZnMn2O4、ZnV2O4、Fe3O4、AlV2O4、ZnCr2O4、ZnFe2O4和ZnGa2O4。
上述可变电阻材料可以很容易地形成为薄膜。此外，如果可变电阻薄膜2的厚度等于或小于200nm(或根据膜的类型，等于或小于100nm)，图1所示的存储器件可以作为存储器件工作。
此外，如果具有相对低功函数的材料用于存储器件的上电极1和下电极3，其中可变电阻薄膜2具有200nm或以下的厚度(或者根据膜的类型而为100nm或以下)，则存储器件可以在比常规存储器件低的电压下工作。例如，如果厚度为0.1μm的NiCr2O4用作存储器件中的可变电阻材料2，并且Pt用于上电极1和下电极3，则必须给可变电阻薄膜2施加电压为±3V的电脉冲，以便改变薄膜2的电阻。如果用Au代替Pt用于上电极1和下电极3，则在给可变电阻薄膜2施加电压±2.5V的电脉冲时可变电阻薄膜2的电阻改变。此外，如果Ir用于下电极3和Ag用于上电极1，则当对可变电阻薄膜2在±2V下施加电脉冲可以改变可变电阻薄膜2的电阻。从上面可以清楚看到，通过使用具有相对低功函数的材料作为电极材料，可以减小施加的电脉冲的电压。
(例子)
下面将介绍将具有尖晶石结构而且其晶体结构通过杨—泰勒效应应变的可变电阻材料形成为薄膜的例子，并且其中该薄膜用作可变电阻薄膜2。
<CoFe2O4>
下面将介绍用CoFe2O4作为图1所示的可变电阻材料2的例子。这里使用的CoFe2O4具有在块状态下的大约90K的杨—泰勒温度，并且其晶体结构在该温度下改变。
首先，将Pt形成为厚度为0.4μm的膜，并将Pt膜形成在基板4上 作为下电极3，通过溅射法将CoFe2O4形成为厚度大约为0.1μm的膜并且将CoFe2O4膜形成为可变电阻薄膜2，并且将Pt形成为具有0.4μm厚度的膜，并将Pt膜形成为上电极1。在形成CoFe2O4膜时基板温度被设置为300℃。
在上电极1和下电极3之间交替施加两种类型的电脉冲(正极脉冲和负极脉冲)，并且当施加一次电脉冲时测量可变电阻薄膜2的电阻。正极脉冲是上电极1相对于下电极3具有正电极性的电脉冲，该脉冲具有100ns的脉宽和+3V的电压。负极脉冲是上电极1相对于下电极3具有负电极性的电脉冲，该脉冲具有100ns的脉宽和-3V的电压。
图2表示当如上所述将正极脉冲和负极脉冲交替施加于薄膜2时可变电阻薄膜2的电阻变化。当正极脉冲施加于薄膜2时，可变电阻薄膜2的电阻减小，当负极脉冲施加于薄膜2时，其电阻增加。可变电阻薄膜2的电阻通常在开始测量时产生波动。因此，图2表示了在给薄膜2重复施加电脉冲之后可变电阻薄膜2的电阻的变化基本稳定下的数据。此外，图2竖轴所示的值是通过使用最高电阻Rmax进行标准化后得出的每个电阻的值。本例中的最高电阻Rmax是120MΩ。
<CuFe2O4>
下面将介绍使用CuFe2O4作为图1所示的可变电阻薄膜2的例子。这里使用的CuFe2O4具有在块状态下的大约630K的杨—泰勒温度，并且其晶体结构在该温度下改变。
首先，将Ru形成为厚度为0.4μm的膜，并将Ru膜形成在基板4上作为下电极3，将CuFe2O4形成为厚度大约为0.2μm的膜并且将CuFe2O4膜形成为可变电阻薄膜2，并且将Ru形成为具有0.4μm的厚度的膜，并将Ru膜形成为上电极1。在形成CuFe2O4膜时的基板温度设置为350℃。
在上电极1和下电极3之间交替施加两种类型的电脉冲(正极脉冲和负极脉冲)，并且当施加一次电脉冲时测量可变电阻薄膜2的电阻。正极脉冲是上电极1相对于下电极3具有正电极性的电脉冲，该脉冲具有100ns的脉宽和+5V的电压。负极脉冲是上电极1相对于下电极3具有负电极性的电脉冲，该脉冲具有100ns的脉宽和-5V的电压。
图3表示如上所述当将正极脉冲和负极脉冲交替施加于薄膜2时 可变电阻薄膜2的电阻变化。当正极脉冲施加于薄膜2时，可变电阻薄膜2的电阻减小，当负极脉冲施加于薄膜2时，其电阻增加。可变电阻薄膜2的电阻通常在开始测量时产生波动。因此，图3表示了在给薄膜2重复施加电脉冲之后可变电阻薄膜2的电阻基本上不变的状态下的数据。此外，通过使用图3所示电阻当中的最高电阻Rmax，图3所示的可变电阻薄膜2的每个电阻是标准化值，本例中的最高电阻Rmax是40MΩ。
<NiCr2O4>
下面将介绍使用NiCr2O4作为图1所示的可变电阻薄膜2的例子。这里使用的NiCr2O4具有在块状态下的大约300K的杨—泰勒温度，并且其晶体结构在该温度下改变。
首先，将IrO2形成为厚度0.4μm的膜，并将IrO2膜形成在基板4上作为下电极3，将NiCr2O4形成为厚度大约为0.2μm的膜并且将NiCr2O4膜形成为可变电阻薄膜2，并且将IrO2形成为具有0.4μm厚度的膜，并将IrO2膜形成为上电极1。在形成NiCr2O4膜时的基板温度设置为400℃。
在上电极1和下电极3之间交替施加两种类型的电脉冲(正极脉冲和负极脉冲)，当施加一次电脉冲时测量可变电阻薄膜2的电阻。正极脉冲是上电极1相对于下电极3具有正电极性的电脉冲，该脉冲具有100ns的脉宽和+4V的电压。负极脉冲是上电极1相对于下电极3具有负电极性的电脉冲，该脉冲具有100ns的脉宽和-4V的电压。
图4表示如上所述将正极脉冲和负极脉冲交替施加于薄膜2时可变电阻薄膜2的电阻变化。当正极脉冲施加于薄膜2时，可变电阻薄膜2的电阻减小，当负极脉冲施加于薄膜2时，其电阻增加。可变电阻薄膜2的电阻通常在开始测量时产生波动。因此，图4表示了在给薄膜2重复施加电脉冲之后可变电阻薄膜2的电阻基本上不变的状态下的数据。此外，通过使用图4所示电阻当中的最高电阻Rmax，图4所示的可变电阻薄膜2的每个电阻是标准化值，本例中的最高电阻Rmax是12MΩ。
如图2、3和4所示，可以发现如果给具有尖晶石结构的材料所形成的薄膜施加电脉冲，其中它的晶体结构通过杨—泰勒效应应变，则 薄膜的电阻改变。根据上述试验，如果这些材料的每种材料呈现杨一泰勒效应的转移温度(杨—泰勒温度)接近于室温，则薄膜具有比在室温下更大的电阻改变。
接下来，将介绍将具有尖晶石结构的可变电阻材料形成为薄膜并且该薄膜用作如图1所示的可变电阻薄膜2的例子，其中所述尖晶石结构中电荷分布根据电荷序而改变。
<A1V2O4>
下面介绍使用AlV2O4作为图1所示的可变电阻薄膜2的例子。这里使用的AlV2O4具有在块状态下的大约700K的电荷排列温度，并且其晶体中的电荷分布在该温度下改变。
首先，将Pt形成为厚度为0.4μm的膜，并将Pt膜形成在基板4上作为下电极3，将AlV2O4形成为厚度大约为0.2μm的膜并且将AlV2O4 膜形成为可变电阻薄膜2，并且将Pt形成为具有0.4μm的厚度的膜，并将Pt膜形成为上电极1。在形成AlV2O4膜时的基板温度设置为400℃。
在上电极1和下电极3之间交替施加两种类型的电脉冲(正极脉冲和负极脉冲)，并且当施加一次电脉冲时测量可变电阻薄膜2的电阻。正极脉冲是上电极1相对于下电极3具有正电极性的电脉冲，该脉冲具有100ns的脉宽和+5V的电压。负极脉冲是上电极1相对于下电极3具有负电极性的电脉冲，该脉冲具有100ns的脉宽和-5V的电压。
图5表示如上所述将正极脉冲和负极脉冲交替施加于薄膜2时可变电阻薄膜2的电阻变化。当正极脉冲施加于薄膜2时，可变电阻薄膜2的电阻减小，当负极脉冲施加于薄膜2时，其电阻增加。可变电阻薄膜2的电阻通常在开始测量时产生波动。因此，图5表示了在给薄膜2重复施加电脉冲之后可变电阻薄膜2的电阻基本上不变的状态下的数据。此外，通过使用图5所示电阻当中的最高电阻Rmax，图5所示的可变电阻薄膜2的每个电阻是标准化值。本例中的最高电阻Rmax是80MΩ。
<Fe3O4>
下面介绍使用Fe3O4作为图1所示的可变电阻薄膜2的例子。这里使用的Fe3O4具有在块状态下的大约120K的电荷排列温度，并且其晶 体中的电荷分布在该温度下改变。
首先，将Ru形成为厚度为0.4μm的膜，并将该Ru膜形成在基板4上作为下电极3，将Fe3O4形成为厚度大约为0.2μm的膜并且将该Fe3O4膜形成为可变电阻薄膜2，并且将Ru形成为具有0.4μm厚度的膜，并将该Ru膜形成为上电极1。在形成Fe3O4膜时的基板温度设置为300℃。
在上电极1和下电极3之间交替施加两种类型的电脉冲(正极脉冲和负极脉冲)，并且当施加一次电脉冲时测量可变电阻薄膜2的电阻。正极脉冲是上电极1相对于下电极3具有正电极性的电脉冲，该脉冲具有100ns的脉宽和+4V的电压。负极脉冲是上电极1相对于下电极3具有负电极性的电脉冲，该脉冲具有100ns的脉宽和-4V的电压。
图6表示如上所述将正极脉冲和负极脉冲交替施加于薄膜2时可变电阻薄膜2的电阻变化。当正极脉冲施加于薄膜2时，可变电阻薄膜2的电阻减小，当负极脉冲施加于薄膜2时，其电阻增加。可变电阻薄膜2的电阻通常在开始测量时产生波动。因此，图6表示了在给薄膜2重复施加电脉冲之后可变电阻薄膜2的电阻基本上不变的状态下的数据。此外，通过使用图6所示电阻当中的最高电阻Rmax，图6所示的可变电阻薄膜2的每个电阻是标准化值。本例中的最高电阻Rmax是600MΩ。
如图5和6所示，可以发现如果具有尖晶石结构的可变电阻材料形成为薄膜，并且给薄膜施加电脉冲，则薄膜的电阻改变，其中所述尖晶石结构中电荷分布根据电荷序而变化。
接下来，将介绍将根据磁性转移而呈现多个电阻变化的可变电阻材料用作图1所示可变电阻薄膜2的例子。
<Sm1.5Bi0.5Ru2O7>
下面介绍使用Sm1.5Bi0.5Ru2O7作为图1所示的可变电阻薄膜2的例子。这里使用的Sm1.5Bi0.5Ru2O7具有在块状态下的大约70K的磁性转移温度，并且其磁相在该温度下改变。
首先，将Pt形成为厚度0.4μm的膜，并将该Pt膜形成在基板4上作为下电极3，将Sm1.5Bi0.5Ru2O7形成为厚度大约0.2μm的膜并且将该Sm1.5Bi0.5Ru2O7膜形成为可变电阻薄膜2，并且将Pt形成为具有0.4μm 的厚度的膜，并将该Pt膜形成为上电极1。在形成Sm1.5Bi0.5Ru2O7膜时的基板温度设置为400℃。
在上电极1和下电极3之间交替施加两种类型的电脉冲(正极脉冲和负极脉冲)，并且当施加一次电脉冲时测量可变电阻薄膜2的电阻。正极脉冲是上电极1相对于下电极3具有正电极性的电脉冲，该脉冲具有100ns的脉宽和+5V的电压。负极脉冲是上电极1相对于下电极3具有负电极性的电脉冲，该脉冲具有100ns的脉宽和-5V的电压。
图7表示如上所述将正极脉冲和负极脉冲交替施加于薄膜2时可变电阻薄膜2的电阻变化。当正极脉冲施加于薄膜2时，可变电阻薄膜2的电阻减小，当负极脉冲施加于薄膜2时，其电阻增加。可变电阻薄膜2的电阻通常在开始测量时产生波动。因此，图7表示了在给薄膜2重复施加电脉冲之后可变电阻薄膜2的电阻基本上不变的状态下的数据。此外，通过使用图7所示电阻当中的最高电阻Rmax，图7所示的可变电阻薄膜2的每个电阻是标准化值。本例中的最高电阻Rmax是30MΩ。
<T12Mn2O7>
下面介绍使用T12Mn2O7作为图1所示的可变电阻薄膜2的例子。这里使用的T12Mn2O7具有在块状态下的大约140K的磁性转移温度，并且其磁相在该温度下改变。
首先，将Pt形成为厚度0.4μm的膜，并将该Pt膜形成在基板4上作为下电极3，将T12Mn2O7形成为厚度大约0.1μm的膜并且将该Tl2Mn2O7膜形成为可变电阻薄膜2，并且将Pt形成为具有0.4μm厚度的膜，并将该Pt膜形成为上电极1。在形成Tl2Mn2O7膜时的基板温度设置为600℃。
在上电极1和下电极3之间交替施加两种类型的电脉冲(正极脉冲和负极脉冲)，并且当施加一次电脉冲时测量可变电阻薄膜2的电阻。正极脉冲是上电极1相对于下电极3具有正电极性的电脉冲，该脉冲具有100ns的脉宽和+5V的电压。负极脉冲是上电极1相对于下电极3具有负电极性的电脉冲，该脉冲具有100ns的脉宽和-5V的电压。
图8表示如上所述将正极脉冲和负极脉冲交替施加于薄膜2时可变电阻薄膜2的电阻变化。当正极脉冲施加于薄膜2时，可变电阻薄 膜2的电阻减小，当负极脉冲施加于薄膜2时，其电阻增加。可变电阻薄膜2的电阻通常在开始测量时产生波动。因此，图8表示了在给薄膜2重复施加电脉冲之后可变电阻薄膜2的电阻基本上不变的状态下的数据。此外，通过使用图8所示电阻当中的最高电阻Rmax，图8所示的可变电阻薄膜2的每个电阻是标准化值。本例中的最高电阻Rmax是2MΩ。
如图7和8所示，可以发现如果将电脉冲施加于由可变电阻材料形成的薄膜，其中该电阻可变材料的电阻根据温度变化而改变，则薄膜的电阻改变。
对于在可变电阻材料中均具有尖晶石结构的CoFe2O4、NiCr2O4、CuFe2O4、Fe3O4、AlV2O4、Co0.2Zn0.8Fe2O4，如果在形成薄膜期间基板温度设置在300℃或以下和室温之间，则在有些情况下电阻变化率稍微减小，但是没有观察到大的退化。
<优点>
如上所述，将在块状态下根据晶格应变、电荷序、温度变化和磁性转移的至少之一转移到其电阻不同的相的可变电阻材料形成为薄膜，并且该薄膜可用作存储器件的可变电阻薄膜2。与常规存储器件相比，可以减小施加于薄膜2的电脉冲的电压。
此外，通过使用不含碱金属和碱土金属的可变电阻材料作为可变电阻薄膜2，可以减少存储器件的特性的退化。
通过使用具有尖晶石结构的可变电阻材料作为可变电阻薄膜2，可以在比具有钙钛矿结构的薄膜低的温度下处理薄膜2。
通过设置可变电阻薄膜2的厚度等于或小于200nm，可以进一步减小用于改变电阻的电脉冲的电压。
(第二实施例)
<电路标记的解释>
图1所示的存储器件的电路标记如图9(a)所示那样定义。存储器件101是图1所示的存储器件，图1所示的上电极1和下电极3之一连接到端子102，另一个电极连接到端子103。如果施加使端子102相对于端子103具有正电极性的电脉冲(电压+E1)，则如图9(b)所示那样减小了存储器件101的电阻。相反，如果施加使端子102相对 于端子103具有负电极性的电脉冲(电压-E1)，则如图9(b)所示那样增加了存储器件101的电阻。即，如果施加电脉冲使得电流在图9(a)所示的存储器件101中的箭头方向流动，则减小了存储器件101的电阻。如果施加电脉冲使得电流在与图9(a)所示的存储器件101中的箭头相反的方向流动，则增加了存储器件101的电阻。如第一实施例所述，电阻的波动基本上不变。因此，如果将存储器件101的电阻是初始值的状态假设为“0”，将施加电脉冲之后的电阻状态假设为“1”，则该存储单元可以用作一个存储单元。
此外，如果给端子102施加幅值比电脉冲电压低的电压EO(|E0|<|E1|)的再现电压，如图10(a)所示，则根据存储器件101的电阻，从端子103输出输出电流Iout。即，如图10(b)所示，如果存储器件101的电阻为电阻Ra，则输出电流Ia的输出电流Iout。如果存储器件101的电阻为电阻Rb(Rb>Ra)，则输出电流Ib(Ib<Ia)的输出电流Iout。如所能见到的，如果再现电压的幅值充份低于电脉冲的幅值，则可变电阻薄膜2的电阻不变。因此，可以输出对应于储存在存储器件101中的一比特数据的输出电流Iout。因此，可以读取被储存在存储器件101中的一比特数据(0，1)。
<整体结构>
图11表示根据本发明第二实施例的存储电路200的整体结构。
在这个电路200中，使用根据所施加的电脉冲使存储器件的电阻变化而在存储器件中储存一比特数据。这个电路包括存储阵列201、地址缓冲器202、行解码器203、字线驱动器204、列解码器205、和写/读部206。存储阵列201设有排列成矩阵的存储单元MC111、MC112、MC121和MC122、晶体管T11、T12、T21和T22、字线W1和W2、位线B1和B2、以及板线P1和P2。每个存储单元MC111、MC112、MC121和MC122如图9(a)所示那样构成，并且通过根据所施加的电脉冲增加或减小被包含于存储单元中的存储器件101的电阻来储存一比特数据。当给其栅极施加电压时，每个晶体管T11、T12、T21和T22导通。地址缓冲器202输入从外部输入的地址信号ADDRESS，向行解码器203输出行地址信号ROW，并向列解码器205输出列地址信号COLUMN。行解码器203根据来自地址缓冲器202的行地址信号 ROW而选择字线W1和W2之一。字线驱动器204激活由行解码器203选择的字线。列解码器205根据来自地址缓冲器202的列地址信号COLUMN而选择位线B1和B2之一以及板线P1和P2之一。写/读部206具有存储模式和再现模式。在存储模式中，写/读部206根据从外部输入的一比特数据Din向列解码器205选择的位线施加电脉冲，并且将由列解码器205选择的板线的电位降低到地电位。在再现模式中，写/读部206给列解码器205选择的位线施加再现电压，并且从列解码器205选择的板线输出输出电流Iout，作为一比特数据Dout。
这里假设存储单元MC111的地址为“11”，存储单元MC112的地址为“12”，存储单元MC121的地址为“21”，存储单元MC122的地址为“22”。在每个地址中，第二位数字表示“行地址”，第一位数字表示“列地址”。
<存储阵列的内部结构>
下面介绍图11所示存储阵列201内的各个电路元件之间的连接关系。
在存储单元MC111中，晶体管T11的漏极连接到端子102，板线P1连接到端子103。位线B 1连接到晶体管T11的源极，字线W1连接到晶体管T11的栅极。
在存储单元MC112中，晶体管T12的漏极连接到端子102，板线P1连接到端子103。位线B1连接到晶体管T12的源极，字线W2连接到晶体管T12的栅极。
在存储单元MC121中，晶体管T21的漏极连接到端子102，板线P2连接到端子103。位线B2连接到晶体管T21的源极，字线W1连接到晶体管T21的栅极。
在存储单元MC122中，晶体管T22的漏极连接到端子102，板线P2连接到端子103。位线B2连接到晶体管T22的源极，字线W2连接到晶体管T22的栅极。
<操作>
下面介绍由图11所示的存储电路200所执行的操作。这里假设包含于存储单元MC111、MC112、MC121和MC122中每一个的存储器件101的电阻初始化为电阻Rb。
首先，存储电路200进行选择操作，根据从外部输入的地址信号ADDRESS选择存储单元。
假设表示存储单元MC111的地址(＝“11”)的地址信号ADDRESS被输入到地址缓冲器202中。地址缓冲器202根据输入的地址信号ADDRESS向行解码器203输出表示行地址“1”的行地址信号ROW，并向列解码器205输出表示列地址“1”的列地址信号COLUMN。下面参照图12继续介绍选择操作。
接着，行解码器203根据从地址缓冲器202输出的行地址信号ROW选择字线W1。
字线驱动器204给由行解码器203选择的字线W1施加电压(激活字线W1)。
由于通过字线W1给晶体管T11和T21的栅极施加电压，因此晶体管T11和T21都导通。
另一方面，列解码器205根据从地址缓冲器202输出的列地址信号COLUMN选择位线B 1和板线P1。
写/读部206根据其操作模式给由列解码器205选择的位线B1和板线P1的每一个施加预定电压。
在存储模式中，写/读部206将由列解码器205选择的板线P1的电位降低到地电位。
接着，从外部向写/读部206输入将被储存在存储单元中的一比特数据Din。这里假设一比特数据Din表示“1”。
写/读部206根据从外部输入的一比特数据Din给由列解码器205选择的位线B1施加电脉冲。由于该一比特数据Din表示“1”，则施加于位线B1的电脉冲假设为脉宽为100ns且电压为-4V的负极脉冲。
施加于位线B1的负极脉冲通过晶体管T11施加给被包含于存储单元MC111中的存储器件101。结果是，被包含于存储单元MC111中的存储器件101的电阻改变到低于电阻Rb(初始值)的电阻Ra。
如果假设在一比特数据D1表示“0”时写/读部206不给位线B1施加电脉冲，则被包含于存储单元MC111中的存储器件101的电阻保 持电阻Rb。
现在假设存储器件101的电阻是电阻Rb(初始值)的状态为“0”，存储器件101的电阻是电阻Ra的状态为“1”，则在存储单元MC111中储存一比特数据Dm。
这样，将一比特数据Din写入存储单元MC111中，并且存储单元MC111根据被包含于存储单元MC111中的存储器件101的电阻状态而储存一比特数据Dm。
在再现模式中，写/读部206向由列解码器205选择的位线B1施加再现电压。这里假设存储单元MC111存储表示“1”的一比特数据Dm。即，被包含于MC111中的存储器件101的电阻是电阻Ra。应该注意的是再现电压低于在存储模式中施加的电脉冲的电压，例如为+2V。
接着，经晶体管T11将施加于位线B1的再现电压施加于被包含在存储单元MC111中的存储器件101。在存储单元MC111中，再现电压在存储器件101中下降，并且输出电流Ia的输出电流Iout。从存储单元MC111输出的输出电流Iout施加于板线P1。
写/读部206将输出到板线P1的输出电流Iout作为一比特数据Dout向外部输出。如果电流Ia表示“1”，则写/读部206输出表示“1”的一比特数据Dout。
如果存储单元MC111储存表示“0”的一比特数据Dm，则被包含于存储单元MC111中的存储器件101的电阻是高于电阻Ra的电阻Rb。因此，如果写/读部206给位线B1施加再现电压，则写/读部206将从存储单元MC111输出的电流Ib(Ib<Ia)的输出电流Iout作为一比特数据Dout输出。如果电流Ib表示“0”，则写/读部206输出表示“0”的一比特数据Dout。
通过这种方式，输出其电流基于被储存在存储单元中的一比特数据Dm的输出电流Iout。
<形成期间的问题>
在形成这种非易失存储器件的半导体制造工艺中，在Si晶片上形成由可变电阻材料构成的薄膜之后进行清洗步骤。在这个清洗步骤中， 由于特定元素从可变电阻材料构成的薄膜中脱除，所以器件的特性常常退化。这些元素例如是碱土金属和碱金属。如果使用作为钙钛矿CMR材料的常规Pr1-xCaMnO3(PCMO)，则由于Ca的脱除而使器件特性下降。相反，由于在本实施例中使用的NiCr2O4不含碱金属或碱土金属，因此器件特性的退化极小。
<适合于电极的材料>
作为被包含于存储器件101中的上电极1和下电极3的材料，可以使用Ag、Au、或Ir来代替上述的Pt、RuO2、或IrO2。然而，通常情况下，作为下电极的材料，必须使用在加热温度下稳定的材料，因为可变电阻薄膜2通常是通过加热基板4来形成的。因此，尽管Ag的功函数很低而且适合于作为电极材料，但是它可以只用作上电极1的材料。
在存储器件使用厚度为0.1μm的NiCr2O4作为可变电阻薄膜2的情况下，如果用Pt作为上电极1和下电极3的材料，则必须给可变电阻薄膜2施加电压为±3V的电脉冲，以便改变薄膜2的电阻。然而，如果用Au而不是Pt作为上电极1和下电极3的材料，则通过给薄膜2施加电压为±2.5V的电脉冲就可以改变可变电阻薄膜2的电阻。如果Ir用于下电极3而Ag用于上电极1，则通过给薄膜2施加电压为±2V的电脉冲可以改变可变电阻薄膜2的电阻。这表示通过使用具有低功函数的材料作为电极材料，可以减小施加的电脉冲的电压。
<优点>
如上所述，使用存储器件的电阻变化可以储存信息。与常规存储器如闪速存储器或铁电存储器相比，这个存储电路的信息写速度很快而且可以储存大量信息。
图11表示只存在四个存储单元的情况。但是，存储单元的数量不限于四个，而是可以将五个或更多个存储单元设置成矩阵。
根据本实施例，存储单元通过将一比特数据保存为高电阻状态和低电阻状态的两个状态来进行工作。可选地，存储单元可以作为非易失存储器件工作，其通过改变电脉冲的宽度和幅值，可以储存四个或更多个电阻状态作为两比特信息或三比特或更多比特信息。
(第三实施例)
<存储单元的结构>
图13(a)表示根据本发明第三实施例的存储电路中所使用的存储单元的结构。这个存储单元包括在端子104a和104b之间的两个存储器件101a和101b。存储器件101a的结构与存储器件101相同，并设置在端子104a和105之间。存储器件101b的结构与存储器件101相同，并设置在端子105和104b之间。每个存储器件101a和101b的电阻被初始化。存储器件101a的电阻是电阻Rb，存储器件101b的电阻是电阻Ra(Ra<Rb)。如图13(a)所示，如果端子104a和104b的电位下降到地电位并且电脉冲(电压为+E1的正极脉冲)施加于端子105，则，如图13(b)所示，存储器件101a的电阻从电阻Rb减小到电阻Ra，存储器件101b的电阻从电阻Ra增加到电阻Rb。存储器件101b的电阻的波动基本上恒定，与第一实施例中所述相同。因此，如果存储器件101的电阻是初始值(电阻Rb)的状态假设为“0”，施加电脉冲之后的其电阻的状态假设为“1”，则该存储单元可以用作存储单元。
此外，如图14(a)所示，如果端子104b的电位下降到地电位，并且幅值比电脉冲的电压低的电压EO的再现电压(|E0|<|E1|)施加于端子104a，则根据存储器件101a的电阻与存储器件101b的电阻的比值而从端子105输出输出端压Vout。即，如图14(b)所示，如果存储器件101a的电阻是电阻Ra，则输出电压Va的输出电压Vout。如果存储器件101a的电阻是电阻Rb(Rb>Ra)，则输出电压Vb(Vb<Va)的输出电压Vout。如所看到的，如果再现电压的幅值充分低于电脉冲的幅值，则可变电阻薄膜2的电阻不变。因此，根据被储存在存储单元中的一比特数据可以输出输出电压Vout。因此，可以读取被储存在存储单元中的一比特数据(0，1)。
<结构>
图15表示根据本发明第三实施例的存储电路300的结构。存储电路300包括列解码器215、存储阵列211、和写/读部216，代替图11所示的存储阵列201、列解码器205、和写/读部206。存储电路300的其它构成元件与图11所示相同。
<存储阵列的内部结构>
图15所示的存储阵列211包括存储单元MC211、MC212、MC221 和MC222、第一板线P1a和P2a、以及第二板线P1b和P2b，代替了存储单元MC211、MC212、MC221、和MC222和板线P1和P2。存储阵列211的其它构成元件与图11所示的相同。每个存储单元MC211、MC212、MC221和MC222如图13(a)所示那样构成，并通过根据施加的电脉冲增加或减小被包含于存储单元中的存储器件101a和101b的电阻来储存一比特数据。
在存储单元MC211中，端子105连接到晶体管T11的漏极，端子104a连接到第一板线P1a，端子104b连接到第二板线P1b。晶体管T11的源极连接到位线B1，其栅极连接到字线W1。
在存储单元MC212中，端子105连接到晶体管T12的漏极，端子104a连接到第一板线Pla，端子104b连接到第二板线Plb。晶体管T12的源极连接到位线B1，其栅极连接到字线W2。
在存储单元MC221中，端子105连接到晶体管T21的漏极，端子104a连接到第一板线P2a，端子104b连接到第二板线P2b。晶体管T11的源极连接到位线B2，其栅极连接到字线W1。
在存储单元MC222中，端子105连接到晶体管T22的漏极，端子104a连接到第一板线P2a，端子104b连接到第二板线P2b。晶体管T11的源极连接到位线B2，其栅极连接到字线W2。
假设存储单元MC211的地址是“11”，存储单元MC212的地址是“12”，存储单元MC221的地址是“21”，存储单元MC222的地址是“22”。在每个地址中，第二位数字表示“行地址”，第一位数字表示“列地址”。
<列解码器和写/读部>
列解码器215根据从地址缓冲器202输出的列地址信号选择位线B1和B2之一、第一板线Pla和P2a之一、和第二板线P1b和P2b之一。
写/读部216具有存储模式和再现模式。在存储模式中，写/读部216根据来自外部的一比特数据Din给列解码器215选择的位线施加电脉冲，并将列解码器215选择的第一板线和第二板线的电位下降到地电位。在再现模式中，写/读部216将由列解码器215选择的第一板线的电位下降到地电位，给由列解码器选择的第二板线施加再现电压，并 且将来自列解码器215选择的位线的输出电压作为一比特数据Dout向外部输出。
<操作>
下面介绍图15所示的存储电路300的操作。这里假设在存储单元MC211、MC212、MC221和MC222的每一个中，存储器件101a的电阻初始化为电阻Rb，存储器件101b的电阻初始化为电阻Ra(Ra<Rb)。
与存储电路200相同，存储电路300进行选择操作。这里假设选择存储单元MC211。即，列解码器215选择位线B1、第一板线P1a和第二板线Plb，并且行解码器203选择字线W1。下面参照图16继续介绍选择操作。
在存储模式中，写/读部216将由列解码器215选择的第一板线Pla和第二板线Plb的电位下降到地电位。
接着，从外部向写/读部216输入将被存储在存储单元中的一比特数据Din。这里假设一比特数据Din表示“1”。
写/读部216根据从外部输入的一比特数据Din向由列解码器215选择的位线B 1施加电脉冲。因为一比特数据Din表示“1”，所以施加给位线B1的电脉冲被假设为具有100ns脉宽和-4V电压的负极脉冲。
将施加于位线B1的负极脉冲经晶体管T11施加于被包含于存储单元MC211中的端子105。结果是，被包含于存储单元MC211中的存储器件101a的电阻变为低于电阻Rb(初始值)的电阻Ra，并且被包含于存储单元MC211中的存储器件101b的电阻变为高于电阻Ra(初始值)的电阻Rb。
如果假设在一比特数据D1表示“0”时写/读部216不给位线B1施加电脉冲，则被包含于存储单元MC211中的存储器件101a和101b的电阻分别保持电阻Rb和Ra。
现在假设存储器件101a的电阻是电阻Rb(初始值)的状态是“0”，并且存储器件101a的电阻是电阻Ra的状态是“1”，则在存储单元MC211中储存一比特数据Dm。
这样，将一比特数据Din写入存储单元MC211中，并且存储单元 MC211根据被包含于存储单元MC211中的存储器件101a和101b的电阻的状态而储存一比特数据Dm。
在再现模式中，写/读部216将由列解码器215选择的板线Plb的电位下降到地电位，并且给第一板线Pla施加再现电压。这里假设存储单元MC211储存表示“1”的一比特数据。即，假设被包含于存储单元MC211中的存储器件101a的电阻是电阻Ra，存储器件101b的电阻是电阻Rb。应该注意到再现电压低于在存储模式中施加的电脉冲的电压，例如+2V。
接着，将施加于第一板线Pla的再现电压经晶体管T11施加于存储单元MC211中的端子105。在存储单元MC211中，再现电压是根据存储器件101a的电阻与存储器件101b的电阻的比值的电压Va的输出电压Vout。从存储单元MC211输出的输出电压Vout施加于位线B1。
写/读部216将输出到位线B1的输出电压Vout作为一比特数据输出到外部。如果电压Va表示“1”，则写/读部216输出表示“1”的一比特数据Dout。
如果存储单元MC211储存表示“0”的一比特数据Dm，则被包含于存储单元MC211中的存储器件101a的电阻是高于电阻Ra的电阻Rb，并且被包含于存储单元MC211中的存储器件101b的电阻是低于电阻Rb的电阻Ra。因此，如果写/读部216给第一板线Pla施加再现电压，则写/读部216将从存储单元MC211输出的电压Vb(Vb<Va)的输出电压Vout作为一比特数据Dout输出。如果电压Va表示“0”，则写/读部216输出表示“0”的一比特数据Dout。
通过这种方式，由于再现电压根据存储器件101的电阻而下降，因此输出根据被储存在存储单元中的一比特数据Dm的电压的输出电压Vout。
<互补电阻变化的优点>
也就是说，存储器件的特性在不同存储阵列之间和相同存储阵列中存在的存储器件之间有波动。这个波动通常使各个存储器件的电阻变化不均匀。就是说，某个存储器件的电阻的上限通常高于所希望的电阻，或者某个存储器件的电阻的下限通常低于所希望的电阻。
然而，利用根据本实施例的电路结构，存储器件101a和101b的电阻彼此互补变化。因此，根据存储器件101a的电阻与存储器件101b的电阻的比值的输出电压Vout基本上相同。结果是，即使存储器件的电阻根据位置而不同，不同的记录状态可以用分辨率来再现。
<优点>
通过构成存储单元使得两个存储器件101a和101b串联连接，以便允许这两个存储器件的电阻互补变化，可以确保作为存储器件的稳定操作和大大提高制造产量。
此外，施加于存储器件101a和101b的电脉冲的幅值越小，存储器件101a和101b的电阻变化率越低。但是，输出电压Vout基本上恒定。因此，与第二实施例相比，可以减小在数据写期间施加的电脉冲的电压。
图15表示只存在四个存储单元的情况。但是，存储单元的数量不限于四个，五个或更多个存储单元也可以排列成矩阵。
根据本实施例，存储单元通过将一比特数据保存为高电阻状态和低电阻状态的两个状态来进行工作。或者，存储单元可以作为非易失存储器件工作，通过改变电脉冲的宽度和幅值，该非易失存储器件可以储存四个或更多个电阻状态作为两比特信息或三比特或更多比特信息。
(第四实施例)
<结构>
图17表示根据本发明第四实施例的半导体集成电路(嵌入式-RAM)400的结构。这个电路400采用图11所示的存储电路200作为数据RAM，并包括存储电路200和逻辑电路401。逻辑电路401向被包含于存储电路200中的地址缓冲器202输出表示所希望的存储器的地址的地址信号ADDRESS，由此选择对其进行数据写操作或读操作的存储单元。此外，逻辑电路401控制写/读电路206的工作模式，由此将一比特数据Din写入被选择的存储单元或读取被写入所选择的存储单元中的一比特数据Dm。
<操作>
下面介绍如图17所示的半导体集成电路400(嵌入式-RAM)所进 行的操作。
如果一比特数据Din将要写入存储电路200中，则逻辑电路401将被包含于存储电路200中的写/读部206的工作模式设置为存储模式。
逻辑电路401将表示要在其中储存一比特数据Din的存储单元的地址的地址信号ADDRESS输出到存储电路200中包含的地址缓冲器202。
逻辑电路401输出将要被写入包含于存储电路200中的写/读部206的一比特数据Din。
则存储电路200进行与在第二实施例中所述的相同的操作，并且从逻辑电路401输出的一比特数据Din被写入存储电路200中的存储单元中。
如果被写入包含在存储电路200中的存储单元的一比特数据Dm将要被读取，则逻辑电路401将被包含于存储电路200中的写/读部206的工作模式设置为再现模式。
逻辑电路401向被包含于存储电路200中的地址缓冲器202输出表示将要从其读取一比特数据的存储单元的地址的地址信号ADDRESS。
存储电路200则执行与第二实施例所述的相同的操作，根据被储存在所选择的存储单元中的一比特数据Dm的输出电流Iout输入到写/读部206，并且写/读部206向逻辑电路401输出输出电流Iout作为一比特数据Dout。
<优点>
如上所述，可以以高速度在存储器件中储存大量信息。
应该注意到，即使采用图15所示的存储电路300代替存储电路200，也可以实现相同的优点。
(第五实施例)
<结构>
图18表示根据本发明第五实施例的半导体集成电路(可重构的LSI)500的结构。这个电路500采用图11所示的存储电路200作为程序ROM，并包括存储电路200、处理器501和接口502。存储电路200储存处理器501工作所需的程序。处理器501控制存储电路200和接 口502，读取被储存在存储电路200中的程序Pm，并根据这个程序Pm进行处理。接口502向存储电路200输出从外部输入的程序Pin。<操作>
下面介绍由图18所示的半导体集成电路(可重构的LSI)500所5执行的操作。
如果程序Pin将要从外部写入存储电路200中，则处理器501将被包含于存储电路200中的写/读部206的工作模式设置为存储模式，并向被包含于存储电路200中的地址缓冲器202输出表示要被写入程序Pin的存储单元的地址的地址信号ADDRESS。
10接口502输入从外部输入的程序Pin，并将输入的程序Pin输出到被包含于存储电路200中的写/读部206。
存储电路200则进行与第二实施例所述相同的操作，并且将来自接口502的程序Pin写到存储单元中。
如果被写入存储电路200的程序Pm将要被读取，则处理器501将15被包含于存储电路200中的写/读部206的工作模式设置为再现模式，并且向被包含于存储电路200中的地址缓冲器202输出表示将要从其读取程序Pm的存储单元的地址的地址信号ADDRESS。
存储电路200随后进行与第二实施例中所述相同的操作，并且根据被存储在被选存储单元中的程序Pm的输出电流Iout被输入到写/读20部206。写/读部206向处理器501输出该输入的输出电流Iout作为程序Pout。
处理器501根据输入程序Pout进行操作。
由于存储电路200是可重写的非易失存储器，因此将被储存的程序内容可以重写。由此可以代替由处理器501实现的功能。此外，通25过在存储电路200中储存多个程序，可以根据读取的程序代替由处理器501实现的功能。
<优点>
如上所述，可以使用一个LSI实现不同功能(就是说，提供所谓可重构成LSI)。
应该注意到，即使采用图15所示的存储电路300来代替存储电路200，也可以实现相同的效果。
工业实用性
根据本发明的存储器件作为非易失存储器等是有效的，它可以以高速度写信息并且可以储存大量信息。

Claims (8)

1.一种薄膜存储器件，包括：
第一电极，形成在基板表面上，
可变电阻薄膜，形成在所述第一电极表面上，以及 
第二电极，形成在所述可变电阻薄膜表面上，
所述可变电阻薄膜具有晶尖石结构，并且包含块状态下的电阻值根据由杨-泰勒效应产生的晶格应变而发生变化的材料，
通过在所述第一电极和所述第二电极上施加电压脉冲，根据施加在所述第一电极和所述第二电极之间的预定电脉冲来改变所述可变电阻薄膜的电阻值，来储存至少一比特的信息。
2.根据权利要求1所述的薄膜存储器件，其中：
所述材料，不含碱金属或碱土金属。
3.根据权利要求1所述的薄膜存储器件，其中：
所述可变电阻薄膜的厚度，等于或小于200nm。
4.根据权利要求1所述的薄膜存储器件，其中：
所述可变电阻薄膜，由单相构成。
5.根据权利要求1所述的薄膜存储器件，其中：
所述可变电阻薄膜，包括多个电阻相。
6.根据权利要求1所述的薄膜存储器件，其中：
所述第一电极及所述第二电极中的至少一个，包括银、金、铂、钌、二氧化钌、铱或二氧化铱。
7.根据权利要求1所述的薄膜存储器件，其中：
所述可变电阻薄膜，对应于第一可变电阻薄膜；
所述薄膜存储器件，还包括第二可变电阻薄膜，位于包含所述第一可变电阻薄膜的存储单元中；
所述第二可变电阻薄膜，包括块状态下的电阻值根据晶格应变、电荷序变化、温度变化及磁场变化的至少之一而变化的材料。
8.根据权利要求7所述的薄膜存储器件，其中：
所述第一可变电阻薄膜和所述第二可变电阻薄膜，构成为通过相反地变化所述第一可变电阻薄膜的电阻值和所述第二可变电阻薄膜的电阻值，来根据预定电压至少储存一比特信息。
CN2004800427675A 2004-04-16 2004-10-22 具有可变电阻的薄膜存储器件 Expired - Fee Related CN1938781B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004121237 2004-04-16
JP121237/2004 2004-04-16
PCT/JP2004/016080 WO2005101420A1 (en) 2004-04-16 2004-10-22 Thin film memory device having a variable resistance

Publications (2)

Publication Number Publication Date
CN1938781A CN1938781A (zh) 2007-03-28
CN1938781B true CN1938781B (zh) 2011-09-21

Family

ID=34958982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800427675A Expired - Fee Related CN1938781B (zh) 2004-04-16 2004-10-22 具有可变电阻的薄膜存储器件

Country Status (9)

Country Link
US (1) US8263961B2 (zh)
EP (1) EP1751767B1 (zh)
JP (1) JP4623670B2 (zh)
KR (1) KR101046868B1 (zh)
CN (1) CN1938781B (zh)
AT (1) ATE506676T1 (zh)
DE (1) DE602004032392D1 (zh)
TW (1) TWI379401B (zh)
WO (1) WO2005101420A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668348B1 (ko) * 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7733684B2 (en) 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
JP4791948B2 (ja) * 2005-12-13 2011-10-12 株式会社東芝 情報記録再生装置
CN101351888B (zh) * 2006-01-24 2010-08-18 松下电器产业株式会社 电元件、存储装置、和半导体集成电路
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
JP4105760B2 (ja) * 2006-08-25 2008-06-25 松下電器産業株式会社 記憶素子およびメモリ装置並びに半導体集積回路
US8018761B2 (en) * 2006-12-28 2011-09-13 Panasonic Corporation Resistance variable element, resistance variable memory apparatus, and resistance variable apparatus
CN101501851B (zh) * 2006-12-28 2010-11-17 松下电器产业株式会社 电阻变化型元件和电阻变化型存储装置
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
WO2008129683A1 (ja) * 2007-03-30 2008-10-30 Kabushiki Kaisha Toshiba 情報記録再生装置
TW200839956A (en) * 2007-03-30 2008-10-01 Toshiba Kk Information recording/reproducing apparatus
JP4792009B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792006B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792010B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792007B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP5309397B2 (ja) * 2007-08-24 2013-10-09 国立大学法人 岡山大学 電子素子及び電気伝導度制御方法
JP5159270B2 (ja) * 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009224403A (ja) * 2008-03-13 2009-10-01 Toshiba Corp 情報記録素子及びそれを備えた情報記録再生装置
WO2009116139A1 (ja) * 2008-03-18 2009-09-24 株式会社 東芝 情報記録再生装置
JP4792125B2 (ja) * 2008-04-01 2011-10-12 株式会社東芝 情報記録再生装置
WO2009128142A1 (ja) 2008-04-15 2009-10-22 株式会社 東芝 情報記録再生装置
JP5318107B2 (ja) * 2008-09-04 2013-10-16 株式会社東芝 情報記録再生装置
JP5512525B2 (ja) * 2008-09-08 2014-06-04 株式会社東芝 不揮発性記憶素子及び不揮発性記憶装置
US8263420B2 (en) * 2008-11-12 2012-09-11 Sandisk 3D Llc Optimized electrodes for Re-RAM
JP5360145B2 (ja) * 2011-07-08 2013-12-04 ソニー株式会社 記憶素子及び記憶装置
CN111129300A (zh) * 2020-01-10 2020-05-08 新疆大学 一种CuFe2O4薄膜电阻式随机存储器件及其制备方法
US11307249B1 (en) * 2020-12-29 2022-04-19 Nanya Technology Corporation Method for characterizing resistance state of programmable element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1346156A (zh) * 2000-09-26 2002-04-24 松下电器产业株式会社 磁阻元件和使用磁阻元件的磁器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203084A (ja) 1989-12-28 1991-09-04 Casio Comput Co Ltd 磁性半導体装置
WO1993004506A1 (en) 1991-08-19 1993-03-04 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US6567246B1 (en) 1999-03-02 2003-05-20 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect element and method for producing the same, and magnetoresistance effect type head, magnetic recording apparatus, and magnetoresistance effect memory element
JP3913971B2 (ja) 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
US6473336B2 (en) 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3578721B2 (ja) * 2000-03-14 2004-10-20 松下電器産業株式会社 磁気制御素子とそれを用いた磁気部品及びメモリー装置
US6590268B2 (en) 2000-03-14 2003-07-08 Matsushita Electric Industrial Co., Ltd. Magnetic control device, and magnetic component and memory apparatus using the same
US6680831B2 (en) * 2000-09-11 2004-01-20 Matsushita Electric Industrial Co., Ltd. Magnetoresistive element, method for manufacturing the same, and method for forming a compound magnetic thin film
JP3677455B2 (ja) * 2001-02-13 2005-08-03 Ｎｅｃエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
JP4712204B2 (ja) 2001-03-05 2011-06-29 ルネサスエレクトロニクス株式会社 記憶装置
JP2003007980A (ja) * 2001-06-20 2003-01-10 Sony Corp 磁気特性の変調方法および磁気機能装置
US6737312B2 (en) * 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
JP2003133529A (ja) 2001-10-24 2003-05-09 Sony Corp 情報記憶装置およびその製造方法
JP4073690B2 (ja) 2001-11-14 2008-04-09 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4304688B2 (ja) 2002-06-28 2009-07-29 独立行政法人科学技術振興機構 スピンフィルタ効果素子及びそれを用いた磁気デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1346156A (zh) * 2000-09-26 2002-04-24 松下电器产业株式会社 磁阻元件和使用磁阻元件的磁器件

Also Published As

Publication number Publication date
JP4623670B2 (ja) 2011-02-02
EP1751767A1 (en) 2007-02-14
US20070196696A1 (en) 2007-08-23
TWI379401B (en) 2012-12-11
WO2005101420A1 (en) 2005-10-27
TW200539421A (en) 2005-12-01
KR101046868B1 (ko) 2011-07-06
DE602004032392D1 (de) 2011-06-01
ATE506676T1 (de) 2011-05-15
EP1751767B1 (en) 2011-04-20
JP2007533118A (ja) 2007-11-15
US8263961B2 (en) 2012-09-11
KR20060132693A (ko) 2006-12-21
CN1938781A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
CN1938781B (zh) 具有可变电阻的薄膜存储器件
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
US7714311B2 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
KR101317808B1 (ko) 메모리장치 및 반도체집적회로
US6473332B1 (en) Electrically variable multi-state resistance computing
CN101414659B (zh) 多状态存储单元、存储设备及形成多状态存储单元的方法
US8018760B2 (en) Resistance variable element and resistance variable memory apparatus
CN100568506C (zh) 存储装置及半导体集成电路
JP4460646B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
CN101569011A (zh) 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
CN100505266C (zh) 电元件、存储装置和半导体集成电路
JP2006351061A (ja) メモリ回路
JP2007109875A (ja) 記憶素子，メモリ装置，半導体集積回路
JP2005251381A (ja) 電気的に書込み可能なクロスポイント型不揮発性可変抵抗記憶装置及びクロスポイント型可変抵抗メモリアレイの読み出し方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20141022

EXPY Termination of patent right or utility model