KR20060132693A - 가변저항을 갖는 박막 메모리 장치 - Google Patents

가변저항을 갖는 박막 메모리 장치 Download PDF

Info

Publication number
KR20060132693A
KR20060132693A KR1020067016238A KR20067016238A KR20060132693A KR 20060132693 A KR20060132693 A KR 20060132693A KR 1020067016238 A KR1020067016238 A KR 1020067016238A KR 20067016238 A KR20067016238 A KR 20067016238A KR 20060132693 A KR20060132693 A KR 20060132693A
Authority
KR
South Korea
Prior art keywords
thin film
variable resistance
resistance
storage device
memory cell
Prior art date
Application number
KR1020067016238A
Other languages
English (en)
Other versions
KR101046868B1 (ko
Inventor
고이치 오사노
šœ사쿠 무라오카
히로시 사카키마
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060132693A publication Critical patent/KR20060132693A/ko
Application granted granted Critical
Publication of KR101046868B1 publication Critical patent/KR101046868B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1136—Single film
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/115—Magnetic layer composition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

박막 저장장치는 제 1 전극(3), 제 1 가변저항 박막(2), 및 제 2 전극(1)을 포함한다. 제 1 전극(3)은 기판(4)의 표면 위에 형성된다. 제 1 가변저항 박막(2)은 제 1 전극(3)의 표면 위에 형성된다. 제 2 전극(2)은 제 1 가변저항 박막(2)의 표면 위에 형성된다. 제 1 가변저항 박막(2)은 벌크 상태의 저항이 격자 변형 및 충전-배열의 변화 중 적어도 하나에 따라 변하는 물질을 포함한다.
박막, 얀-텔러, 벌크, 격자 변형, 메모리, 저항값

Description

가변저항을 갖는 박막 메모리 장치{THIN FILM MEMORY DEVICE HAVING A VARIABLE RESISTANCE}
본 발명은 각각 가변저항 박막을 갖는 저장장치, 메모리 회로, 및 반도체 집적회로에 관한 것이다.
전자장비의 디지털 기술의 발달에 이어, 용량이 증가한 고체 저장장치에 대한 요구와 데이터를 저장하기 위한 시간을 줄이기 위하여 데이터 전송을 빠르게 하기 위한 요구가 증대하고 있다. 미국특허공보 제6,204,139호는 이들 요구를 충족하는 그러한 기술의 하나를 개시하고 있다. 이 기술은 인가된 전기 펄스에 따라 변환하는 저장을 갖는 페로브스카이트(perovskite) 물질(예를 들어, Prl-xCaxMnO3(PCMO), LaSrMnO3(LSMO), 또는 GdBaCoxOy(GBCO))를 사용하여 고체 저장장치를 만드는 것을 포함한다. 이와 같이, 페로브스카이트 물질은 서로 다른 수치를 저장하는데 사용될 수 있다.
또한, J. Appl. Phys. Vol.84(1998), p5647에는 막 저항이 주입 전하에 따라 변화하는 깊은 억셉터(deep acceptor) 레벨 및 얕은 도너(shallow donor) 레벨의 비정질 탄소 막을 사용한 메모리 소자를 제안하고 있다.
그러나, 이들 물질이 가변저항을 갖는 것으로 말하고 있지만, 메모리에 가장 적절할 수 있는 이들 물질 또는 다른 물질의 구조와 특성을 구체적으로 개시하고 있지 않다. 더욱이, 이들 물질의 특성은 반도체 공정에서 파괴된다.
본 발명의 일 측면에 따르면, 박막 저장장치는 제 1 전극, 제 1 가변전극, 및 제 2 전극을 포함한다. 제 1 전극은 기판의 표면 위에 형성된다. 제 1 가변저항 박막은 제 1 전극의 표면 위에 형성된다. 제 2 전극은 제 1 가변저항 박막의 표면 위에 형성된다. 제 1 가변저항 박막은 벌크 상태의 저항이 격자 변형 및 충전-배열의 변화 중 적어도 하나에 따라 변하는 물질(가변저항 물질)을 포함한다.
벌크 상태의 저항이 격자 변형 및 충전-배열의 변화 중 적어도 하나에 따라 변하는 물질이 박막으로 형성되고, 전압이 이 박막에 인가되면, 박막의 저항이 변하는 것이 발견되었다. 저장장치는 인가 전압에 따라 박막의 저항 상태를 변화함으로써 1-비트 또는 다수-비트의 정보를 저장할 수 있다.
바람직하게, 격자 변형은 얀-텔러(Jahn-Teller) 효과에 의해 발생한다.
또한, 상기 물질은 알칼리 금속 또는 알칼리토 금속을 함유하지 않는다.
저장장치에서, 가변저항 박막은 알칼리 금속 또는 알칼리토 금속을 함유하지 않으며, 반도체 공정의 클리닝 단계에서 이러한 원소의 이탈에 의해 생기는 저장장치의 특성 열화를 방지할 수 있다.
바람직하게, 상기 물질은 스피넬(spinel) 구조를 포함한다.
또한, 바람직하게, 상기 제 1 가변저항 박막의 두께는 200㎚ 이하이다.
저장장치에 사용된 가변저항 박막의 두께는 전기 펄스 및 제조 공정의 감소에 비추어 200㎚ 이하가 바람직하다.
바람직하게, 상기 제 1 가변저항 박막은 단일 상(phase)으로 구성된다.
또한, 바람직하게, 상기 제 1 가변저항 박막은 다수의 저항 상태를 포함한다.
바람직하게, 상기 제 1 및 제 2 전극 중 적어도 하나는 Ag, Au, Pt, Ru, RuO2, Ir 또는 IrO2를 포함한다.
저장장치에서, 상대적으로 낮은 일함수의 물질이 전극용으로 사용된다. 따라서, 상기 저장장치는 종래의 저장장치보다 낮은 전압으로 동작할 수 있다.
바람직하게, 박막 저장장치는 메모리 셀의 제 2 가변저항 박막을 추가로 포함한다. 메모리 셀은 제 1 가변저항 박막을 포함한다. 제 2 가변저항 박막은 벌크 상태의 저항이 격자 변형, 충전-배열의 변화, 온도 변화, 및 자기장의 변화 중 적어도 하나에 따라 변하는 물질로 구성된다.
바람직하게, 상기 제 1 및 제 2 가변저항 박막은 상기 제 1 및 제 2 가변저항 박막의 저항을 반대로 변화함으로써 기설정된 전압에 따라 적어도 1비트의 정보를 저장한다.
저장장치는, 두 가변저항 박막의 저항이 서로 보완적으로 변화하도록 구성된다. 따라서, 메모리 셀로 안정된 동작을 보장할 수 있고 제조 수율을 상당히 개선할 수 있다.
본 발명의 다른 측면에 따르면, 박막 저장장치는 제 1 전극, 제 1 가변저항 박막, 및 제 2 전극을 포함한다. 제 1 전극은 기판 표면에 형성된다. 제 1 가변저항 박막은 스피넬 구조를 가지며 제 1 전극의 표면에 형성된다. 제 2 전극은 제 1 가변저항 박막의 표면에 형성된다.
페로브스카이트 구조를 갖는 물질을 막으로 형성하기 위해서, 기판 온도는 700℃ 이상으로 설정하는 것이 통상 필요하다. 스피넬 구조를 갖는 물질을 막으로 형성하기 위해서, 기판 온도를 대략 400℃로 설정하는 것으로 충분하다. 또한, CMOS 공정에서, 고온에 의해 생기는 파괴 등을 방지하기 위하여 막 형성 온도는 450℃ 이하인 것이 바람직하다. 저장장치에서, 상기 물질은 스피넬 구조를 갖는다. 그러므로, 이 물질은 페로브스카이트 구조를 갖는 물질보다 낮은 온도에서 막으로 형성될 수 있다. 따라서, 스피넬 구조를 갖는 물질과 반도체 공정의 좋은 매칭이 보장된다.
바람직하게, 제 1 가변저항 박막은 상기 스피넬 구조를 갖고 벌크 상태의 저항이 격자 변형, 충전-배열의 변화, 온도 변화, 및 자기장의 변화 중 적어도 하나에 따라 변하는 물질을 포함한다.
벌크 상태의 저항이 격자 변형, 충전-배열, 온도 변화, 및 자기 전이 중 적어도 하나에 따라 변하는 물질이 박막으로 형성되고, 전압이 이 박막에 인가되면, 박막의 저항이 변하는 것이 발견되었다. 저장장치는 인가 전압에 따라 박막의 저항 상태를 변화함으로써 1-비트 또는 다수-비트의 정보를 저장할 수 있다.
바람직하게, 박막 저장장치는 메모리 셀의 제 2 가변저항 박막을 추가로 포함한다. 메모리 셀은 제 1 가변저항 박막을 포함한다. 제 2 가변저항 박막은 벌크 상태의 저항이 격자 변형, 충전-배열의 변화, 온도 변화, 및 자기장의 변화 중 적어도 하나에 따라 변하는 물질로 구성된다.
바람직하게, 상기 제 1 및 제 2 가변저항 박막은 상기 제 1 및 제 2 가변저항 박막의 저항을 반대로 변화함으로써 기설정된 전압에 따라 적어도 1비트의 정보를 저장한다.
저장장치는, 두 가변저항 박막의 저항이 서로 보완적으로 변화하도록 구성된다. 따라서, 메모리 셀로 안정된 동작을 보장할 수 있고 제조 수율을 상당히 개선할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 저장장치의 예시적인 구성을 도시하고 있다.
도 2는 0.1㎛의 두께를 갖는 박막 내에 형성된 CoFe2O4의 특성을 보여준다.
도 3은 0.2㎛의 두께를 갖는 박막 내에 형성된 CuFe2O4의 특성을 보여준다.
도 4는 박막 내에 형성된 NiCr2O4의 특성을 보여준다.
도 5는 박막 내에 형성된 AlV2O4의 특성을 보여준다.
도 6은 박막 내에 형성된 Fe3O4의 특성을 보여준다.
도 7은 박막 내에 형성된 Sm1 .5Bi0 .5Ru2O7의 특성을 보여준다.
도 8은 박막 내에 형성된 T12Mn2O7의 특성을 보여준다.
도 9는 본 발명의 제 2 실시예에 사용된 메모리 셀을 보여준다.
도 10은 본 발명의 제 2 실시예에 사용된 메모리 셀을 보여준다.
도 11은 본 발명의 제 2 실시예에 따른 메모리 회로의 블록 다이어그램 형태의 예시적 구성을 나타낸다.
도 12는 도 11에 도시된 부분 확대 메모리 어레이를 나타낸다.
도 13(a)은 기록 모드에서 본 발명의 제 3 실시예에 사용된 기록펄스와 메모리 셀의 구성을 나타낸다.
도 13(b)은 기록 모드에서 본 발명의 제 3 실시예의 저장장치의 저항 변화를 나타낸다.
도 14(a)는 기록 모드에서 본 발명의 제 3 실시예에 사용된 재생전압과 메모리 셀의 구성을 나타낸다.
도 14(b)는 기록 모드에서 본 발명의 제 3 실시예의 저장장치의 출력전압을 나타낸다.
도 15는 본 발명의 제 3 실시예에 따른 메모리 회로의 예시적 블록 다이어그램 구성을 나타낸다.
도 16은 도 15에 도시한 부분 확대 메모리 어레이를 나타낸다.
도 17은 본 발명의 제 4 실시예에 따른 임베디드-RAM의 예시적 블록 다이어그램을 나타낸다.
도 18은 본 발명의 제 5 실시예에 따른 시스템 LSI의 예시적 블록 다이어그램 구성을 나타낸다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 도면에서, 동일하거나 대응하는 구성요소는 각각 동일한 참조부호로 나타내며, 반복하여 설명하지 않는다.
(제 1 실시예)
<구성>
도 1은 본 발명의 제 1 실시예에 따른 저장장치의 예시적인 구성을 도시하고 있다. 저장장치는 기판(4)의 표면 위에 형성된 하부전극(3), 하부전극(3)의 표면 위에 형성된 가변저항 박막(2), 및 가변저항 박막(2) 위에 형성된 상부전극(1)을 포함한다. 저장장치는 가변저항 박막(2)의 저항 상태에 따라 정보를 저장할 수 있다.
가변저항 박막(2)의 저항은 상부전극(1) 및/또는 하부전극(3)을 통하여 인가되는 전기 펄스에 따라 변화할 수 있다. 상부전극(1) 및 하부전극(3)은 낮은 일함수를 갖는 물질, 가령 Pt, Ru, Ir, Ag, Au, RuO2, IrO2로 만들 수 있다. 가변저항 박막(2)은 통상적으로 기판(4)을 가열하여 형성되기 때문에 가열 온도에서 안정한 물질을 하부전극(3)에 대해 사용하는 것이 필요할 수 있다.
상기에서 언급한 바와 같이, 저장장치는 비휘발성 메모리로서 사용될 수 있 다. 비휘발성 메모리로 작용할 수 있도록, 가변저항 박막(2)은 변화될 때에도 그 속성을 유지할 필요가 있다. 본 발명의 발명자는 벌크(bulk)상태에서 다음의 조건 중 적어도 하나를 만족하는 물질로 구성된 가변저항 박막(2)을 만듦으로써 이를 달성할 수 있다는 것을 발견하였다.
1. 그 물질은 온도 변화에 따라 저항을 변화시키고;
2. 그 물질은 인가된 자기장(magnetic field)에 따라 저항을 변화시키고;
3. 그 물질은 격자 변형(lattice strain)에 따라 저항을 변화시킨다;
4. 그 물질은 충전 배열(charge order)에 따라 변화한다.
상기한 조건 중 어느 것이든 만족하는 물질에 대해, 본 발명의 발명자는 그 물질이 다음의 특성 중 적어도 하나를 구비해야 한다는 것을 발견하였다.
5. 알칼리 금속과 알칼리토 금속을 함유하지 않는 물질;
6. 스피넬(spinel) 구조를 갖는 물질; 및
7. 막 두께가 200㎚ 이하인 물질이다.
이 물질은 상기한 조건 및 특성에 한정되지 않는다. 그러나, 가변저항 박막(2)을 만들기 위하여 상기한 조건 중 적어도 하나를 만족하는 물질을 사용하는 이유를 다음에 설명한다.
일반적으로, 수 V(볼트)의 전기 펄스가 물질에 인가되더라도 상기한 조건 중 적어도 하나를 구비한 물질의 저항을 변화하는 것이 어렵다. 그러나, 그 물질이 박막의 형태로 만들어지면, 상기한 수 V의 전기 펄스가 박막에 인가되는 경우, 그 물질(즉, 박막)의 저항이 변화할 수 있다. 예를 들어, 격자 변형의 한 종류인 얀-텔 러(Jahn-Teller) 효과에 따라 저항이 변할 수 있는 그러한 물질이 박막으로 만들어지고, 수 V(예를 들어, 약 ±5V)의 전기 펄스가 박막에 인가된다.
반대로, 물질이 박막으로 만들어지고 수 V의 전기 펄스가 그 물질에 인가되더라도, 온도 변화, 자기 전이, 격자 변형, 및 충전 배열 중 어느 것에 따라서도 벌크상태에서 그것의 저항이 다른 상(phase)으로 전이하지 않는 물질의 저항을 변화하는 것은 어렵다.
예를 들어, 벌크상태에서 기설정된 전이 온도에서 그것의 저항이 다른 상으로 전이하도록 구성된 가변저항 물질 A와, 전이하지 않도록 구성된 물질 B를 고려하자. 여기서, 양 물질은 결정 구조에서 동일하다. 가변저항 물질 A가 박막으로 만들어지고 이 박막에 전기 펄스가 인가되면, 저항은 변화될 수 있다. 반면, 물질 B가 박막으로 만들어지고 전기 펄스가 이 박막에 인가되더라도, 저항을 변화하는 것은 어렵다.
또한, 이 실시예에서 사용된 가변저항 박막(2)은 반도체 공정에 의해 저장장치를 형성하도록 1㎛ 이하의 두께를 갖는 것이 바람직하다. 벌크상태의 불질이 1㎛ 이하의 두께를 갖는 박막으로 만들어지면, 박막의 저항은 전기 펄스에 의해 충분히 변화할 수 있다.
알 수 있는 것처럼, 격자 변형, 충전 배열, 온도 변화, 및 자기 전이 중 적어도 하나에 따라 벌크상태의 저항을 그것의 저항이 다른 상으로 변화시키는 물질의 저항은, 그 물질이 박막으로 만들어지면 전기 펄스에 의해 증가하거나 감소할 수 있다.
상기 물질이 상기한 특성을 갖는 이유를 이하 설명한다.
일반적으로, 고온 초전도 물질이나 GMR(거대자기저항) 물질은 알칼리 금속 및 알칼리토 금속 중 적어도 하나를 함유하는 산화물이다. 이러한 물질을 사용하여 저장장치가 만들어지면, 그 물질의 함유된 알칼리 금속이나 알칼리토 금속 중 하나가 반도체 공정의 클리닝 단계에서 용출되기(elute) 때문에 그 저장장치의 특성은 나빠진다. 특성이 나빠지는 것을 방지하기 위해서, 물질이 알칼리 금속 및 알칼리토 금속을 함유하지 않는 것이 바람직하다.
페로브스카이트 구조를 갖는 물질을 박막으로 만들기 위하여, 기판 온도를 700℃ 이상으로 설정하는 것이 필요하다. 그러나, CMOS 공정에서 고온에 의해 일어나는 파괴 등을 방지하기 위해서 바람직하게 막 형성 중에 온도가 450℃ 이하로 설정되기 때문에, 페로브스카이트 구조를 갖는 물질을 박막으로 만드는 것이 가능하지 않다. 반면, 스피넬 구조를 갖는 물질을 사용하여 막을 하기 위해서 기판 온도가 대략 400℃로 설정되는 것으로 충분하다. 그러므로, 스피넬 구조를 갖는 물질을 사용함으로써, 막 형성 중에 온도는 더 낮게 설정될 수 있다. 이에 따라, 스피넬 구조를 갖는 물질을 반도체 공정에 맞추는 것이 페로브스카이트 구조를 갖는 물질을 반도체 공정에 맞추는 것보다 더 낫다.
가변저항 박막(2)이 두꺼울수록, 막(2)에 대한 가변저항 물질의 저항을 증가 또는 감소하는데 필요한 전기 펄스의 펄스 전압은 높아야 한다. 또한, 제조공정의 리소그라피 단계에서, 가변저항 박막(2)은 막(2)이 더 얇다면 더 쉽게 제조된다. 따라서, 저장장치용으로 사용되는 가변저항 박막(2)의 두께는 전기 펄스의 감소와 제조공정을 고려하여 200㎚ 이하인 것이 바람직하다.
<물질에 존재하는 상>
조건 1 내지 중 적어도 하나를 만족하는 가변저항 박막(2)은 전체 박막이 단일 상으로 구성되는 상태와 복수의 다른 상이 존재하는 상태를 보여준다. 어느 상에서도, 안정된 상이 존재하여 그 상이 오랜 시간 동안 안정하게 유지될 수 있다.
전체 물질이 단일 상으로 구성되면, 전체 가변저항 박막(2)은 실질적으로 동일한 저항을 가지며, 전기 펄스가 인가되고 있을 때 전체 박막의 저항이 변화한다.
복수의 다른 상이 존재하면, 그 저항이 서로 다른 상이 가변저항 박막(2)에 국부적으로 존재하고, 전기 펄스가 인가되고 있을 때 이 막(2)의 저항은 전체적이 아니라 국부적으로 변화한다. 벌크상태에서 그 저항이 서로 다른 상으로 전이하는 가변저항 물질이 사용되어 박막으로 만들어지면, 그것의 저항이 서로 다른 복수의 상이 존재하는 가변저항 박막을 형성하는 것이 쉽다는 것에 유의해야 한다. 선택적으로, 그것의 저항이 서로 다른 복수의 상이 존재하는 가변저항 박막(2)은, 벌크상태에서 그 저항이 서로 다른 상으로 전이하는 복수의 가변저항 물질(벌크 물질)을 준비하고, 이 벌크 물질을 스퍼터링, 증발 등에 의해 동시에 박막으로 만듦으로써 형성될 수 있다.
<가변저항 물질의 예>
상기한 조건을 만족하는 가변저항 물질의 예를 이하에 설명한다. 각 가변저항 물질은 알칼리 금속이나 알칼리토 금속 중 어느 것도 함유하지 않는다.
<온도 변화>
벌크상태에서 온도 변화에 따라 복수의 저항 상태를 나타내는 가변저항 물질의 예는:
Sm2 - xBixRu2O7, Eu2 - xRu2O7, Fe2O3, 및 T12Mn2O7 이다.
<자기 전이>
벌크 상태에서 자기 전이에 따라 복수의 저항 상태를 나타내는 가변저항 물질의 예는:
Sm2 - xBixRu2O7, Eu2 - xRu2O7, ZnFe2O4, (Co1 - xZnx)Fe2O4 , (Ni1 - xZnx)Fe2O4 , 및 T12Mn2O7 이다.
<결정 격자>
그것의 결정구조가 얀-텔러 효과에 의해 변형되고 벌크 상태에서 여러 저항 상태를 보여주는 가변저항 물질의 예는:
CoFe2O4, CoxMn3 - xO4, NiCr2O4, CuCr2O4, Cu0 .15Ni0 .85Cr2O4, MnMn2O4, ZnMn2O4, Fe3O4, PrNiO3, NdNiO3, SmNiO3, EuNiO3, 및 LaMnO3 이다.
<충전-배열>
벌크 상태에서 충전-배열에 따라 여러 저항 상태를 나타내는 가변저항 물질의 예는:
Fe3O4, AlV2O4, ZnCr2O4, 및 ZnGa2O4
<스피넬 구조>
상기한 가변저항 물질 중에서, 다음 물질은 스피넬 구조를 갖는다.
CoFe2O4, CoxMn3 - xO4, Ni1 - xZnxFe2O4, NiCr2O4, CuFe2O4, CuCr2O4, Cu0.15Ni0.85Cr2O4, MnMn2O4, ZnMn2O4, Fe3O4, AlV2O4, ZnCr2O4, ZnFe2O4, 및 ZnGa2O4 이다.
상기한 가변저항 물질은 박막으로 쉽게 형성될 수 있다. 또한, 가변저항 박막(2)의 두께가 200㎚(또는, 막 종류에 따라 100㎚) 이하이면, 도 1에 도시한 저장장치는 하나의 저장장치로서 동작할 수 있다.
또한, 상대적으로 낮은 일함수를 갖는 물질이 가변저항 박막(2)의 두께가 200㎚(또는, 막 종류에 따라 100㎚) 이하인 저장장치의 상부전극(1)과 하부전극(3)으로 사용되면, 저장장치는 종래 저장장치보다 낮은 전압에서 동작할 수 있다. 예를 들어, 0.1㎛의 두께를 갖는 NiCr2O4가 저장장치의 가변저항 물질(2)로 사용되고, Pt가 상부전극(1)과 하부전극(3)으로 사용되면, 막(2)의 저항을 바꾸기 위하여 ±3V의 전압의 전기 펄스를 가변저항 박막(2)에 인가하는 것이 필요하다. 또한, Ir이 하부전극(3)으로 사용되고 Ag가 상부전극(1)으로 사용되면, ±2.5V의 전압의 전기 펄스로 인가될 때 가변저항 박막(20의 저항이 변화한다. 상기로부터 분명한 것처럼, 상대적으로 낮은 일함수를 갖는 물질을 전극 물질로 사용함으로써 인가된 전기 펄스의 전압이 감소할 수 있다.
(예들)
결정 구조가 얀-텔러 효과에 의해 변형되도록 스피넬 구조를 갖는 가변저항 물질이 박막으로 형성되고, 이 박막이 가변저항 박막(2)으로 사용되는 예를 다음에 설명한다.
<CoFe2O4>
도 1에 나타낸 가변저항 물질(2)로 CoFe2O4를 사용하는 예를 설명한다. 여기에 사용하는 CoFe2O4는 벌크 상태에서 약 90K의 얀-텔러 온도를 가지고 그 결정 구조가 이 온도에서 변한다.
먼저, Pt가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt 막은 하부전극(3)으로서 기판(4)에 형성되고, CoFe2O4가 약 0.1㎛의 두께를 갖는 막 내에 형성되고 이 CoFe2O4막은 스퍼터링에 의해 가변저항 박막(2)으로 형성되며, Pt가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt 막이 상부전극(1)으로서 형성된다. CoFe2O4막을 형성할 때 기판 온도는 300℃로 설정된다.
두 가지 종류의 전기 펄스(양극 펄스와 음극 펄스)가 상부전극(1)과 하부전극(3) 사이에 교대로 인가되고, 가변저항 박막(2)의 저항은 전기 펄스가 한 차례 인가될 때 측정된다. 양극 펄스는 상부전극(1)이 하부전극(3)에 대하여 전기적으로 양극을 갖게 하는 전기 펄스이며, 이 펄스는 100ns의 펄스 폭과 +3V의 전압을 갖는다. 음극 펄스는 상부전극(1)이 하부전극(3)에 대해 전기적으로 음극을 갖게 하는 전기 펄스이며, 100ns의 펄스 폭과 -3V의 전압을 갖는다.
도 2는 상기한 바와 같이 양극 펄스와 음극 펄스가 교대로 박막(2)에 인가될 때 가변저항 박막(2)의 저항 변화를 나타낸다. 가변저항 박막(2)의 저항은, 양극 펄스가 박막(2)에 인가될 때 감소하고, 음극 펄스가 박막(2)에 인가될 때 증가한다. 가변저항 박막(2)의 저항은 통상 측정개시 시점에 변동한다. 따라서, 도 2는 전기 펄스를 박막(2)에 반복하여 인가한 후 가변저항 박막(2)의 저항이 실질적으로 일정하게 된 상태의 데이터를 나타낸다. 또한, 도 2에 도시한 가변저항 박막(2)의 각 저항은 도 2에 도시한 저항 중 최고 저항 Rmax를 사용함으로써 표준화된 값이다. 이 예에서 최고 저항 Rmax는 120㏁이다.
<CuFe2O4>
도 1에 도시한 가변저항 박막(2)으로 CuFe2O4를 사용하는 예를 설명한다. 여기에 사용하는 CuFe2O4는 벌크 상태에서 약 630K의 얀-텔러 온도를 가지고 그 결정 구조가 이 온도에서 변한다.
먼저, Ru가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Ru 막은 하부전극(3)으로서 기판(4)에 형성되고, CuFe2O4가 약 0.2㎛의 두께를 갖는 막 내에 형성되고 이 CoFe2O4막은 가변저항 박막(2)으로 형성되며, Ru이 0.4㎛의 두께를 갖는 막으로 형성되고 이 Ru 막이 상부전극(1)으로서 형성된다. CuFe2O4막을 형성할 때 기판 온도는 350℃로 설정된다.
두 가지 종류의 전기 펄스(양극 펄스와 음극 펄스)가 상부전극(1)과 하부전극(3) 사이에 교대로 인가되고, 가변저항 박막(2)의 저항은 전기 펄스가 한 차례 인가될 때 측정된다. 양극 펄스는 상부전극(1)이 하부전극(3)에 대하여 전기적으로 양극을 갖게 하는 전기 펄스이며, 이 펄스는 100ns의 펄스 폭과 +5V의 전압을 갖는다. 음극 펄스는 상부전극(1)이 하부전극(3)에 대해 전기적으로 음극을 갖게 하는 전기 펄스이며, 100ns의 펄스 폭과 -5V의 전압을 갖는다.
도 3은 상기한 바와 같이 양극 펄스와 음극 펄스가 교대로 박막(2)에 인가될 때 가변저항 박막(2)의 저항 변화를 나타낸다. 가변저항 박막(2)의 저항은, 양극 펄스가 박막(2)에 인가될 때 감소하고, 음극 펄스가 박막(2)에 인가될 때 증가한다. 가변저항 박막(2)의 저항은 통상 측정개시 시점에 변동한다. 따라서, 도 3은 전기 펄스를 박막(2)에 반복하여 인가한 후 가변저항 박막(2)의 저항이 실질적으로 일정하게 된 상태의 데이터를 나타낸다. 또한, 도 3에 도시한 가변저항 박막(2)의 각 저항은 도 3에 도시한 저항 중 최고 저항 Rmax를 사용함으로써 표준화된 값이다. 이 예에서 최고 저항 Rmax는 40㏁이다.
<NiCr2O4>
도 1에 도시한 가변저항 박막(2)으로 NiCr2O4를 사용하는 예를 설명한다. 여기에 사용하는 NiCr2O4는 벌크 상태에서 약 300K의 얀-텔러 온도를 가지고 그 결정 구조가 이 온도에서 변한다.
먼저, IrO2가 0.4㎛의 두께를 갖는 막으로 형성되고 이 IrO2 막은 하부전극(3)으로서 기판(4)에 형성되고, NiCr2O4가 약 0.2㎛의 두께를 갖는 막 내에 형성되고 이 NiCr2O4막은 가변저항 박막(2)으로 형성되며, IrO2가 0.4㎛의 두께를 갖는 막으로 형성되고 이 IrO2막이 상부전극(1)으로서 형성된다. IrO2막을 형성할 때 기판 온도는 400℃로 설정된다.
두 가지 종류의 전기 펄스(양극 펄스와 음극 펄스)가 상부전극(1)과 하부전극(3) 사이에 교대로 인가되고, 가변저항 박막(2)의 저항은 전기 펄스가 한 차례 인가될 때 측정된다. 양극 펄스는 상부전극(1)이 하부전극(3)에 대하여 전기적으로 양극을 갖게 하는 전기 펄스이며, 이 펄스는 100ns의 펄스 폭과 +4V의 전압을 갖는다. 음극 펄스는 상부전극(1)이 하부전극(3)에 대해 전기적으로 음극을 갖게 하는 전기 펄스이며, 100ns의 펄스 폭과 -4V의 전압을 갖는다.
도 4는 상기한 바와 같이 양극 펄스와 음극 펄스가 교대로 박막(2)에 인가될 때 가변저항 박막(2)의 저항 변화를 나타낸다. 가변저항 박막(2)의 저항은, 양극 펄스가 박막(2)에 인가될 때 감소하고, 음극 펄스가 박막(2)에 인가될 때 증가한다. 가변저항 박막(2)의 저항은 통상 측정개시 시점에 변동한다. 따라서, 도 4는 전기 펄스를 박막(2)에 반복하여 인가한 후 가변저항 박막(2)의 저항이 실질적으로 일정하게 된 상태의 데이터를 나타낸다. 또한, 도 4에 도시한 가변저항 박막(2)의 각 저항은 도 4에 도시한 저항 중 최고 저항 Rmax를 사용함으로써 표준화된 값이다. 이 예에서 최고 저항 Rmax는 12㏁이다.
도 2, 3, 및 4에 도시한 바와 같이, 그 결정 구조가 얀-텔러 효과에 의해 변형되는 스피넬 구조를 갖는 물질로 이루어진 박막에 전기 펄스가 인가되면, 박막의 저항이 변화한다는 것을 알았다. 상기한 실험에 의하면, 이들 물질 각각이 얀-텔러 효과를 보여주는 전이 온도(얀-텔러 온도)가 실온에 더 가까이 근접하면, 박막은 실온에서 더 큰 저항 변화를 갖는다.
다음, 충전-배열에 따라 충전 분포가 변하는 스피넬 구조를 갖는 가변저항 물질이 박막으로 형성되고, 이 박막이 도 1에 도시한 가변저항 박막(2)으로 사용되는 예를 설명한다.
<AlV2O4>
도 1에 도시한 가변저항 박막(2)으로 AlV2O4를 사용하는 예를 설명한다. 여기에 사용하는 AlV2O4는 벌크 상태에서 약 700K의 충전 배열 온도(charge ordering temperature)를 가지고 결정의 충전 분포가 이 온도에서 변한다.
먼저, Pt가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt 막은 하부전극(3)으로서 기판(4)에 형성되고, AlV2O4가 약 0.2㎛의 두께를 갖는 막 내에 형성되고 이 AlV2O4막은 가변저항 박막(2)으로 형성되며, Pt가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt막이 상부전극(1)으로서 형성된다. AlV2O4막을 형성할 때 기판 온도는 400℃로 설정된다.
두 가지 종류의 전기 펄스(양극 펄스와 음극 펄스)가 상부전극(1)과 하부전극(3) 사이에 교대로 인가되고, 가변저항 박막(2)의 저항은 전기 펄스가 한 차례 인가될 때 측정된다. 양극 펄스는 상부전극(1)이 하부전극(3)에 대하여 전기적으로 양극을 갖게 하는 전기 펄스이며, 이 펄스는 100ns의 펄스 폭과 +5V의 전압을 갖는 다. 음극 펄스는 상부전극(1)이 하부전극(3)에 대해 전기적으로 음극을 갖게 하는 전기 펄스이며, 100ns의 펄스 폭과 -5V의 전압을 갖는다.
도 5는 상기한 바와 같이 양극 펄스와 음극 펄스가 교대로 박막(2)에 인가될 때 가변저항 박막(2)의 저항 변화를 나타낸다. 가변저항 박막(2)의 저항은, 양극 펄스가 박막(2)에 인가될 때 감소하고, 음극 펄스가 박막(2)에 인가될 때 증가한다. 가변저항 박막(2)의 저항은 통상 측정개시 시점에 변동한다. 따라서, 도 5는 전기 펄스를 박막(2)에 반복하여 인가한 후 가변저항 박막(2)의 저항이 실질적으로 일정하게 된 상태의 데이터를 나타낸다. 또한, 도 5에 도시한 가변저항 박막(2)의 각 저항은 도 5에 도시한 저항 중 최고 저항 Rmax를 사용함으로써 표준화된 값이다. 이 예에서 최고 저항 Rmax는 80㏁이다.
<Fe2O4>
도 1에 도시한 가변저항 박막(2)으로 Fe2O4를 사용하는 예를 설명한다. 여기에 사용하는 Fe2O4는 벌크 상태에서 약 120K의 충전 배열 온도를 가지고 결정의 충전 분포가 이 온도에서 변한다.
먼저, Ru가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt 막은 하부전극(3)으로서 기판(4)에 형성되고, Fe2O4가 약 0.2㎛의 두께를 갖는 막 내에 형성되고 이 AlV2O4막은 가변저항 박막(2)으로 형성되며, Ru가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt막이 상부전극(1)으로서 형성된다. Fe2O4막을 형성할 때 기판 온도는 300 ℃로 설정된다.
두 가지 종류의 전기 펄스(양극 펄스와 음극 펄스)가 상부전극(1)과 하부전극(3) 사이에 교대로 인가되고, 가변저항 박막(2)의 저항은 전기 펄스가 한 차례 인가될 때 측정된다. 양극 펄스는 상부전극(1)이 하부전극(3)에 대하여 전기적으로 양극을 갖게 하는 전기 펄스이며, 이 펄스는 100ns의 펄스 폭과 +4V의 전압을 갖는다. 음극 펄스는 상부전극(1)이 하부전극(3)에 대해 전기적으로 음극을 갖게 하는 전기 펄스이며, 100ns의 펄스 폭과 -4V의 전압을 갖는다.
도 6은 상기한 바와 같이 양극 펄스와 음극 펄스가 교대로 박막(2)에 인가될 때 가변저항 박막(2)의 저항 변화를 나타낸다. 가변저항 박막(2)의 저항은, 양극 펄스가 박막(2)에 인가될 때 감소하고, 음극 펄스가 박막(2)에 인가될 때 증가한다. 가변저항 박막(2)의 저항은 통상 측정개시 시점에 변동한다. 따라서, 도 6은 전기 펄스를 박막(2)에 반복하여 인가한 후 가변저항 박막(2)의 저항이 실질적으로 일정하게 된 상태의 데이터를 나타낸다. 또한, 도 6에 도시한 가변저항 박막(2)의 각 저항은 도 6에 도시한 저항 중 최고 저항 Rmax를 사용함으로써 표준화된 값이다. 이 예에서 최고 저항 Rmax는 600㏁이다.
도 5 및 6에 도시한 바와 같이, 충전-배열에 따라 충전 분포가 변하는 스피넬 구조를 갖는 가변저항 물질이 박막으로 형성되고, 이 박막이 전기 펄스가 인가되면, 이 박막의 저항이 변화한다는 것을 알았다.
다음, 자기 전이에 따라 여러 저항 변화를 나타내는 가변저항 물질을 도 1에 도시한 가변저항 박막(2)으로 사용하는 예를 설명한다.
<Sm1 .5Bi0 .5Ru2O7>
도 1에 나타낸 가변저항 물질(2)로 Sm1 .5Bi0 .5Ru2O7를 사용하는 예를 설명한다. 여기에 사용하는 Sm1 .5Bi0 .5Ru2O7는 벌크 상태에서 약 70K의 자기 전이 온도를 가지고 그 자기 위상은 이 온도에서 변한다.
먼저, Pt가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt 막은 하부전극(3)으로서 기판(4)에 형성되고, Sm1 .5Bi0 .5Ru2O7가 약 0.2㎛의 두께를 갖는 막 내에 형성되고 이 Sm1 .5Bi0 .5Ru2O7막은 가변저항 박막(2)으로 형성되며, Pt가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt 막이 상부전극(1)으로서 형성된다. Sm1.5Bi0.5Ru2O7막을 형성할 때 기판 온도는 400℃로 설정된다.
두 가지 종류의 전기 펄스(양극 펄스와 음극 펄스)가 상부전극(1)과 하부전극(3) 사이에 교대로 인가되고, 가변저항 박막(2)의 저항은 전기 펄스가 한 차례 인가될 때 측정된다. 양극 펄스는 상부전극(1)이 하부전극(3)에 대하여 전기적으로 양극을 갖게 하는 전기 펄스이며, 이 펄스는 100ns의 펄스 폭과 +5V의 전압을 갖는다. 음극 펄스는 상부전극(1)이 하부전극(3)에 대해 전기적으로 음극을 갖게 하는 전기 펄스이며, 100ns의 펄스 폭과 -5V의 전압을 갖는다.
도 7은 상기한 바와 같이 양극 펄스와 음극 펄스가 교대로 박막(2)에 인가될 때 가변저항 박막(2)의 저항 변화를 나타낸다. 가변저항 박막(2)의 저항은, 양극 펄스가 박막(2)에 인가될 때 감소하고, 음극 펄스가 박막(2)에 인가될 때 증가한 다. 가변저항 박막(2)의 저항은 통상 측정개시 시점에 변동한다. 따라서, 도 7은 전기 펄스를 박막(2)에 반복하여 인가한 후 가변저항 박막(2)의 저항이 실질적으로 일정하게 된 상태의 데이터를 나타낸다. 또한, 도 7에 도시한 가변저항 박막(2)의 각 저항은 도 7에 도시한 저항 중 최고 저항 Rmax를 사용함으로써 표준화된 값이다. 이 예에서 최고 저항 Rmax는 30㏁이다.
<T12Mn2O7>
도 1에 나타낸 가변저항 물질(2)로 T12Mn2O7를 사용하는 예를 설명한다. 여기에 사용하는 T12Mn2O7는 벌크 상태에서 약 140K의 자기 전이 온도를 가지고 그 자기 위상은 이 온도에서 변한다.
먼저, Pt가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt 막은 하부전극(3)으로서 기판(4)에 형성되고, T12Mn2O7가 약 0.1㎛의 두께를 갖는 막 내에 형성되고 이 T12Mn2O7막은 가변저항 박막(2)으로 형성되며, Pt가 0.4㎛의 두께를 갖는 막으로 형성되고 이 Pt 막이 상부전극(1)으로서 형성된다. T12Mn2O7막을 형성할 때 기판 온도는 600℃로 설정된다.
두 가지 종류의 전기 펄스(양극 펄스와 음극 펄스)가 상부전극(1)과 하부전극(3) 사이에 교대로 인가되고, 가변저항 박막(2)의 저항은 전기 펄스가 한 차례 인가될 때 측정된다. 양극 펄스는 상부전극(1)이 하부전극(3)에 대하여 전기적으로 양극을 갖게 하는 전기 펄스이며, 이 펄스는 100ns의 펄스 폭과 +5V의 전압을 갖는 다. 음극 펄스는 상부전극(1)이 하부전극(3)에 대해 전기적으로 음극을 갖게 하는 전기 펄스이며, 100ns의 펄스 폭과 -5V의 전압을 갖는다.
도 8은 상기한 바와 같이 양극 펄스와 음극 펄스가 교대로 박막(2)에 인가될 때 가변저항 박막(2)의 저항 변화를 나타낸다. 가변저항 박막(2)의 저항은, 양극 펄스가 박막(2)에 인가될 때 감소하고, 음극 펄스가 박막(2)에 인가될 때 증가한다. 가변저항 박막(2)의 저항은 통상 측정개시 시점에 변동한다. 따라서, 도 8은 전기 펄스를 박막(2)에 반복하여 인가한 후 가변저항 박막(2)의 저항이 실질적으로 일정하게 된 상태의 데이터를 나타낸다. 또한, 도 8에 도시한 가변저항 박막(2)의 각 저항은 도 8에 도시한 저항 중 최고 저항 Rmax를 사용함으로써 표준화된 값이다. 이 예에서 최고 저항 Rmax는 2㏁이다.
도 7과 8에 도시한 것처럼, 그 저항이 온도 변화에 따라 변하는 가변저항 물질로 형성된 박막에 전기 펄스가 인가되면, 박막의 저항이 변한다는 것을 알았다.
가변저항 물질 중 각각 스피넬 구조를 갖는 CoFe2O4, NiCr2O4, CuFe2O4, Fe3O4, AlV2O4, Co0 .2nZn0 .8Fe2O4에 대해, 박막 형성 중 기판 온도가 300℃ 이하와 실온 사이에서 설정되면, 저항 변화율은 일부 경우 약간 감소하지만 열화는 관측되지 않는다.
<이점>
상기한 바와 같이, 벌크 상태에서 격자 변형, 충전-배열, 온도 변화, 및 자기 전이 중 적어도 하나에 따라 그 저항이 다른 상으로 전이하는 가변저항 물질은 박막으로 형성되고, 이 박막은 저장장치의 가변저항 박막(2)으로 사용될 수 있다. 종래 저장장치와 비교하여, 박막(2)에 인가되는 전기 펄스의 전압을 줄일 수 있다.
또한, 알칼리 금속 및 알칼리토 금속을 함유하지 않는 가변저항 물질을 가변저항 박막(2)으로 사용함으로써, 저장장치의 특성 열화를 줄일 수 있다.
스피넬 구조를 갖는 가변저항 물질을 가변저항 박막(2)으로 사용함으로써, 박막(2)은 페로브스카이트 구조를 갖는 박막보다 낮은 온도에서 처리될 수 있다.
가변저항 박막(2)의 두께를 200㎚ 이하로 설정함으로써, 저항을 변화하기 위해 사용된 전기 펄스의 전압을 또한 줄일 수 있다.
(제 2 실시예)
<회로부호의 설명>
도 1에 도시한 저장장치의 회로부호는 도 9(a)에 도시한 바와 같이 정의된다. 저장장치(101)는 도 1에 도시한 저장장치로서, 도 1에 도시한 상부전극(1)과 하부전극(3) 중 하나는 단자(102)에 연결되고, 다른 전극은 단자(103)에 연결된다. 단자(102)가 단자(103)에 대해 전기적으로 양 극성을 갖도록 하는 전기 펄스(전압 +E1)가 인가되면, 저장장치(101)의 저항은 도 9(b)에 도시한 바와 같이 감소한다. 반대로, 단자(102)가 단자(103)에 대해 전기적으로 음 극성을 갖도록 하는 전기 펄스(전압 -E1)가 인가되면, 저장장치(101)의 저항은 도 9(b)에 도시한 바와 같이 증가한다. 즉, 도 9(a)에 도시한 저장장치(101)에서 전류가 화살표 방향으로 흐르도록 전기 펄스가 인가되면, 저장장치(101)의 저항은 감소한다. 도 9(a)에 도시한 저장장치(101)에서 전류가 화살표 반대방향으로 흐르도록 전기 펄스가 인가되면, 저 장장치(101)의 저항은 증가한다. 제 1 실시예에서 설명한 바와 같이, 저항의 변동은 실질적으로 일정하다. 그러므로, 저장장치(101)의 저항이 초기값인 상태를 "0"으로 가정하고 전기 펄스가 인가된 후 그 저항 상태를 "1"로 가정하면, 그 메모리 셀이 하나의 메모리 셀로 사용될 수 있다.
또한, 도 10(a)에 도시한 바와 같이 전기 펄스의 전압보다 진폭이 낮은 전압 E0(｜EO｜ < ｜E1｜)의 재생전압이 단자(102)에 인가되면, 저장장치(101)의 저항에 따른 출력전류 Iout이 단자(103)로부터 출력된다. 즉, 도 10(b)에 도시한 바와 같이, 저장장치(101)의 저항이 저항 Ra 이라면, 전류 Ia의 출력전류 Iout이 출력된다. 저장장치(101)의 저항이 저항 Rb(Rb > Ra) 이라면, 전류 Ib(Ib < Ia)의 출력전류 Iout이 출력된다. 알 수 있는 것처럼, 재생전압의 진폭이 전기 펄스의 진폭보다 충분히 낮으면, 가변저항 박막(2)의 저항은 변하지 않는다. 그러므로, 저장장치(101)에 저장된 1-비트 데이터에 따른 출력전류 Iout이 출력된다. 따라서, 저장장치(101)에 저장된 1-비트 데이터(0, 1)가 판독될 수 있다.
<전체적인 구성>
도 11은 본 발명의 제 2 실시예에 따른 메모리 회로(200)의 전체적인 구성을 나타낸다.
이 회로(200)에서, 1-비트 데이터는 인가된 전기 펄스에 따른 저장장치의 저항 변화를 이용하여 저장장치에 저장된다. 이 회로는 메모리 어레이(201; memory array), 어드레스 버퍼(202; address buffer), 행 디코더(203; row decoder), 워드 라인 드라이버(204; word line driver), 열 디코더(205; column decoder), 및 기록 /판독부(206)를 포함한다. 메모리 어레이(201)는 매트릭스로 배열된 메모리 셀 MC111, MC112, MC121, 및 MC122, 트랜지스터 T11, T12, T21, 및 T22, 워드 라인 W1과 W2, 비트 라인 B1과 B2, 그리고 플레이트(plate) 라인 P1과 P2를 구비한다. 메모리 셀 MC111, MC112, MC121, 및 MC122 각각은 도 9(a)에 도시한 바와 같이 구성되고, 메모리 셀에 포함된 저장장치(101)의 저항을 인가된 전기 펄스에 따라 증가 또는 감소함으로써 1-비트 데이터를 저장한다. 트랜지스터 T11, T12, T21, 및 T22 각각은 게이트에 전압이 인가될 때 도전상태가 된다. 어드레스 버퍼(202)는 외부로부터 입력된 어드레스 신호 ADDRESS를 입력받아 행 어드레스 신호 ROW를 행 디코더(203)에 출력하고, 열 어드레스 신호 COLUMN을 열 디코더(205)에 출력한다. 행 디코더(203)는 어드레스 버퍼(202)로부터의 열 어드레스 신호 ROW에 따라 워드 라인 W1과 W2 중 하나를 선택한다. 워드 라인 드라이버(204)는 행 디코더(203)에 의해 선택된 워드 라인을 활성화한다. 열 디코더(205)는 어드레스 버퍼(202)로부터의 열 어드레스 신호 COLUMN에 따라 비트 라인 B1과 B2 중 하나 및 플레이트 신호 P1과 P2 중 하나를 선택한다. 기록/판독부(206)는 저장모드와 재생모드를 갖는다. 저장모드에서, 기록/판독부(206)는 외부로부터 입력된 1-비트 데이터 Din에 따라 전기 펄스를 열 디코더(205)가 선택한 비트 라인에 인가하고, 열 디코더(205)가 선택한 플레이트 라인의 전위를 접지 전위로 떨어뜨린다. 재생모드에서, 기록/판독부(206)는 열 디코더(205)가 선택한 비트 라인에 재생전압을 인가하고, 열 디코더(205)가 선택한 플레이트 라인으로부터 출력전류 Iout를 1-비트 데이터 Dout으로 출력한다.
여기서, 메모리 셀 MC111의 어드레스는 "11"이고, 메모리 셀 MC112의 어드레스는 "12"이고, 메모리 셀 MC121의 어드레스는 "21"이고, 메모리 셀 MC122의 어드레스는 "22"인 것으로 가정한다. 각 어드레스에서, 둘째 자리 수는 "행 어드레스"를 나타내고, 첫째 자리 수는 "열 어드레스"를 나타낸다.
<메모리 셀의 내부 구성>
도 11에 도시한 메모리 셀 내부의 각 회로 요소들 간의 연결관계를 설명한다.
메모리 셀 MC111에서, 트랜지스터 T11의 드레인은 단자(102)에 연결되고, 플레이트 라인 P1은 단자(103)에 연결된다. 비트 라인 B1은 트랜지스터 T11의 소스에 연결되고, 워드 라인 W1은 트랜지스터 T11의 게이트에 연결된다.
메모리 셀 MC112에서, 트랜지스터 T12의 드레인은 단자(102)에 연결되고, 플레이트 라인 P1은 단자(103)에 연결된다. 비트 라인 B1은 트랜지스터 T12의 소스에 연결되고, 워드 라인 W2은 트랜지스터 T12의 게이트에 연결된다.
메모리 셀 MC121에서, 트랜지스터 T21의 드레인은 단자(102)에 연결되고, 플레이트 라인 P2은 단자(103)에 연결된다. 비트 라인 B2은 트랜지스터 T21의 소스에 연결되고, 워드 라인 W1은 트랜지스터 T21의 게이트에 연결된다.
메모리 셀 MC122에서, 트랜지스터 T22의 드레인은 단자(102)에 연결되고, 플레이트 라인 P2은 단자(103)에 연결된다. 비트 라인 B2은 트랜지스터 T22의 소스에 연결되고, 워드 라인 W2은 트랜지스터 T22의 게이트에 연결된다.
<동작>
도 11에 도시한 메모리 회로(200)가 수행하는 동작을 설명한다. 여기서 각 메모리 셀 MC111, MC112, MC121, 및 MC122에 포함된 저장장치(101)의 저항은 저항 Rb로 초기화되는 것으로 가정한다.
[선택 동작]
먼저, 메모리 회로(200)는 외부로부터 입력된 어드레스 신호 ADDRESS에 따라 메모리 셀을 선택하는 선택 동작을 수행한다.
메모리 셀 MC111의 어드레스(="11")를 나타내는 어드레스 신호 ADDRESS가 어드레스 버퍼(202)에 입력되는 것으로 가정한다. 어드레스 버퍼(202)는 입력 어드레스 신호 ADDRESS에 따라 행 어드레스 "1"을 나타내는 행 어드레스 신호 ROW를 행 디코더(203)에 출력하고, 열 어드레스 "1"을 나타내는 열 어드레스 신호 COLUMN을 열 디코더(205)에 출력한다. 도 12를 참조하여 선택 동작을 계속하여 설명한다.
다음, 행 디코더(203)는 어드레스 버퍼(202)로부터 출력된 행 어드레스 신호 ROW에 따라 워드 라인 W1을 선택한다.
워드 라인 드라이버(204)는 행 디코더(203)가 선택한 워드 라인 W1에 전압을 인가한다(워드 라인 W1을 활성화한다).
워드 라인 W1을 통하여 트랜지스터 T11 및 T21의 게이트에 전압이 인가되므로, 트랜지스터 T11 및 T21 양자는 도전상태가 된다.
반면, 열 디코더(205)는 어드레스 버퍼(202)로부터 출력된 열 어드레스 신호 COLUMN에 따라 비트 라인 B1과 플레이트 라인 P1을 선택한다.
기록/판독부(206)는 그 동작모드에 따라 열 디코더(205)가 선택한 비트 라인 B1과 플레이트 라인 P1 각각에 기설정된 전압을 인가한다.
[저장모드]
저장모드에서, 기록/판독부(206)는 열 디코더(205)가 선택한 플레이트 라인 P1의 전위를 접지 전위로 강하시킨다.
다음, 메모리 셀에 저장된 1-비트 데이터 Din이 외부로부터 기록/판독부(206)에 입력된다. 여기서, 1-비트 데이터 Din은 "1"을 나타내는 것으로 가정한다.
기록/판독부(206)는 외부로부터 입력된 1-비트 데이터 Din에 따른 전기 펄스를 열 디코더(205)가 선택한 비트 라인 B1에 인가한다. 1-비트 데이터 Din이 "1"을 나타내기 때문에, 비트 라인 B1에 인가된 전기 펄스는 100㎱의 펄스 폭과 -4V의 전압을 갖는 음극 펄스로서 가정한다.
비트 라인 B1에 인가된 음극 펄스는 트랜지스터 T11을 통하여 메모리 셀 MC111에 포함된 저장장치(101)에 인가된다. 그 결과, 메모리 셀 MC111에 포함된 저장장치(101)의 저항은 저항 Rb(초기값)보다 낮은 저항 Ra로 변화한다.
1-비트 데이터 Din이 "0"을 나타낼 때 기록/판독부(206)가 비트 라인 B1에 전기 펄스를 인가하지 않는다고 가정하면, MC111에 포함된 저장장치(101)의 저항은 저항 Rb로 남아 있게 된다.
지금 저장장치(101)의 저항이 저항 Rb인 상태가 "0"이고, 저장장치(101)의 저항이 저항 Ra인 상태가 "1"이며, 1-비트 데이터 Din이 메모리 셀 MC111에 저장되는 것으로 가정한다.
따라서, 1-비트 데이터 Din은 메모리 셀 MC111에 기록되고, 메모리 셀 MC111은 메모리 셀 MC111에 포함된 저장장치(101)의 저항 상태에 따라 1-비트 데이터 Din을 저장한다.
[재생모드]
재생모드에서, 기록/판독부(206)는 열 디코더(205)가 선택한 비트 라인 B1에 재생전압을 인가한다. 여기서, 메모리 셀 MC111은 "1"을 나타내는 1-비트 데이터 Din을 저장하는 것으로 가정한다. 즉, 메모리 셀 MC111에 포함된 저장장치(101)의 저항은 저항 Ra이다. 재생전압은 저장모드에서 인가된 전기 펄스의 전압, 즉 +2V보다 낮은 것에 유의할 필요가 있다.
다음, 비트 라인 B1에 인가된 재생전압은 트랜지스터 T11를 통하여 메모리 셀 MC111에 포함된 저장장치(101)에 인가된다. 메모리 셀 MC111에서, 재생전압은 저장장치(101)에서 강하하고, 전류 Ia의 출력전류 Iout이 출력된다. 메모리 셀 MC111로부터 출력된 출력전류 Iout은 플레이트 라인 P1에 인가된다.
기록/판독부(206)는 플레이트 라인 P1에 출력된 출력전류 Iout을 1-비트 데이터 Dout로 외부로 출력한다. 전류 Ia가 "1"을 나타내면, 기록/판독부(206)는 "1"을 나타내는 1-비트 데이터 Dout을 출력한다.
메모리 셀 MC111이 "0"을 나타내는 1-비트 데이터 Din을 저장하면, 메모리 셀 MC111에 포함된 저장장치(101)의 저항은 저항 Ra보다 더 높은 저항 Rb이다. 그러므로, 기록/판독부(206)가 재생전압을 비트 라인 B1에 인가하면, 기록/판독부(206)는 메모리 셀 MC111로부터 출력된 전류 Ib(Ib < Ia)의 출력전류 Iout을 1- 비트 데이터 Dout으로 출력한다. 전류 Ib가 "0"을 나타내면, 기록/판독부(206)는 "0"을 나타내는 1-비트 데이터 Dout을 출력한다.
이와 같이, 메모리 셀에 저장된 1-비트 데이터 Din에 따른 전류의 출력전류 Iout이 출력된다.
<형성 중 문제점>
이러한 비휘발성 저장장치를 형성하는 반도체 제조공정에서, 실리콘(Si) 웨이퍼 상에 가변저항 물질로 구성된 박막을 형성한 후 클리닝(cleaning) 단계를 실행한다. 이 클리닝 단계에서, 가변저항 물질로 구성된 박막으로부터 특정 원소의 이탈(elusion)로 인해 장치의 특성이 종종 열화한다. 그러한 원소로는, 예를 들어, 알칼리토 금속 및 알칼리 금속이 있다. 페로브스카이트 GMR 물질인 종래의 Prl-xCaxMnO3(PCMO)이 사용되면, 장치 특성은 Ca의 이탈에 의해 열화한다. 반대로, 이 실시예에서 사용된 NiCr2O4는 알칼리 금속이나 알칼리토 금속을 함유하지 않기 때문에, 장치 특성의 열화는 극히 작다.
<전극에 적합한 물질>
저장장치(101)에 포함된 상부전극(1)과 하부전극(3)용 물질에 대해, Ag, Au 또는 Ir이 상기한 Pt, RuO2, 또는 IrO2 대신에 사용될 수 있다. 그러나, 가변저항 박막(2)이 통상 기판(4)을 가열하여 형성되기 때문에, 하부전극용 물질로는, 통상 가열 온도에 안정한 물질을 사용하는 것이 필요하다. 따라서, Ag가 일함수가 낮아 전극 물질로는 적합하지만, 상부전극(1)용 물질로만 사용될 수 있다.
가변저항 박막(2)으로 0.1㎛의 두께를 갖는 NiCr2O4을 사용하는 저장장치의 경우, Pt가 상부전극(1)과 하부전극(3)용으로 사용된다면, 박막(2)의 저항을 변화시키기 위해 가변저항 박막(2)에 ±3V 전압의 전기 펄스가 인가될 필요가 있다. 그러나, Pt가 아니라 Au가 상부전극(1) 및 하부전극(3)용으로 사용된다면, 가변저항 박막(2)에 ±2.5V 전압의 전기 펄스를 인가함으로써 박막(2)의 저항이 변화한다. Ir이 상부전극(1) 및 하부전극(3)용으로 사용된다면, 가변저항 박막(2)에 ±2V 전압의 전기 펄스를 인가함으로써 박막(2)의 저항이 변화한다. 이는 전극 물질로 낮은 일함수를 갖는 물질을 사용함으로써 인가되는 전기 펄스의 전압을 감소할 수 있다는 것을 나타낸다.
<이점>
상기한 바와 같이, 정보는 저장장치의 저항 변화를 이용하여 저장될 수 있다. 이 저장회로는 플래시 메모리나 강유전성 메모리와 같은 종래의 메모리와 비교하여 정보기록속도에서 빠르고, 많은 정보를 저장할 수 있다.
도 11은 4개의 메모리 셀만이 존재하는 것을 나타낸다. 그러나, 메모리 셀의 수는 4개에 한정되지 않고, 5개 이상의 메모리 셀이 매트릭스로 배열될 수 있다.
이 실시예에 따르면, 메모리 셀은 고-저항 상태와 저-저항 상태의 두 가지 상태로 1-비트 데이터를 유지하여 동작하게 된다. 선택적으로, 메모리 셀은 전기 펄스의 폭과 진폭을 변화함으로써 2-비트 정보 또는 3-비트 이상 정보와 같은 4가지 이상의 저항 상태를 저장하는 비휘발성 저장장치로 동작할 수 있다.
(제 3 실시예)
<메모리 셀의 구성>
도 13(a)은 본 발명의 제 3 실시예에 따른 메모리 회로에 사용된 메모리 셀의 구성을 나타낸다. 이 메모리 셀은 단자들(104a, 104b) 사이에 2개의 저장장치(101a, 101b)를 포함한다. 저장장치(101a)는 저장장치(101)와 구성이 동일하고, 단자(104a, 105) 사이에 제공된다. 저장장치(101b)는 저장장치(101)와 구성이 동일하고 단자(105, 104b) 사이에 제공된다. 저장장치(101a, 101b) 각각의 저항은 초기화된다. 저장장치(101a)의 저항은 저항 Rb이고, 저장장치(101b)의 저항은 저항 Ra(Ra < Rb)이다. 도 13(a)에 도시한 바와 같이, 단자(104a, 104b)의 전위가 접지 전위로 강하하고 전기 펄스(+E1 전압의 양극 펄스)가 단자(105)에 인가되면, 이어 도 13(b)에 도시한 바와 같이, 저장장치(101a)의 저항은 저항 Rb에서 저항 Ra로 감소하고, 저장장치(101b)의 저항은 저항 Ra에서 저항 Rb로 증가한다. 저장장치(101b)의 저항 변화는 실질적으로 제 1 실시예에서 설명한 것처럼 일정하다. 따라서, 저장장치(101)의 저항이 초기값(저항 Rb)인 상태가 "0"이고 전기 펄스가 인가된 후 그것의 저항 상태가 "1"로 가정하면, 그 메모리 셀은 하나의 메모리 셀로 사용할 수 있다.
또한, 도 14(a)에 도시한 바와 같이, 단자(104b)의 전위가 접지 전위로 강하하고 전기 펄스의 전압보다 진폭이 더 낮은 전압 E0의 재생전압(｜EO｜ < ｜E1｜)이 단자(104a)에 인가되면, 저장장치(101b)의 저항에 대한 저장장치(101a)의 비에 따라 출력전압 Vout이 단자(105)로부터 출력된다. 즉, 도 14(b)에 도시한 바와 같 이, 저장장치(101a)의 저항이 Ra이면, 전압 Va의 출력전압 Vout이 출력된다. 알 수 있는 것처럼, 재생전압의 진폭이 전기 펄스의 진폭보다 충분히 낮으면, 가변저항 박막(2)의 저항은 변하지 않는다. 따라서, 메모리 셀에 저장된 1-비트 데이터에 따른 출력전압 Vout이 출력될 수 있다. 이에 따라, 메모리 셀에 저장된 1-비트 데이터(0, 1)가 판독될 수 있다.
<구성>
도 15는 본 발명의 제 3 실시예에 따른 메모리 회로(300)의 구성을 나타낸다. 메모리 회로(300)는 도 11에 도시한 메모리 어레이(201), 열 디코더(205), 및 기록/판독부(206) 대신에 열 디코더(215), 메모리 어레이(211), 및 기록/판독부(216)를 포함한다. 메모리 회로(300)의 다른 구성요소는 도 11과 동일하다.
<메모리 어레이의 내부구조>
도 15에 도시한 메모리 어레이(211)는 메모리 셀 MC111, MC112, MC121, 및 MC122과 플레이트 라인 P1과 P2 대신에 메모리 셀 MC211, MC212, MC221, 및 MC222, 제 1 플레이트 라인 P1a과 P2a를 포함한다. 메모리 어레이(211)의 다른 구성요소는 도 11과 동일하다. 메모리 셀 MC211, MC212, MC221, 및 MC222 각각은 도 13(a)에 도시한 것처럼 구성되고, 메모리 셀에 포함된 저장장치(101a, 101b)의 저항을 인가된 전기 펄스에 따라 증가하거나 감소함으로써 1-비트 데이터를 저장한다.
메모리 셀 MC211에서, 단자(105)는 트랜지스터 T11의 드레인에 연결되고, 단자(104a)는 제 1 플레이트 라인 P1a에 연결되며, 단자(104b)는 제 2 플레이트 라인 P1b에 연결된다. 트랜지스터 T11의 소스는 비트 라인 B1에 연결되고, 그것의 게이 트는 워드 라인 W1에 연결된다.
메모리 셀 MC212에서, 단자(105)는 트랜지스터 T12의 드레인에 연결되고, 단자(104a)는 제 1 플레이트 라인 P1a에 연결되며, 단자(104b)는 제 2 플레이트 라인 P1b에 연결된다. 트랜지스터 T12의 소스는 비트 라인 B1에 연결되고, 그것의 게이트는 워드 라인 W2에 연결된다.
메모리 셀 MC221에서, 단자(105)는 트랜지스터 T21의 드레인에 연결되고, 단자(104a)는 제 1 플레이트 라인 P2a에 연결되며, 단자(104b)는 제 2 플레이트 라인 P2b에 연결된다. 트랜지스터 T11의 소스는 비트 라인 B2에 연결되고, 그것의 게이트는 워드 라인 W1에 연결된다.
메모리 셀 MC222에서, 단자(105)는 트랜지스터 T22의 드레인에 연결되고, 단자(104a)는 제 1 플레이트 라인 P2a에 연결되며, 단자(104b)는 제 2 플레이트 라인 P2b에 연결된다. 트랜지스터 T11의 소스는 비트 라인 B2에 연결되고, 그것의 게이트는 워드 라인 W2에 연결된다.
여기서, 메모리 셀 MC211의 어드레스는 "11"이고, 메모리 셀 MC212의 어드레스는 "12"이고, 메모리 셀 MC221의 어드레스는 "21"이고, 메모리 셀 MC222의 어드레스는 "22"인 것으로 가정한다. 각 어드레스에서, 둘째 자리 수는 "행 어드레스"를 나타내고, 첫째 자리 수는 "열 어드레스"를 나타낸다.
<열 디코더와 기록/판독부>
열 디코더(215)는 비트 라인 B1 및 B2 중 하나, 제 1 플레이트 라인 P1a 및 P2a 중 하나, 그리고 제 2 플레이트 라인 P1b 및 P2b 중 하나를 어드레스 버 퍼(202)로부터 출력된 열 어드레스 신호에 따라 선택한다.
기록/판독부(216)는 저장모드와 재생모드를 갖는다. 저장모드에서, 기록/판독부(216)는 외부로부터 입력된 1-비트 데이터 Din에 따라 전기 펄스를 열 디코더(215)가 선택한 비트 라인에 인가하고, 열 디코더(215)가 선택한 제 1 및 제 2 플레이트 라인의 전위를 접지 전위로 떨어뜨린다. 재생모드에서, 기록/판독부(216)는 열 디코더(215)가 선택한 제 1 플레이트 라인의 전위를 접지 전위로 강하하고, 재생전압을 열 디코더(215)가 선택한 제 1 플레이트 라인에 인가하며, 열 디코더(215)가 선택한 비트 라인으로부터 출력전류를 1-비트 데이터 Dout으로 외부로 출력한다.
<동작>
도 15에 도시한 메모리 회로(300)가 수행하는 동작을 설명한다. 여기서 각 메모리 셀 MC211, MC212, MC221, 및 MC222에서 저장장치(101a)의 저항은 저항 Rb로 초기화되고 저장장치(101b)의 저항 Ra(Ra < Rb)로 초기화되는 것으로 가정한다.
[선택 동작]
메모리 회로(200)와 유사하게, 메모리 회로(300)는 선택 동작을 수행한다. 여기서, 메모리 셀 MC211이 선택되는 것으로 가정한다. 즉, 열 디코더(215)는 비트 라인 B1, 제1 플레이트 라인 P1a, 및 제 2 플레이트 라인 P2a를 선택하고, 행 디코더(203)는 워드 라인 W1을 선택한다. 선택 동작을 도 16을 참조하여 계속 설명한다.
[저장모드]
저장모드에서, 기록/판독부(206)는 열 디코더(215)가 선택한 제 1 플레이트 라인 P1a와 제 2 플레이트 라인 P2a의 전위를 접지 전위로 강하시킨다.
다음, 메모리 셀에 저장된 1-비트 데이터 Din이 외부로부터 기록/판독부(216)에 입력된다. 여기서, 1-비트 데이터 Din은 "1"을 나타내는 것으로 가정한다.
기록/판독부(216)는 외부로부터 입력된 1-비트 데이터 Din에 따른 전기 펄스를 열 디코더(215)가 선택한 비트 라인 B1에 인가한다. 1-비트 데이터 Din이 "1"을 나타내기 때문에, 비트 라인 B1에 인가된 전기 펄스는 100㎱의 펄스 폭과 -4V의 전압을 갖는 음극 펄스로서 가정한다.
비트 라인 B1에 인가된 음극 펄스는 트랜지스터 T11을 통하여 메모리 셀 MC211에 포함된 저장장치(101)에 인가된다. 그 결과, 메모리 셀 MC211에 포함된 저장장치(101a)의 저항은 저항 Rb(초기값)보다 낮은 저항 Ra로 변화하고, 메모리 셀 MC211에 포함된 저장장치(101b)의 저항은 저항 Ra(초기값)보다 높은 저항 Rb로 변화한다.
1-비트 데이터 Din이 "0"을 나타낼 때 기록/판독부(206)가 비트 라인 B1에 전기 펄스를 인가하지 않는다고 가정하면, MC211에 포함된 저장장치(101a, 101b)의 저항은 각각 저항 Rb 및 Ra로 남아 있게 된다.
지금 저장장치(101)의 저항이 저항 Rb인 상태가 "0"이고, 저장장치(101)의 저항이 저항 Ra인 상태가 "1"이며, 1-비트 데이터 Din이 메모리 셀 MC111에 저장되는 것으로 가정한다.
따라서, 1-비트 데이터 Din은 메모리 셀 MC211에 기록되고, 메모리 셀 MC211은 메모리 셀 MC211에 포함된 저장장치(101a, 101b)의 저항 상태에 따라 1-비트 데이터 Din을 저장한다.
[재생모드]
재생모드에서, 기록/판독부(216)는 열 디코더(215)가 선택한 플레이트 라인 P1b의 전위를 접지 전위로 강하하고, 재생전압을 제 1 플레이트 라인 P1a에 인가한다. 여기서, 메모리 셀 MC211은 "1"을 나타내는 1-비트 데이터 Din을 저장하는 것으로 가정한다. 즉, 메모리 셀 MC211에 포함된 저장장치(101a)의 저항은 저항 Ra이고, 저장장치(101b)의 저항은 저항 Rb이다. 재생전압은 저장모드에서 인가된 전기 펄스의 전압, 즉 +2V보다 낮은 것에 유의할 필요가 있다.
다음, 제 1 플레이트 라인 P1a에 인가된 재생전압은 트랜지스터 T11를 통하여 메모리 셀 MC211에 포함된 단자(105)에 인가된다. 메모리 셀 MC211에서, 재생전압은 저장장치(101b)의 저항에 대한 저장장치(101a)의 저항의 비에 따른 전압 Va의 출력전압 Vout이다. 메모리 셀 MC211로부터 출력된 출력전압 Vout은 비트 라인 B1에 인가된다.
기록/판독부(216)는 비트 라인 B1에 출력된 출력전압 Vout을 1-비트 데이터 Dout로 외부로 출력한다. 전압 Va가 "1"을 나타내면, 기록/판독부(216)는 "1"을 나타내는 1-비트 데이터 Dout을 출력한다.
메모리 셀 MC211이 "0"을 나타내는 1-비트 데이터 Din을 저장하면, 메모리 셀 MC211에 포함된 저장장치(101a)의 저항은 저항 Ra보다 더 높은 저항 Rb이고, 메 모리 셀 MC211에 포함된 저장장치(101b)의 저항은 저항 Rb보다 더 낮은 저항 Ra이다. 그러므로, 기록/판독부(216)가 재생전압을 제1 플레이트 라인 P1a에 인가하면, 기록/판독부(216)는 메모리 셀 MC211로부터 출력된 전압 Vb(Vb < Va)의 출력전압 Vout을 1-비트 데이터 Dout으로 출력한다. 전압 Vb가 "0"을 나타내면, 기록/판독부(216)는 "0"을 나타내는 1-비트 데이터 Dout을 출력한다.
이와 같이, 재생전압은 저장장치(101)의 저항에 따라 강하되기 때문에, 메모리 셀에 저장된 1-비트 데이터 Din에 따른 전압의 출력전압 Vout이 출력된다.
<보완적인 저항 변화의 이점>
통상, 저장장치의 특성은 서로 다른 메모리 어레이 사이에서 그리고 동일한 메모리 어레이에 존재하는 저장장치 사이에서 변동한다. 이 변동은 종종 각 저장장치의 저항 변화를 불균일하게 한다. 즉, 어떤 저장장치의 저항의 상한은 종종 원하는 저항보다 더 높고, 이 저장장치의 저항의 하한은 종종 원하는 저항보다 더 낮다.
그러나, 이 실시예에 따른 회로 구성에 의하면, 저장장치(101a, 101b)의 저항은 상호 보완적으로 변한다. 그러므로, 저장장치(101b)의 저항에 대한 저장장치(101a)의 저항의 비에 따른 출력전압 Vout는 실질적으로 동일하다. 그 결과, 저장장치의 저항이 위치에 따라 다르더라도, 서로 다른 기록 상태가 하나의 결정으로 재생될 수 있다.
<이점>
두 저장장치(101a, 101b)를 직렬로 연결하여 두 저장장치의 저항이 보완적으 로 변하도록 메모리 셀을 구성함으로써, 메모리 장치로서의 안정된 동작을 확보할 수 있고 제조 수율을 매우 향상할 수 있다.
또한, 저장장치(101a, 101b)에 인가되는 전기 펄스의 진폭이 낮아지면 질수록, 저장장치(101a, 101b)의 저항 변화율은 낮아진다. 그러나, 출력전압 Vout은 실질적으로 일정하다. 따라서, 제 2 실시예와 비교하여, 데이터 기록 중에 인가된 전기 펄스의 전압은 감소할 수 있다.
도 15는 4개의 메모리 셀만이 존재하는 것을 도시한다. 그러나, 메모리 셀의 수는 4개에 한정되지 않고, 5개 이상의 메모리 셀이 매트릭스로 배열될 수 있다.
이 실시예에 따르면, 메모리 셀은 고-저항 상태와 저-저항 상태의 두 가지 상태로 1-비트 데이터를 유지하여 동작하게 된다. 선택적으로, 메모리 셀은 전기 펄스의 폭과 진폭을 변화함으로써 2-비트 정보 또는 3-비트 이상 정보와 같은 4가지 이상의 저항 상태를 저장하는 비휘발성 저장장치로 동작할 수 있다.
(제 4 실시예)
<구성>
도 17은 본 발명의 제 4 실시예에 따른 반도체 집적회로(임베디드-RAM)(400)의 구성을 도시한다. 이 회로(400)는 데이터 RAM으로 도 11에 도시한 메모리 회로(200)를 적용하고, 메모리 회로(200)와 논리회로(401)를 포함한다. 논리회로(401)는 원하는 메모리의 어드레스를 나타내는 어드레스 신호 ADDRESS를 메모리 회로(200)에 포함된 어드레스 버퍼(202)에 출력하고, 이에 의해 데이터가 기록되거나 판독되는 메모리 셀을 선택한다. 또한, 논리회로(401)는 기록/판독부(206)의 동 작모드를 제어하고, 이에 의해 1-비트 데이터 Din을 선택한 메모리 셀에 기록하거나 선택한 메모리 셀에 기록된 1-비트 데이터 Din을 판독한다.
<동작>
도 17에 도시한 반도체 집적회로(임베디드-RAM)가 수행하는 동작을 설명한다.
1-비트 데이터 Din을 메모리 회로(200)에 기록하려면, 논리회로(401)는 메모리 회로(200)에 포함된 기록/판독부(206)의 동작모드를 저장모드로 설정한다.
논리회로(401)는 1-비트 데이터 Din이 저장된 메모리 셀의 어드레스를 나타내는 어드레스 신호 ADDRESS를 메모리 회로(200)에 포함된 어드레스 버퍼(202)에 출력한다.
논리회로(401)는 기록될 1-비트 데이터 Din을 메모리 회로(200)에 포함된 기록/판독부(206)에 출력한다.
이어 메모리 회로(200)는 제 2 실시예에서 설명한 것과 동일한 동작을 수행하고, 논리회로(401)로부터 출력된 1-비트 데이터 Din은 메모리 회로(200)에 포함된 메모리 셀에 기록된다.
메모리 회로(200)에 포함된 메모리 셀에 기록된 1-비트 데이터 Din을 판독하려면, 논리회로(401)는 메모리 회로(200)에 포함된 기록/판독부(206)의 동작모드를 재생모드로 설정한다.
논리회로(401)는 1-비트 데이터를 판독할 메모리 셀의 어드레스를 나타내는 어드레스 신호 ADDRESS를 메모리 회로(200)에 포함된 어드레스 버퍼(202)에 출력한 다.
이어 메모리 회로(200)는 제 2 실시예에서 설명한 것과 동일한 동작을 수행하고, 선택된 메모리 셀에 저장된 1-비트 데이터 Din에 따른 출력전류 Iout이 기록/판독부(206)에 출력되고, 기록/판독부(206)는 출력전류 Iout을 1-비트 데이터 Dout으로 논리회로(401)에 출력한다.
<이점>
상기한 바와 같이, 많은 양의 정보가 고속으로 저장장치에 저장될 수 있다.
도 15에 도시한 메모리 회로(300)가 메모리 회로(200) 대신에 적용되더라도 같은 이점을 얻을 수 있다는 것에 유의할 필요가 있다.
(제 5 실시예)
<구성>
도 18은 본 발명의 제 5 실시예에 따른 반도체 집적회로(재구성 가능한 LSI)의 구성을 도시한다. 이 회로(500)는 프로그램 ROM으로 도 11에 도시한 메모리 회로(200)를 적용하며, 메모리 회로(200), 프로세서(501), 및 인터페이스(502)를 포함한다. 메모리 회로(200)는 프로세서(501)의 동작을 위해 필요한 프로그램을 저장한다. 프로세서(501)는 메모리 회로(200)와 인터페이스(502)를 제어하고, 메모리 회로(200)에 저장된 프로그램 Pin을 판독하며, 이 프로그램 Pin에 따라 프로세싱을 수행한다. 인터페이스(502)는 외부로부터 입력된 프로그램 Pin을 메모리 회로(200)에 출력한다.
<동작>
도 18에 나타낸 반도체 집적회로(재구성 가능한 LSI)가 수행하는 동작을 설명한다.
외부로부터 메모리 회로(200)에 프로그램 Pin을 기록하려면, 프로세서(501)는 메모리 회로(200)에 포함된 기록/판독부(206)의 동작모드를 저장모드로 설정하고, 프로그램 Pin이 기록될 메모리 셀의 어드레스를 나타내는 어드레스 신호 ADDRESS를 메모리 회로(200)에 포함된 어드레스 버퍼(202)에 출력한다.
인터페이스(502)는 외부로부터 입력된 프로그램 Pin을 입력하고, 입력된 프로그램 Pin을 메모리 회로(200)에 포함된 기록/판독부(206)에 출력한다.
이어 메모리 회로(200)는 제 2 실시예에서 기술한 것과 동일한 동작을 수행하고, 인터페이스(502)로부터의 프로그램 Pin은 메모리 셀에 기록된다.
메모리 회로(200)에 기록된 프로그램 Pin을 판독하려면, 프로세서(501)는 메모리 회로(200)에 포함된 기록/판독부(206)의 동작모드를 재생모드로 설정하고, 프로그램 Pin을 판독할 메모리 셀의 어드레스를 나타내는 어드레스 신호 ADDRESS를 메모리 회로(200)에 포함된 어드레스 버퍼(202)에 출력한다.
이어 메모리 회로(200)는 제 2 실시예에서 기술한 것과 동일한 동작을 수행하고, 선택된 메모리 셀에 저장된 프로그램 Pin에 따른 출력전류 Iout가 기록/판독부(206)에 입력된다. 기록/판독부(206)는 입력된 출력전류 Iout을 프로그램 Pout으로 프로세서(501)에 출력한다.
프로세서(501)는 입력된 프로그램 Pout에 기초하여 동작을 수행한다.
메모리 회로(200)가 프로그램 가능한 비휘발성 메모리이므로, 저장할 프로그 램 내용은 재기록할 수 있다. 따라서 프로세서(501)에 의해 구현된 기능을 변경할 수 있다. 또한, 메모리 회로(200)에 다수의 프로그램을 저장함으로써, 프로세서(501)가 구현한 기능은 판독된 프로그램에 따라 변경될 수 있다.
<이점>
상기한 바와 같이, 단일 LSI를 이용하여 서로 다른 기능을 구현하는 것(즉, 소위 재구성 가능한 LSI를 제공하는 것)이 가능하다.
도 15에 도시한 메모리 회로(300)가 메모리 회로(200) 대신에 적용되더라도 같은 이점을 얻을 수 있다는 것에 유의할 필요가 있다.
본 발명에 따른 저장장치는 정보를 고속으로 기록할 수 있고 많은 정보를 저장할 수 있는 비휘발성 메모리 등으로 효과적이다.

Claims (20)

  1. 박막 저장장치에 있어서,
    기판 표면에 형성된 제 1 전극;
    상기 제 1 전극의 표면에 형성된 제 1 가변저항 박막; 및
    상기 제 1 가변저항 박막의 표면에 형성된 제 2 전극을 포함하며,
    상기 제 1 가변저항 박막은, 벌크 상태의 저항이 격자 변형과 충전-배열의 변화 중 적어도 하나에 따라 변하는 물질을 포함하는 것을 특징으로 하는 박막 저장장치.
  2. 청구항 1에 있어서,
    상기 격자 변형은 얀-텔러(Jahn-Teller) 효과에 의해 발생하는 것을 특징으로 하는 박막 저장장치.
  3. 청구항 1에 있어서,
    상기 물질은 알칼리 금속 또는 알칼리토 금속을 함유하지 않는 것을 특징으로 하는 박막 저장장치.
  4. 청구항 1에 있어서,
    상기 물질은 스피넬(spinel) 구조를 포함하는 것을 특징으로 하는 박막 저장 장치.
  5. 청구항 1에 있어서,
    상기 제 1 가변저항 박막의 두께는 200㎚ 이하인 것을 특징으로 하는 박막 저장장치.
  6. 청구항 1에 있어서,
    상기 제 1 가변저항 박막은 단일 상(phase)으로 구성되는 것을 특징으로 하는 박막 저장장치.
  7. 청구항 1에 있어서,
    상기 제 1 가변저항 박막은 다수의 저항 상태를 포함하는 것을 특징으로 하는 박막 저장장치.
  8. 청구항 1에 있어서,
    상기 제 1 및 제 2 전극 중 적어도 하나는 Ag, Au, Pt, Ru, RuO2, Ir 또는 IrO2를 포함하는 것을 특징으로 하는 박막 저장장치.
  9. 청구항 1에 있어서,
    상기 제 1 가변저항 박막을 포함하는 메모리 셀의 제 2 가변저항 박막을 추가로 포함하며,
    상기 제 2 가변저항 박막은 벌크 상태의 저항이 격자 변형, 충전-배열의 변화, 온도 변화, 및 자기장의 변화 중 적어도 하나에 따라 변하는 물질로 구성되는 것을 특징으로 하는 박막 저장장치.
  10. 청구항 9에 있어서,
    상기 제 1 및 제 2 가변저항 박막은 상기 제 1 및 제 2 가변저항 박막의 저항을 반대로 변화함으로써 기설정된 전압에 따라 적어도 1비트의 정보를 저장하는 것을 특징으로 하는 박막 저장장치.
  11. 박막 저장장치에 있어서,
    기판 표면에 형성된 제 1 전극;
    상기 제 1 전극의 표면에 형성된 스피넬(spinel) 구조를 갖는 제 1 가변저항 박막; 및
    상기 제 1 가변저항 박막의 표면에 형성된 제 2 전극을 포함하는 것을 특징으로 하는 박막 저장장치.
  12. 청구항 11에 있어서,
    상기 제 1 가변저항 박막은 상기 스피넬 구조를 갖고 벌크 상태의 저항이 격 자 변형, 충전-배열의 변화, 온도 변화, 및 자기장의 변화 중 적어도 하나에 따라 변하는 물질을 포함하는 것을 특징으로 하는 박막 저장장치.
  13. 청구항 12에 있어서,
    상기 격자 변형은 얀-텔러(Jahn-Teller) 효과에 의해 발생하는 것을 특징으로 하는 박막 저장장치.
  14. 청구항 12에 있어서,
    상기 물질은 알칼리 금속 또는 알칼리토 금속을 함유하지 않는 것을 특징으로 하는 박막 저장장치.
  15. 청구항 12에 있어서,
    상기 제 1 가변저항 박막의 두께는 200㎚ 이하인 것을 특징으로 하는 박막 저장장치.
  16. 청구항 12에 있어서,
    상기 제 1 가변저항 박막은 단일 상(phase)으로 구성되는 것을 특징으로 하는 박막 저장장치.
  17. 청구항 12에 있어서,
    상기 제 1 가변저항 박막은 다수의 저항 상태를 포함하는 것을 특징으로 하는 박막 저장장치.
  18. 청구항 11에 있어서,
    상기 제 1 및 제 2 전극 중 적어도 하나는 Ag, Au, Pt, Ru, RuO2, Ir 또는 IrO2를 포함하는 것을 특징으로 하는 박막 저장장치.
  19. 청구항 11에 있어서,
    상기 제 1 가변저항 박막을 포함하는 메모리 셀의 제 2 가변저항 박막을 추가로 포함하며,
    상기 제 2 가변저항 박막은 벌크 상태의 저항이 격자 변형, 충전-배열의 변화, 온도 변화, 및 자기장의 변화 중 적어도 하나에 따라 변하는 물질로 구성되는 것을 특징으로 하는 박막 저장장치.
  20. 청구항 19에 있어서,
    상기 제 1 및 제 2 가변저항 박막은 상기 제 1 및 제 2 가변저항 박막의 저항을 반대로 변화함으로써 기설정된 전압에 따라 적어도 1비트의 정보를 저장하도록 구성되는 것을 특징으로 하는 박막 저장장치.
KR1020067016238A 2004-04-16 2004-10-22 가변저항을 갖는 박막 메모리 장치 KR101046868B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00121237 2004-04-16
JP2004121237 2004-04-16
PCT/JP2004/016080 WO2005101420A1 (en) 2004-04-16 2004-10-22 Thin film memory device having a variable resistance

Publications (2)

Publication Number Publication Date
KR20060132693A true KR20060132693A (ko) 2006-12-21
KR101046868B1 KR101046868B1 (ko) 2011-07-06

Family

ID=34958982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016238A KR101046868B1 (ko) 2004-04-16 2004-10-22 가변저항을 갖는 박막 메모리 장치

Country Status (9)

Country Link
US (1) US8263961B2 (ko)
EP (1) EP1751767B1 (ko)
JP (1) JP4623670B2 (ko)
KR (1) KR101046868B1 (ko)
CN (1) CN1938781B (ko)
AT (1) ATE506676T1 (ko)
DE (1) DE602004032392D1 (ko)
TW (1) TWI379401B (ko)
WO (1) WO2005101420A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668348B1 (ko) * 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7733684B2 (en) 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
JP4791948B2 (ja) * 2005-12-13 2011-10-12 株式会社東芝 情報記録再生装置
WO2007086325A1 (ja) * 2006-01-24 2007-08-02 Matsushita Electric Industrial Co., Ltd. 電気素子，メモリ装置，および半導体集積回路
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
WO2008023637A1 (fr) * 2006-08-25 2008-02-28 Panasonic Corporation Élément de stockage, dispositif mémoire et circuit intégré à semi-conducteur
US8018761B2 (en) 2006-12-28 2011-09-13 Panasonic Corporation Resistance variable element, resistance variable memory apparatus, and resistance variable apparatus
US8018760B2 (en) 2006-12-28 2011-09-13 Panasonic Corporation Resistance variable element and resistance variable memory apparatus
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
JP4792108B2 (ja) * 2007-03-30 2011-10-12 株式会社東芝 情報記録再生装置
TW200839765A (en) * 2007-03-30 2008-10-01 Toshiba Kk Information recording/reproducing device
JP4792006B2 (ja) * 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792007B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792010B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792009B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
US8294133B2 (en) * 2007-08-24 2012-10-23 National University Corporation Okayama University Electronic element and electroconductivity control method
JP5159270B2 (ja) * 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009224403A (ja) * 2008-03-13 2009-10-01 Toshiba Corp 情報記録素子及びそれを備えた情報記録再生装置
WO2009116139A1 (ja) * 2008-03-18 2009-09-24 株式会社 東芝 情報記録再生装置
WO2009122572A1 (ja) * 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
JP5300839B2 (ja) * 2008-04-15 2013-09-25 株式会社東芝 情報記録再生装置
WO2010026634A1 (ja) * 2008-09-04 2010-03-11 株式会社 東芝 情報記録再生装置
JP5512525B2 (ja) * 2008-09-08 2014-06-04 株式会社東芝 不揮発性記憶素子及び不揮発性記憶装置
US8304754B2 (en) * 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
JP5360145B2 (ja) * 2011-07-08 2013-12-04 ソニー株式会社 記憶素子及び記憶装置
CN111129300A (zh) * 2020-01-10 2020-05-08 新疆大学 一种CuFe2O4薄膜电阻式随机存储器件及其制备方法
US11307249B1 (en) * 2020-12-29 2022-04-19 Nanya Technology Corporation Method for characterizing resistance state of programmable element

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203084A (ja) * 1989-12-28 1991-09-04 Casio Comput Co Ltd 磁性半導体装置
DE69232814T2 (de) 1991-08-19 2003-08-07 Energy Conversion Devices, Inc. Elektronisch löschbare, direkt überschreibbare multibit-einzelzellen-speicherelemente und aus diesen hergestellte anordnungen
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6567246B1 (en) * 1999-03-02 2003-05-20 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect element and method for producing the same, and magnetoresistance effect type head, magnetic recording apparatus, and magnetoresistance effect memory element
JP3913971B2 (ja) 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6590268B2 (en) * 2000-03-14 2003-07-08 Matsushita Electric Industrial Co., Ltd. Magnetic control device, and magnetic component and memory apparatus using the same
JP3578721B2 (ja) * 2000-03-14 2004-10-20 松下電器産業株式会社 磁気制御素子とそれを用いた磁気部品及びメモリー装置
US6680831B2 (en) * 2000-09-11 2004-01-20 Matsushita Electric Industrial Co., Ltd. Magnetoresistive element, method for manufacturing the same, and method for forming a compound magnetic thin film
JP3603771B2 (ja) * 2000-09-26 2004-12-22 松下電器産業株式会社 磁気抵抗素子およびそれを用いた磁気センサ、メモリー装置
JP3677455B2 (ja) * 2001-02-13 2005-08-03 Ｎｅｃエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
JP4712204B2 (ja) * 2001-03-05 2011-06-29 ルネサスエレクトロニクス株式会社 記憶装置
JP2003007980A (ja) * 2001-06-20 2003-01-10 Sony Corp 磁気特性の変調方法および磁気機能装置
US6737312B2 (en) * 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
JP2003133529A (ja) * 2001-10-24 2003-05-09 Sony Corp 情報記憶装置およびその製造方法
JP4073690B2 (ja) * 2001-11-14 2008-04-09 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4304688B2 (ja) * 2002-06-28 2009-07-29 独立行政法人科学技術振興機構 スピンフィルタ効果素子及びそれを用いた磁気デバイス

Also Published As

Publication number Publication date
DE602004032392D1 (de) 2011-06-01
ATE506676T1 (de) 2011-05-15
US20070196696A1 (en) 2007-08-23
KR101046868B1 (ko) 2011-07-06
JP4623670B2 (ja) 2011-02-02
WO2005101420A1 (en) 2005-10-27
CN1938781B (zh) 2011-09-21
US8263961B2 (en) 2012-09-11
TWI379401B (en) 2012-12-11
EP1751767A1 (en) 2007-02-14
TW200539421A (en) 2005-12-01
JP2007533118A (ja) 2007-11-15
EP1751767B1 (en) 2011-04-20
CN1938781A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
KR101046868B1 (ko) 가변저항을 갖는 박막 메모리 장치
US7463506B2 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US6473332B1 (en) Electrically variable multi-state resistance computing
US8018760B2 (en) Resistance variable element and resistance variable memory apparatus
EP1873832B1 (en) Memory device and semiconductor integrated circuit
US6815744B1 (en) Microelectronic device for storing information with switchable ohmic resistance
US8279657B2 (en) Nonvolatile memory element and nonvolatile memory device
KR100966063B1 (ko) 가변 저항 소자와 그 제조 방법, 그리고 가변 저항 소자를구비한 기억 장치
TWI390530B (zh) 電元件、記憶體裝置及半導體積體電路
US8395930B2 (en) Method of programming variable resistance element and nonvolatile storage device
JP4460646B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
US20100027320A1 (en) Resistance variable element, resistance variable memory apparatus, and resistance variable apparatus
US20100002490A1 (en) Electric element, memory device, and semiconductor integrated circuit
JP4791454B2 (ja) 電気素子およびメモリ装置
WO2005106955A1 (ja) 記憶素子
JP2006351061A (ja) メモリ回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20060811

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070927

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080314

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20081215

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080314

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20070927

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20090213

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20081215

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20100630

Appeal identifier: 2009101001264

Request date: 20090213

B90T Transfer of trial file for re-examination
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20090213

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20090213

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20080807

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20071126

Patent event code: PB09011R02I

E801 Decision on dismissal of amendment
PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20090325

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20090213

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20080807

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20071126

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090213

Effective date: 20100630

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20100630

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20090213

Decision date: 20100630

Appeal identifier: 2009101001264

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100805

Patent event code: PE09021S01D

AMND Amendment
PS0601 Decision to reject again after remand of revocation

Patent event date: 20110207

Comment text: Decision to Refuse Application

Patent event code: PS06013S01D

Patent event date: 20100805

Comment text: Notification of reason for refusal

Patent event code: PS06012S01I

Patent event date: 20100705

Comment text: Notice of Trial Decision (Remand of Revocation)

Patent event code: PS06011S01I

Patent event date: 20080314

Comment text: Notification of reason for refusal

Patent event code: PS06012S01I

Patent event date: 20070927

Comment text: Notification of reason for refusal

Patent event code: PS06012S01I

S601 Decision to reject again after remand of revocation
AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20110222

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20110207

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Patent event date: 20081215

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20110401

Appeal identifier: 2011101001278

Request date: 20110222

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20110222

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20110222

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20101001

Patent event code: PB09011R02I

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event date: 20090317

Patent event code: PB09012E01I

Comment text: Amendment to Specification, etc.

Patent event date: 20090213

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20090213

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20080807

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20071126

Patent event code: PB09011R02I

GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20110401

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20100705

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110629

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110629

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150509