CN1280893C - 铁电存储器晶体管的制造方法 - Google Patents

铁电存储器晶体管的制造方法 Download PDF

Info

Publication number
CN1280893C
CN1280893C CNB021285918A CN02128591A CN1280893C CN 1280893 C CN1280893 C CN 1280893C CN B021285918 A CNB021285918 A CN B021285918A CN 02128591 A CN02128591 A CN 02128591A CN 1280893 C CN1280893 C CN 1280893C
Authority
CN
China
Prior art keywords
layer
deposit
bottom electrode
electrode material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021285918A
Other languages
English (en)
Other versions
CN1402337A (zh
Inventor
许胜籐
李廷凯
B·D·乌里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1402337A publication Critical patent/CN1402337A/zh
Application granted granted Critical
Publication of CN1280893C publication Critical patent/CN1280893C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H01L27/105—
    • H01L29/40111—
    • H01L29/6684—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种制造铁电存储器晶体管的方法，它包括下列步骤：制备硅衬底，包括在其上形成多于一个的有源区；在硅衬底上淀积栅绝缘层，并在栅绝缘层上淀积多晶硅层；制作源区、漏区、和栅电极；淀积底部电极材料层，并完成底部电极而不损伤下方的栅绝缘层和硅衬底；在底部电极上淀积铁电材料层；在铁电材料层上淀积顶部电极材料层；以及完成晶体管，包括钝化氧化物淀积、接触孔腐蚀以及金属化。

Description

铁电存储器晶体管的制造方法
技术领域
本发明涉及高密度集成电路非易失存储器，具体地说涉及铁电器件的制造方法，其中完成了底部电极的腐蚀而不损伤下方的衬底。
背景技术
金属/铁金属氧化物半导体(MFMOS)铁电存储器晶体管制造过程中最困难的步骤之一是底部电极的腐蚀。在熟知的MFMOS铁电存储器晶体管的制造过程中，必须选择性地腐蚀底部电极，不能够腐蚀穿过位于底部电极下方的薄氧化物而渗透硅衬底。位于底部电极下方的氧化物可以是二氧化硅或任何其他适当的高k绝缘体。若硅衬底无意中被腐蚀，则不可能形成恰当地连接到晶体管导电沟道的源/漏结。
发明内容
铁电存储器晶体管制造方法包括下列步骤：制备硅衬底，包括在其上形成多于一个的有源区；在硅衬底上淀积栅绝缘层，并在栅绝缘层上淀积多晶硅层；制作源区、漏区和栅电极；淀积底部电极材料层，并完成底部电极而不损伤下方的栅绝缘层和硅衬底；在底部电极上淀积铁电材料层；在铁电材料层上淀积顶部电极材料层；以及完成晶体管，包括钝化氧化物淀积、接触孔腐蚀和金属化。
本发明的目的是提供一种用于单个晶体管铁电存储器器件制造的生产方法。
本发明的另一目的是提供一种在铁电叠加层中形成底部电极而不渗透下方硅衬底的方法。
提供本发明的这些概述和目的，是为了能够快速理解本发明的性质。结合附图参照本发明优选实施方案的下列详细描述，可以获得对本发明的更透彻的理解。
附图说明
图1-10描述了本发明方法第一实施方案的各个相继步骤。
图11-12描述了本发明方法第二实施方案的各个相继步骤。
图13-16描述了本发明方法的一个替换实施方案的各个相继步骤。
具体实施方式
根据本发明方法构成的铁电存储器晶体管的制造工艺不要求电极腐蚀工艺的高度选择性腐蚀。参照图1开始，硅衬底20是p型硅晶片。硼被注入到要成为p阱区的晶片区域中。被注入过的晶片被加热，以便使被注入的离子扩散而形成p阱。生长一个诸如栅氧化物层之类的薄的栅绝缘层22，并淀积不掺杂的多晶硅层24。或者，可以用高k栅电介质来代替栅氧化物。如图1所示，在沟槽隔离工艺之前，涂敷光致抗蚀剂26。这些图描述了二个晶体管的构造，其中图的左边描述了一个晶体管，而图的右边描述了第二晶体管，右边相对于左边转动了90度。
参照图2，浅沟槽28、30、32被腐蚀穿过多晶硅和栅绝缘体，并进入硅衬底大约500nm。然后清除光致抗蚀剂。清除任何等离子体损伤，清洗晶片，并在晶片上淀积氧化物层34。此氧化物的厚度至少是浅沟槽深度的1.5倍，并可以是浅沟槽深度的2倍以上。采用CMP，停止于多晶硅层面，以便整平晶片。如图2所示，除了有源区上之外，清除所有的多晶硅。
涂敷光致抗蚀剂，并选择性地腐蚀多晶硅，以便形成源区36和漏区38，并形成栅电极40。由于多晶硅不延伸超过有源区的水平边沿，故不起晶体管栅的作用。如图3所示，用砷或磷对器件的源区和漏区进行注入。注入砷离子的示例性注入规范是剂量约为每平方厘米1×1015-5×1015，能量水平为30keV-60keV，或磷离子的注入剂量约为每平方厘米1×1015-5×1015，能量水平为10keV-30keV，以便形成N+重掺杂多晶硅。如图4所示，将薄的氧化物层44淀积到晶片上，并用CMP方法整平晶片。
底部电极46被淀积到晶片上，并用腐蚀或CMP最后加工，而不损伤下方的栅绝缘层22或硅衬底20。若无法用CMP工艺清除底部电极，例如当纯铱被用作底部电极时，则在底部电极腐蚀之前涂敷光致抗蚀剂。就常规腐蚀技术而言，底部电极具有非常相似于协助停止腐蚀工艺向下渗透的保留的多晶硅栅的特性。在本发明方法的这一实施方案中，如图5-12所示，底部电极46和多晶硅40未被完全对准。淀积薄的氧化物层50，并用CMP方法整平，得到图6所示的结构。
若底部电极由诸如Pt、TiN、Ta、TaN、TiTaN、IrTa合金以及IrPt合金之类的可以被抛光的材料形成，则用选择性腐蚀N+多晶硅部分、淀积底部电极材料以及对底部电极进行CMP来代替上节的各个步骤。在此情况下，底部电极和n+多晶硅被自对准。防止了下方的氧化物层22和硅衬底20在抛光底部电极的过程中被渗透。
现在晶片就可以淀积铁电材料了。如图7所示，在淀积铁电薄膜材料52之后，淀积顶部电极材料54。
涂敷光致抗蚀剂，以便在腐蚀之前掩蔽顶部电极。顶部电极54起控制栅的作用，延伸超过有源区的水平边沿。在这一步骤中，铁电薄膜也可能被腐蚀，得到图8所示的结构。但由于对铁电薄膜的腐蚀通常使薄膜的铁电性质变坏，故可以在分立的步骤中，用更不容易使薄膜铁电性质变坏的技术来完成铁电薄膜的腐蚀。
如图9所示，淀积诸如氧化钛或氧化铝之类的薄介电层56来保护铁电薄膜免受氢的损伤。
可以用现有技术工艺来完成钝化氧化物58的淀积、接触孔腐蚀以及金属化60、62、64和66等其余步骤，得到图10所示的最后结构。
如图11所示，可选地，图9的结构也可被掩蔽，并用等离子体腐蚀工艺来清除除了顶部电极和铁电叠加层侧壁上的电介质薄膜之外的水平排列的电介质薄膜部分。本发明方法的这一实施方案的最后结构被示于图12。
在根据本发明的铁电存储器晶体管的制造过程中，可以执行一些变通步骤。一个变通步骤出现在结合图6所述的步骤之后，其中如图13所示，在已经淀积的氧化物和底部电极上淀积一个厚度约为100-400nm的薄层氧化物70。如图14所示，涂敷光致抗蚀剂72，并腐蚀此氧化物以开出孔74和76，在孔74和76中要淀积存储器晶体管的铁电存储器材料。然后清除抗蚀剂。
如图15所示，诸如氧化钛或氧化铝之类的薄层势垒电介质78被淀积并被等离子体腐蚀，以便在先前开出的孔的侧壁处形成保护层。
然后将铁电材料52淀积到晶片上。虽然MOCVD和甩涂二者都可以采用，但最好采用甩涂方法。粘度低的母体甩涂可以更经济地填充各个孔。顶部表面上的铁电材料被腐蚀。利用腐蚀掩模或不利用腐蚀掩模，或利用CMP工艺来达到这一目的。若不使用掩模来完成这一腐蚀，则此腐蚀过程对晶体管区域亦即孔区中的铁电材料部分也进行腐蚀。
保留的铁电材料厚度是存储器晶体管所要求的铁电材料厚度。如图16所示，淀积顶部电极54，并对其进行腐蚀，以便形成存储器晶体管的控制栅。可以用任何现有技术来完成氧化物CVD、开接触孔之前的光致抗蚀剂涂敷以及最后金属化等其余的各个工艺步骤。
这样就已经描述了铁电存储器晶体管的制造方法。可以理解，在所附权利要求定义的本发明的范围内，可以对其进行进一步的改变和修正。

Claims (22)

1.一种制造铁电存储器晶体管的方法，它包含：
制备硅衬底，包括在其上形成多于一个的有源区；
在硅衬底上淀积栅绝缘层，并在栅绝缘层上淀积多晶硅层；
形成通过各个层进入硅衬底的浅沟槽以确定有源区；
制作源区、漏区和栅电极；
淀积底部电极材料层，并完成底部电极而不损伤下方的栅绝缘层和硅衬底；
在底部电极上淀积铁电材料层；
在铁电材料层上淀积顶部电极材料层；以及
完成晶体管，包括钝化氧化物淀积、接触孔腐蚀以及金属化。
2.权利要求1的方法，其中所述淀积底部电极材料层包括淀积铱层并用腐蚀方法完成底部电极。
3.权利要求1的方法，其中所述淀积底部电极材料层和完成底部电极而不损伤下方的栅绝缘和硅衬底，包括淀积铱层、将光致抗蚀剂涂敷到有源区以及腐蚀底部电极材料层以形成底部电极。
4.权利要求1的方法，其中所述淀积底部电极材料层包括淀积选自由Pt、TiN、Ta、TaN、TiTaN、IrTa合金和IrPt合金组成的材料组的材料层；以及底部电极材料层的CMP。
5.权利要求1的方法，其中所述淀积底部电极材料层和完成底部电极而不损伤下方的栅绝缘和硅衬底，包括选择性地腐蚀N+多晶硅、淀积选自由Pt、TiN、Ta、TaN、TiTaN、IrTa合金和IrPt合金组成的材料组的底部电极材料层、以及用CMP完成底部电极。
6.权利要求1的方法，包括在顶部电极材料层和铁电材料层上淀积势垒介电材料层。
7.权利要求6的方法，包括从顶部电极材料层和下方结构的顶部表面清除势垒介电材料层而仅仅在顶部电极材料层和铁电材料叠加层的侧壁上留下势垒介电材料层。
8.权利要求1的方法，包括在底部电极上淀积氧化物层并腐蚀此氧化物层以形成开孔；淀积势垒电介质并对除了开孔侧壁上之外的势垒电介质进行各向异性腐蚀；以及在开孔中建立铁电材料层和顶部电极材料叠加层。
9.权利要求8的方法，其中所述在底部电极上淀积氧化物层，包括淀积厚度约为100nm-400nm的氧化物层。
10.权利要求1的方法，其中所述淀积栅绝缘层包括淀积栅氧化物层。
11.权利要求1的方法，其中所述淀积栅绝缘层包括淀积高k栅介电层。
12.一种制造铁电存储器晶体管的方法，它包含：
制备硅衬底，包括在其上形成多于一个的有源区；
在硅衬底上淀积栅绝缘层，并在栅绝缘层上淀积多晶硅层；
形成通过各个层进入硅衬底的浅沟槽以确定有源区，并淀积氧化物以填充浅沟槽和覆盖衬底到深度至少为浅沟槽深度的1.5倍；
制作源区、漏区和栅电极；
淀积底部电极材料层，并完成底部电极而不损伤下方的栅绝缘层和硅衬底；
在底部电极上淀积铁电材料层；
在铁电材料层上淀积顶部电极材料层；
在顶部电极材料层和铁电材料层周围提供势垒介电层；以及
完成晶体管，包括钝化氧化物淀积、接触孔腐蚀以及金属化。
13.权利要求12的方法，其中所述淀积底部电极材料层包括淀积铱层并用腐蚀方法完成底部电极。
14.权利要求12的方法，其中所述淀积底部电极材料层和完成底部电极而不损伤下方的栅绝缘层和硅衬底，包括淀积铱层、将光致抗蚀剂涂敷到有源区以及腐蚀底部电极材料层以形成底部电极。
15.权利要求12的方法，其中所述淀积底部电极材料层包括淀积选自由Pt、TiN、Ta、TaN、TiTaN、IrTa合金和IrPt合金组成的组的材料层；以及底部电极材料层的CMP。
16.权利要求12的方法，其中所述淀积底部电极材料层和完成底部电极而不损伤下方的栅绝缘层和硅衬底，包括选择性地腐蚀N+多晶硅、淀积选自由Pt、TiN、Ta、TaN、TiTaN、IrTa合金和IrPt合金组成的组的底部电极材料层，以及用CMP完成底部电极。
17.权利要求12的方法，其中所述在顶部电极材料层和铁电材料层周围提供势垒介电层，包括在顶部电极材料层和铁电材料层上淀积势垒介电材料层。
18.权利要求17的方法，包括从顶部电极材料层和下方结构的顶部表面清除势垒介电层，而仅仅在顶部电极材料层和铁电材料叠加层的侧壁上留下势垒介电层。
19.权利要求12的方法，包括在底部电极上淀积氧化物层并腐蚀此氧化物层以形成开孔；且其中所述在顶部电极材料层和铁电材料层周围提供势垒介电层，包括在开孔中淀积势垒电介质侧壁；以及在开孔中建立铁电材料层和顶部电极材料叠加层。
20.权利要求19的方法，其中所述在底部电极上淀积氧化物层，包括淀积厚度约为100nm-400nm的氧化物层。
21.权利要求12的方法，其中所述淀积栅绝缘层包括淀积栅氧化物层。
22.权利要求12的方法，其中所述淀积栅绝缘层包括淀积高k栅介电层。
CNB021285918A 2001-08-13 2002-08-13 铁电存储器晶体管的制造方法 Expired - Fee Related CN1280893C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/929,710 US6566148B2 (en) 2001-08-13 2001-08-13 Method of making a ferroelectric memory transistor
US09/929710 2001-08-13

Publications (2)

Publication Number Publication Date
CN1402337A CN1402337A (zh) 2003-03-12
CN1280893C true CN1280893C (zh) 2006-10-18

Family

ID=25458320

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021285918A Expired - Fee Related CN1280893C (zh) 2001-08-13 2002-08-13 铁电存储器晶体管的制造方法

Country Status (5)

Country Link
US (1) US6566148B2 (zh)
JP (1) JP2003100997A (zh)
KR (1) KR100470292B1 (zh)
CN (1) CN1280893C (zh)
TW (1) TW563228B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832343A (zh) * 2012-09-18 2012-12-19 北京大学 一种多阻态忆阻器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
DE10212962B4 (de) * 2002-03-22 2007-11-29 Qimonda Ag Halbleiterspeicherzelle mit Zugriffstransistor auf der Grundlage eines organischen Halbleitermaterials und Halbleiterspeichereinrichtung
KR100539198B1 (ko) * 2003-03-10 2005-12-27 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조 방법
US7267996B2 (en) * 2004-08-20 2007-09-11 Sharp Laboratories Of America, Inc. Iridium etching for FeRAM applications
US7964512B2 (en) * 2005-08-22 2011-06-21 Applied Materials, Inc. Method for etching high dielectric constant materials
CN100431157C (zh) * 2006-01-24 2008-11-05 河北大学 一种氧化物铁电存储单元及制备方法
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
US7811837B2 (en) * 2006-10-16 2010-10-12 Sharp Laboratories Of America, Inc. Terbium-doped, silicon-rich oxide electroluminescent devices and method of making the same
WO2009136493A1 (ja) * 2008-05-08 2009-11-12 パナソニック株式会社 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10748931B2 (en) * 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
US10879391B2 (en) * 2019-05-07 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wakeup-free ferroelectric memory device
US11342343B2 (en) * 2020-01-09 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0516031A1 (en) * 1991-05-29 1992-12-02 Ramtron International Corporation Stacked ferroelectric memory cell and method
US5303182A (en) * 1991-11-08 1994-04-12 Rohm Co., Ltd. Nonvolatile semiconductor memory utilizing a ferroelectric film
JP3207227B2 (ja) * 1991-11-08 2001-09-10 ローム株式会社 不揮発性半導体記憶装置
JP2875733B2 (ja) * 1994-02-15 1999-03-31 松下電子工業株式会社 半導体装置の製造方法
KR100200704B1 (ko) * 1996-06-07 1999-06-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
US6048738A (en) * 1997-03-07 2000-04-11 Sharp Laboratories Of America, Inc. Method of making ferroelectric memory cell for VLSI RAM array
JP3215345B2 (ja) * 1997-03-19 2001-10-02 富士通株式会社 半導体装置の製造方法
US6211034B1 (en) * 1997-04-14 2001-04-03 Texas Instruments Incorporated Metal patterning with adhesive hardmask layer
JP3281839B2 (ja) * 1997-06-16 2002-05-13 三洋電機株式会社 誘電体メモリおよびその製造方法
US5907762A (en) * 1997-12-04 1999-05-25 Sharp Microelectronics Technology, Inc. Method of manufacture of single transistor ferroelectric memory cell using chemical-mechanical polishing
US6011285A (en) * 1998-01-02 2000-01-04 Sharp Laboratories Of America, Inc. C-axis oriented thin film ferroelectric transistor memory cell and method of making the same
US6207524B1 (en) * 1998-09-29 2001-03-27 Siemens Aktiengesellschaft Memory cell with a stacked capacitor
KR100323711B1 (ko) * 1999-06-10 2002-02-07 구자홍 강유전체 메모리 제조방법
JP2001244436A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 半導体集積回路装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832343A (zh) * 2012-09-18 2012-12-19 北京大学 一种多阻态忆阻器
CN102832343B (zh) * 2012-09-18 2014-06-11 北京大学 一种多阻态忆阻器

Also Published As

Publication number Publication date
TW563228B (en) 2003-11-21
US6566148B2 (en) 2003-05-20
CN1402337A (zh) 2003-03-12
KR100470292B1 (ko) 2005-02-07
KR20030015143A (ko) 2003-02-20
US20030032206A1 (en) 2003-02-13
JP2003100997A (ja) 2003-04-04

Similar Documents

Publication Publication Date Title
CN1280893C (zh) 铁电存储器晶体管的制造方法
US11476277B2 (en) Three-dimensional memory devices and fabricating methods thereof
DE102015213529B4 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
KR100479520B1 (ko) 다결정 메모리 구조, 상기 구조를 형성하는 방법, 및 상기구조를 이용하는 반도체 메모리 디바이스
US20200119042A1 (en) Method for forming channel hole in three-dimensional memory device using nonconformal sacrificial layer
WO2003049147A2 (en) Integrated circuits including metal oxide and hydrogen barrier layers and their method of fabrication
CN101051623A (zh) 同时制造自对准接触窗和局部内连线的方法
CN1130765C (zh) 具有自对准的氢阻挡层的集成电路及其制做方法
US5920453A (en) Completely encapsulated top electrode of a ferroelectric capacitor
US6531325B1 (en) Memory transistor and method of fabricating same
KR100334354B1 (ko) 강유전체집적회로의 제조방법
CN100440515C (zh) 半导体装置的制造方法
US6812042B2 (en) Capacitor and method for fabricating ferroelectric memory device with the same
US6699769B2 (en) Method for fabricating capacitor using electrochemical deposition and wet etching
CN1591835A (zh) 一种电可擦除可编程只读存储器单元的制造方法
CN1171285C (zh) 半导体结构及其制造方法、存储单元阵列及其制造方法
US7045837B2 (en) Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing
US20030143805A1 (en) Semiconductor device having a capacitor and method of manufacturing the same
KR20000017148A (ko) 반도체 장치 및 그 제조 방법
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
CN1212468A (zh) 自对准漏接触p沟mos快速存储器及其制造工艺
US7329548B2 (en) Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor
CN1591879A (zh) 一种电可擦除可编程只读存储器及其制造方法
US20110062503A1 (en) Semiconductor memory device
US6465321B1 (en) Method of forming a storage node in a semiconductor device

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061018

Termination date: 20120813