CN102208531A

CN102208531A - 一种高密度电阻型随机存储单元

Info

Publication number: CN102208531A
Application number: CN2011100766854A
Authority: CN
Inventors: 邓宁; 张树超; 焦斌; 陈培毅
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2011-03-29
Filing date: 2011-03-29
Publication date: 2011-10-05

Abstract

本发明公开了存储器技术领域中的一种高密度电阻型随机存储单元。该存储单元的阻变部分嵌入在晶体管栅氧化层和栅电极层之间，通过晶体管沟道向栅极的隧穿电流对阻变层进行写操作，对存储单元的读操作直接在阻变层两端进行。该存储单元可以有效减小晶体管的体积，大大提高了电阻型随机存储器的存储密度。

Description

一种高密度电阻型随机存储单元

技术领域

本发明属于存储器技术领域，尤其涉及一种高密度电阻型随机存储单元。

背景技术

电阻型随机存储器RRAM具有高速、低功耗、高密度以及与CMOS工艺兼容的优点，在性能、成本、速度上有很大的优越性，其综合性能指标在新型非易失存储技术中居于前列。

电阻型随机存储器RRAM是指存储材料可以在不同的电信号作用下，可逆地在高阻和低阻间转换，以实现信号的存储。具有电阻转换特性的材料有很多种，包括二元和多元金属氧化物、掺杂的铁电材料甚至有机材料等。

电阻型随机存储器RRAM的独立式应用要求存储单元具有小的尺寸以实现高密度存储。但是，由于编程电流的限制，使得晶体管的尺寸难以缩小。因此，电阻型随机存储器RRAM存储单元的尺寸一般在14F²(F代表特征线宽)以上。

发明内容

针对上述背景技术中提到的现有阻变存储器受编程电流限制而导致体积难以缩小的不足，本发明提出了一种高密度电阻型随机存储单元。

本发明的技术方案是，一种高密度电阻型随机存储单元，其特征是该存储单元的阻变部分嵌入在晶体管的栅氧化层和栅电极层之间；

所述阻变部分包括上电极、阻变层、下电极，上电极在阻变层之上；阻变层在下电极之上。

所述写操作是在阻变层进行的。

所述读操作是在阻变层的两端进行的。

所述阻变层为金属氧化物、有机材料或碳基材料。

所述上电极为钛Ti、铂Pt、钨W、铜Cu或多晶硅。

所述下电极为钛Ti、铂Pt、钨W、铜Cu或多晶硅。

本发明提出的存储单元可以有效减小MOS管的面积，大大提高了电阻型随机存储器RRAM的存储密度。

附图说明

图1为1T1R结构的RRAM存储单元。

图2为1T1R结构的阻变单元的结构示意图。

图3为本发明的存储单元。

图4为本发明的三维结构示意图。

图5为本发明的阻变层的结构示意图；

具体实施方式

下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

本发明提出了一种新的电阻型随机存储器RRAM存储单元，该存储器的写操作和读操作分别在两个通路进行，其阻变层嵌入在选择晶体管的栅氧化层和栅电极之间，通过晶体管沟道的栅极隧穿电流对阻变层的控制来进行写操作，读操作直接在阻变层的两端进行，和现有电阻型随机存储器RRAM相比，大大缩小了的体积，可用于实现高密度的独立式RRAM存储芯片。

下面通过与普通的1T1R存储单元结构的比较来说明本发明的特征。典型的1T1R单元结构如图1所示。

从图1可以看到，1个RRAM阻变单元和1个晶体管串联组成了1个有源结构，即RRAM存储单元。定义RRAM单元为低阻态时晶体管的开启电压为VthL；RRAM单元为高阻态时晶体管的开启电压为VthH。图2是普通的1T1R存储单元中可变电阻对应的阻变单元结构示意图，阻变单元由1层阻变材料和上下电极构成。

当PL端输入低电平GND、BL端输入高电平VDD时，如果WL端输入电平高于晶体管的VthH，则晶体管沟道导通，RRAM存储单元被访问，RRAM存储单元两端被施加了一个正向的电压降。当该电压降大于RRAM存储单元的set过程的阻变阈值时，RRAM器件转变成低阻态，即完成了写“1”的过程。反之，当BL端输入低电平GND、PL端输入高电平VDD时，如果WL端输入的电压小于VthL，不足以开启晶体管时，晶体管处相当于断开了，此时RRAM存储单元不会被访问，RRAM存储单元两端被施加了一个负向的电压降。当该电压降大于RRAM存储单元的reset过程的阻变阈值时，RRAM器件又变回高阻态，完成了写“0”的过程。阻变部分高阻和低阻状态分别对应于“0”和“1”。

由上述过程可知，在阻变部分的面积参数确定的情况下，选择晶体管的沟道宽度取决于set和reset过程所需要的电流。由于set/reset电流较大，因此，可选择的晶体管的沟道宽度远大于特征尺寸。也就是说，常规的1T1R结构的RRAM存储单元的尺寸主要由可选择的晶体管的尺寸决定。这使得RRAM的存储密度的提高变得困难。

本发明提出的阻变部分嵌入在晶体管栅氧化层和栅电极之间，该结构可以大大减小晶体管的面积。图3是本发明的存储单元；图4是本发明的三维结构示意图，图5是本发明的阻变层的结构示意图。

如图5所示，阻变部分由上、下电极和阻变层三部分组成。阻变层可以由各种金属氧化物(如过渡金属氧化物CuO(氧化铜)、NiO(氧化镍)和钙钛矿氧化物BaTiO₃(钛酸钡)等)、有机材料(酞菁铜：CuTCNQ等)以及碳基材料(如石墨烯等)等在一定电流下可以实现电阻的阻值变化的材料构成。上、下电极的材料选择和一般1T1R结构阻变单元的电极相同，可选钛Ti、铂Pt、钨W、铜Cu或多晶硅等材料。

本发明的RRAM存储单元的工作过程为：在进行写“0”操作时，在WL端输入高电平，晶体管导通。此时，BL输入高电平，PL输入低电平，通过晶体管的隧穿氧化层提供set电流(热电子电流或F-N隧穿电流)，阻变部分转变成低阻态；进行写“1”操作时，在WL端输入高电平，晶体管导通。BL输入低电平，PL输入高电平，通过晶体管的隧穿氧化层提供reset电流(热电子电流或F-N隧穿电流)，阻变部分转变成高阻态。

由于写操作时通过晶体管的栅氧化层提供电流，通过电流的面积为沟道长度和宽度的乘积。而对于普通的1T1R结构，电流通过的面积是沟道反型层厚度和沟道宽度的乘积。由于沟道长度远大于反型层厚度，因此，嵌入式结构中晶体管的沟道宽度远小于普通1T1R结构中晶体管的沟道宽度。沟道宽度减小的比例等于沟道长度和反型层厚度的比值。一般情况下，该比值大于10。也就是说，采用嵌入式RRAM存储单元，晶体管的面积减小到原来的1/10以下。因此可以大大提高RRAM的存储密度。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims

1.一种高密度电阻型随机存储单元，由晶体管和电阻型随机存储单元组成，其特征是该存储单元的阻变部分嵌入在晶体管的栅氧化层和栅电极层之间；

2.根据权利要求2所述一种高密度电阻型随机存储单元，其特征是所述写操作是在阻变层进行的。

3.根据权利要求2所述一种高密度电阻型随机存储单元，其特征是所述读操作是在阻变层的两端进行的。

4.根据权利要求1所述一种高密度电阻型随机存储单元，其特征是所述阻变层为金属氧化物、有机材料或碳基材料。

5.根据权利要求1所述一种高密度电阻型随机存储单元，其特征是所述上电极为钛Ti、铂Pt、钨W、铜Cu或多晶硅。

6.根据权利要求1所述一种高密度电阻型随机存储单元，其特征是所述下电极为钛Ti、铂Pt、钨W、铜Cu或多晶硅。