CN108712621B - 一种基于忆阻和cmos的运动目标检测电路 - Google Patents

Abstract

本发明公开了一种基于忆阻和CMOS的运动目标检测电路，包括：依次连接的相邻帧差异比较模块和信号处理模块；相邻帧差异比较模块接收外部的视频数据，用于实现对相邻两帧图像之间的各像素点上高4位数值的差异比较；信号处理模块用于对相邻帧差异比较模块输出的差异比较结果依次进行电流电压信号转换、加权求和和阈值比较后获得对应于各像素点的二值输出，从而生成用于描述运动目标轮廓的黑白图像。本发明通过忆阻和CMOS的混合结构阵列对来自图像传感器的信号进行差异比较，具有结构简单、体积小、可扩展性强、功耗低的优点，能够在硬件电路上完成对运动目标的轮廓检测，能够分担计算机的数据处理压力，为实现更高阶图像处理任务奠定基础。

Description

一种基于忆阻和CMOS的运动目标检测电路

技术领域

本发明属于图像处理领域，更具体地，涉及一种基于忆阻和CMOS的运动目标检测电路。

背景技术

运动目标检测技术是根据物体相对于周围环境的物理位置变化，将运动目标检测出来的一种技术。随着图像处理技术的发展，基于视频的运动目标检测技术，在机器视觉、智能监控、交通监控、医学中生物组织运动分析、人员跟踪等领域得到了广泛的应用。基于视频的运动目标检测常用方法包括背景差分法、帧间差分法和光流法等，这些方法可以单独使用也可以组合使用以更好地识别运动物体。这些算法主要是通过软件编程实现处理计算机所接收到的视频数据，当视频数据量较大、算法较为复杂时，必然对传输带宽和计算机的数据处理能力有较高的要求。而通过硬件电路实现运动目标检测，检测电路可以与像素传感器集成到一起，既可以减少数据传输延时，又可以分担计算机的数据处理压力。

随着物联网技术的发展，人们更加重视通过网络连接的智能技术，实现自动化和智能化。利用现有的图像传感器和传输设备可以将视频分析引入物联网系统。而在视觉传感器中检测运动目标的能力对于后续的图像处理、图像理解等高阶视频分析任务的展开具有决定性的作用。因此能够与像素传感器集成在一起的运动目标检测电路具有广阔的发展前景和使用价值。

忆阻是一种无源二端器件，当对其施加超过阈值电压的电压时可以改变其阻值大小，将其切换为高阻态或低阻态，而当对其施加小于阈值电压的电压时，它可以维持当前阻值状态，表现出具有恒定阻值的伏安特性。此外，忆阻还具有非易失性、良好的CMOS兼容性、快速开关特性、纳米尺寸、高集成度等优良特性。与传统的晶体管相比，忆阻能够利用相对简单的电路结构实现较为复杂的功能。利用忆阻设计运动目标检测电路，有利于发挥忆阻电路结构简单、尺寸小、良好的CMOS兼容性的特点，优化运动目标检测电路的结构和功能，提高视频监控电路的数据处理能力。

现有技术中有一种Duisenbay忆阻运动目标检测电路，该电路由图像存储阵列、电流电压转换电路、按位异或电路、加权求和电路和阈值比较电路组成。该电路的图像存储阵列部分采用了纯忆阻交叉阵列，该结构在读写操作时存在漏电流问题，因此不同像素点的数据不能够并行读写。受纯忆阻交叉阵列漏电流的影响，该运动目标检测电路只能逐个像素点运算而不能实现各像素点并行运算，导致数据处理速度慢。

发明内容

为解决现有技术中的上述技术难题，本发明提供了一种可并行运算、数据处理速度快的基于忆阻的运动目标检测电路。

本发明提供了一种基于忆阻和CMOS的运动目标检测电路，包括：依次连接的相邻帧差异比较模块和信号处理模块；所述相邻帧差异比较模块接收外部的视频数据，用于实现对相邻两帧图像之间的各像素点上高4位数值的差异比较；所述信号处理模块用于对相邻帧差异比较模块输出的差异比较结果依次进行电流电压信号转换、加权求和和阈值比较后获得对应于各像素点的二值输出，从而生成用于描述运动目标轮廓的黑白图像。

更进一步地，所述相邻帧差异比较模块包括：忆阻CMOS比较器阵列；所述忆阻CMOS比较器阵列由成阵列分布的4*k个存储运算单元构成；其中，列数k＝4p，p为视频图像的像素点数。

更进一步地，存储运算单元包括：忆阻M和MOS管T；所述忆阻M的第一端连接MOS管T的源极，所述忆阻M的第二端作为运算控制信号输入端用于接收运算控制信号，所述MOS管T的漏极作为像素信号写入端W用于接收视频像素信号，所述MOS管T的漏极作为像素信号读出端用于输出相邻帧差异比较模块产生的差异比较结果像素信号，所述MOS管T的栅极作为时序控制信号输入端用于接收时序控制信号。

更进一步地，在所述忆阻CMOS比较器阵列中，处于同一行的所有存储运算单元中的忆阻的第二端连接同一个运算控制信号输入端O_l(l＝1,2,3,4)，处于同一行的所有存储运算单元中的MOS管的栅极连接同一个时序控制信号输入端C_l(l＝1,2,3,4)，处于同一列的所有存储运算单元中的MOS管的漏极连接同一个像素信号写入端W和同一个像素信号读出端R。

更进一步地，所述忆阻CMOS比较器阵列接收用二进制值表示的像素数据，即接收来自外部的黑白图像数据，用8位二进制数00000000～11111111表示0～255，0对应黑色，255对应白色。对于每个像素点，由于其高4位的数据所占权重较大，因此只取每个像素点的高4位的数据作为忆阻CMOS比较器电路的输入，这样也有利于减少忆阻CMOS比较器电路的列数，从而减少忆阻CMOS比较器电路的阵列规模。二进制的像素数据以忆阻值的形式写入忆阻CMOS比较器阵列中，其中二进制的“0”对应忆阻的高阻态R_off，二进制的“1”对应忆阻的低阻态R_on。

更进一步地，所述忆阻CMOS比较器阵列分为4行。第1行用于存储第i帧图像各像素点高4位的数据，第2行用于存储第i+1帧图像各像素点高4位的数据，第3行用于存储相邻两帧图像各像素点高4位差异比较的中间值数据，第4行用于存储相邻两帧图像各像素点高4位差异比较的结果数据。

更进一步地，所述忆阻CMOS比较器阵列在外部的运算控制信号和时序控制信号的控制下顺序执行对忆阻CMOS比较器阵列第1行、第2行、第3行、第4行存储运算单元的写操作、同或操作和非操作以及对第4行存储运算单元中所存储的差异比较的结果数据的读操作。

更进一步地，所述忆阻CMOS比较器阵列的输出为对第4行存储运算单元中所存储的差异比较的结果数据执行读操作时产生的读电流I_R。当被读单元中忆阻为高阻态R_off时，读出忆阻为高阻态R_off时对应的电流值。当被读单元中忆阻为低阻态R_on时，读出忆阻为低阻态R_on时的电流值。

更进一步地，所述信号处理模块由顺次连接的电流电压转换电路、加权求和电路和阈值比较电路构成。所述的电流电压转换电路接收来自忆阻CMOS比较器阵列输出的读电流，根据电流的大小分别将其转换为高低电压信号V_AV。所述的加权求和电路接收来自电流电压转换电路输出的电压信号V_AV，将各像素点的高4位按照8:4:2:1的比例加权求和，输出电压信号V_W。所述的阈值比较电路接收来自加权求和电路输出的电压信号V_W，将其与设定的阈值比较后得到高低电平信号V_T。由各像素点的阈值比较电路输出V_T，即生成能够描述运动物体轮廓的黑白图像。

本发明基于忆阻的阈值电压、高低阻态、非易失性、良好的CMOS兼容性、快速开关特性、纳米尺寸、高集成度等优良特性，将忆阻与传统的CMOS相结合，设计一种结构简单、可并行运算、数据处理速度快延时低的基于忆阻和CMOS的运动目标检测电路。该检测电路扩展了运动目标检测算法在硬件电路上的实现，减少了运动目标检测这种基础图像处理技术对计算机的依赖，它可以与图像传感器集成到一起，实时处理来自图像传感器的数据，既可以减少数据传输延时，又可以分担计算机的数据处理压力。

本发明采用忆阻CMOS比较器阵列实现对图像数据的存储和差异比较运算，简化电路结构，降低功耗；在忆阻CMOS比较器阵列中用MOS管控制阵列中行的选通和关断，有效地阻断漏电流，利于阵列并行运算，提高了电路运算速度。此外，本发明结构简单，具有良好的CMOS兼容性，易于集成，能够实时处理来自图像传感器的数据。

附图说明

图1是基于忆阻和CMOS的运动目标检测电路中忆阻CMOS比较器阵列上存储运算单元的结构示意图。

图2是基于忆阻和CMOS的运动目标检测电路中忆阻CMOS比较器阵列上参与相邻帧差异比较的某一列上的1位比较器阵列的电路结构图。

图3是基于忆阻和CMOS的运动目标检测电路中忆阻CMOS比较器阵列的结构示意图。

图4是基于忆阻和CMOS的运动目标检测电路的电路结构框图。

其中，1为相邻帧差异比较模块，11为忆阻CMOS比较器阵列，2为信号处理模块，21为电流电压转换电路，22为加权求和电路，23为阈值比较电路。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明提供了一种基于忆阻和CMOS的运动目标检测电路，包括：相邻帧差异比较模块和信号处理模块，相邻帧差异比较模块接收来自外部的视频数据，用于实现对相邻两帧图像之间的各像素点上高4位数值差异比较；信号处理模块的输入和相邻帧差异比较模块的输出相连接，用于对相邻帧差异比较模块输出的差异比较结果进行电流电压信号转换、加权求和和阈值比较，从而得到对应于各像素点的二值输出，生成能够描述运动目标轮廓的黑白图像。

在本发明实施例中，相邻帧差异比较模块包括：忆阻CMOS比较器阵列；忆阻CMOS比较器阵列包括4*k个以阵列式排布的存储运算单元，忆阻CMOS比较器阵列能够阻断阵列执行读写操作和逻辑运算操作时的漏电流，可以消除漏电流引起的读写错误或逻辑运算错误。另外，忆阻CMOS比较器阵列能够在统一的运算信号和时序信号控制下并行执行读写操作和逻辑运算操作，从而提高整体运算速度，减少延时；其中，列数k由视频图像的像素点数p决定，且满足k＝4p。

忆阻CMOS比较器阵列中的单元叫做存储运算单元。每个存储运算单元由串联的1个忆阻M和1个MOS管T组成，忆阻M的第一端连接MOS管T的源极，忆阻M的第二端接运算控制信号输入端O，接收来自外部的运算控制信号，MOS管T的漏极连接像素信号写入端W，接收来自外部的视频像素信号，MOS管T的漏极也连接像素信号读出端R，输出相邻帧差异比较模块产生的差异比较结果像素信号。MOS管T的栅极连接时序控制信号输入端C，接收来自外部的时序控制信号。

在所述的忆阻CMOS比较器阵列中，处于同一行的所有存储运算单元中的忆阻的第二端连接同一个运算控制信号输入端O_l(l＝1,2,3,4)，处于同一行的所有存储运算单元中的MOS管的栅极连接同一个时序控制信号输入端C_l(l＝1,2,3,4)，处于同一列的所有存储运算单元中的MOS管的漏极连接同一个像素信号写入端W和同一个像素信号读出端R。

忆阻CMOS比较器阵列接收用二进制值表示的像素数据，即接收来自外部的黑白图像数据，用8位二进制数00000000～11111111表示0～255，0对应黑色，255对应白色。对于每个像素点，由于其高4位的数据所占权重较大，因此只取每个像素点的高4位的数据作为忆阻CMOS比较器电路的输入，这样也有利于减少忆阻CMOS比较器电路的列数，从而减少忆阻CMOS比较器电路的阵列规模。二进制的像素数据以忆阻值的形式写入忆阻CMOS比较器阵列中，其中二进制的“0”对应忆阻的高阻态R_off，二进制的“1”对应忆阻的低阻态R_on。

忆阻CMOS比较器阵列分为4行。第1行用于存储第i帧图像各像素点高4位的数据，第2行用于存储第i+1帧图像各像素点高4位的数据，第3行用于存储相邻两帧图像各像素点高4位差异比较的中间值数据，第4行用于存储相邻两帧图像各像素点高4位差异比较的结果数据。

忆阻CMOS比较器阵列在外部的运算控制信号和时序控制信号的控制下顺序执行对忆阻CMOS比较器阵列第1行、第2行、第3行、第4行存储运算单元的写操作、同或操作和非操作以及对第4行存储运算单元中所存储的差异比较的结果数据的读操作。

忆阻CMOS比较器阵列的输出为对第4行存储运算单元中所存储的差异比较的结果数据执行读操作时产生的读电流I_R。当被读单元中忆阻为高阻态R_off时，读出忆阻为高阻态R_off时对应的电流值。当被读单元中忆阻为低阻态R_on时，读出忆阻为低阻态R_on时的电流值。

信号处理模块由顺次连接的电流电压转换电路、加权求和电路和阈值比较电路构成。所述的电流电压转换电路接收来自忆阻CMOS比较器阵列输出的读电流，根据电流的大小分别将其转换为高低电压信号V_AV。所述的加权求和电路接收来自电流电压转换电路输出的电压信号V_AV，将各像素点的高4位按照8:4:2:1的比例加权求和，输出电压信号V_W。所述的阈值比较电路接收来自加权求和电路输出的电压信号V_W，将其与设定的阈值比较后得到高低电平信号V_T。由各像素点的阈值比较电路输出V_T，即生成能够描述运动物体轮廓的黑白图像。

图1为基于忆阻和CMOS的运动目标检测电路中忆阻CMOS比较器阵列中的存储运算单元的结构示意图，如图3所示，图中比较器阵列中的每个存储运算单元包括串联连接的忆阻M和MOS管T；忆阻M的第一端接MOS管T的源极，忆阻M的第二端接运算控制信号输入端O，接收来自外部的运算控制信号。MOS管T的漏极接像素信号写入端W，接收来自外部的视频像素信号，MOS管T的漏极接像素信号读出端R，输出相邻帧差异比较模块产生的差异比较结果像素信号，MOS管T的栅极接时序控制信号输入端C，接收来自外部的时序控制信号。忆阻CMOS比较器存储运算单元的像素信号输入端W接收来自外部的像素信号，将某个像素点高4位中第n(n表示高4位中的某一位，n＝8,7,6,5)位二进制像素值以忆阻阻值状态的形式写入到忆阻CMOS比较器存储运算单元中，其中二进制“0”对应高阻态，“1”对应低阻态。为保证忆阻切换成高阻态或低阻态，从外部接收的像素信号必须超过忆阻的高阻态阈值电压或低阻态阈值电压。当按照该方式向忆阻CMOS比较器阵列11写入相邻两帧视频图像数据后，忆阻CMOS比较器阵列11在外部给定的运算控制信号和时序控制信号的控制下，顺序执行同或操作和非操作，得到的中间值和运算结果仍以忆阻阻值的形式保存在忆阻CMOS比较器阵列11的第3行保存了中间值的存储运算单元和第4行保存了相邻帧差异比较结果的存储运算单元中。

图2为基于忆阻和CMOS的运动目标检测电路中忆阻CMOS比较器阵列11上参与相邻帧差异比较的某一列上的1位比较器阵列的电路结构图；如图2所示，该1位比较器阵列包含4个存储运算单元。图2中的1位比较器阵列电路结构由图1中的存储运算单元扩展而来，即将同一列的4个存储运算单元中晶体管的漏极依次连接，连接同一个像素信号写入端W和同一个像素信号读出端R。1位比较器中4个存储运算单元执行差异比较时各端子上电压的施加情况如表1所示。

首先将有关数据写入到1位比较器阵列中。

第1步，向忆阻M₁写入像素数据：像素信号写入端W接收外部的第i帧图片的第m(m＝1,2,...p)个像素点高4位中第n(n表示高4位中的某一位，n＝5,6,7,8)位数据信号，并将运算控制信号输入端O₁接地，使得端子O₂、O₃、O₄不施加电压，同时，对时序控制信号输入端C₁、C₂、C₃、C₄施加选通电压V_dd、GND、GND、GND。这样，第i帧图片的第m个像素点高4位中第n位数据信号以忆阻阻值的形式保存在第一行存储运算单元的忆阻M₁中。

第2步，向忆阻M₂写入像素数据，将从外部接收的第i+1帧图片的第m个像素点高4位中第n位数据信号接像素信号写入端W，将运算控制信号输入端O₂接地，对端子O₁、O₃、O₄不施加电压，同时，对时序控制信号输入端C₁、C₂、C₃、C₄施加选通电压GND、V_dd、GND、GND。这样，第i+1帧图片的第m个像素点高4位中第n位数据信号以忆阻阻值的形式保存在第二行存储运算单元的忆阻M₂中。

表1在差异比较操作中1位比较器阵列的各端子上电压的施加情况

第3步，将忆阻M₃初始化为低阻态“1”，像素信号写入端W接写“1”信号，将运算控制信号输入端O₃施加电压GND接地，对端子O₁、O₂、O₄不施加电压，同时，对时序控制信号输入端C₁、C₂、C₃、C₄施加选通电压GND、GND、V_dd、GND。这样，用于保存中间值的第3行存储运算单元中的忆阻M₃被初始化为低阻态“1”。

第4步，将忆阻M₄初始化为低阻态“1”，像素信号写入端W接写“1”信号，将运算控制信号输入端O₄接地，对端子O₁、O₂、O₃不施加电压，同时，对时序控制信号输入端C₁、C₂、C₃、C₄施加选通电压GND、GND、GND、V_dd。这样，用于保存相邻帧差异比较结果的第4行存储运算单元中的忆阻M₄被初始化为低阻态“1”。

然后，对1位忆阻CMOS比较器阵列执行相邻帧差异比较操作，此处运用了忆阻辅助逻辑门(Memristor-Aided Logic，简称MAGIC)。相邻帧差异比较运算中共涉及同或和非两个操作，分别需要2步和1步完成。

第5步，分别对运算控制信号输入端O₁、O₂、O₃施加运算电压V_O、GND、GND，端子O₄不施加电压，同时，对时序控制信号输入端C₁、C₂、C₃、C₄施加选通电压V_dd、V_dd、V_dd、GND，像素信号写入端W不施加电压。

第6步，分别对运算控制信号输入端O₁、O₂、O₃施加运算电压GND、V_O、GND，端子O₄不施加电压，同时，对时序控制信号输入端C₁、C₂、C₃、C₄施加选通电压V_dd、V_dd、V_dd、GND，像素信号写入端W不施加电压。这样，完成对忆阻M₁和M₂中数据的同或操作，运算结果以忆阻高低阻态的形式保存在忆阻M₃中。

第7步，分别对运算控制信号输入端O₃、O₄施加运算电压V_O、GND，端子O₁、O₂不施加电压，同时，对时序控制信号输入端C₁、C₂、C₃、C₄施加选通电压GND、GND、V_dd、V_dd，像素信号写入端W不施加电压。这样，完成对忆阻M₃中数据的非操作，结果以忆阻高低阻态的形式保存在忆阻M₄中。通过第5、6步同或和第7步非两个操作的叠加完成对忆阻M₁和M₂中数据的差异比较。

最后，将差异比较的结果以电流信号的形式读出。

第8步，对运算控制信号输入端O₄施加读电压V_R，端子O₁、O₂、O₃不施加电压，同时，对时序控制信号输入端C₁、C₂、C₃、C₄施加选通电压GND、GND、GND、V_dd，即可将保存在忆阻M₄中的数据以电流信号I_R的形式从像素信号读出端R输出至电流电压转换电路。在读操作中，为保证忆阻阻值状态不被破坏，对运算控制信号输入端O₄施加的读电压V_R不能超过忆阻的高阻态阈值电压或低阻态阈值电压。

图3为基于忆阻和CMOS的运动目标检测电路中忆阻CMOS比较器阵列11的电路结构图；图3中的忆阻CMOS比较器阵列11由图2中的1位比较器扩展而来。忆阻CMOS比较器阵列11共分为k列。列数k由视频图像的像素点数p决定，且满足k＝4p。图2中的1位比较器电路结构为忆阻CMOS比较器阵列11中的1列。每一列含有4个存储运算单元。同一列的存储运算单元中晶体管的漏极依次连接，连接同一个像素信号写入端W和同一个像素信号读出端R。忆阻CMOS比较器阵列11自左向右每4列为一组，对应某一像素点的高4位。忆阻CMOS比较器阵列11共分为4行。第1行用于存储第i帧图像各像素点高4位的数据，第2行用于存储第i+1帧图像各像素点高4位的数据，第3行用于存储相邻两帧图像各像素点高4位差异比较的中间值数据，第4行用于存储相邻两帧图像各像素点高4位差异比较的结果数据。同一行的各存储运算单元中忆阻的第一端连接同一个运算控制信号输入端O_l(l＝1,2,3,4)。同一行的各存储运算单元中晶体管的栅极连接同一个时序控制信号输入端C_l(l＝1,2,3,4)。

在忆阻CMOS比较器阵列11中，端子W_mn(m＝1,2,...,p；n＝5,6,7,8)为像素信号写入端，接收来自外部的视频像素信号，将待比较的视频图像数据和初始化数据以忆阻阻值的形式写入忆阻CMOS比较器阵列中。其中W₁₅～W₁₈是第1个像素点的像素信号的高4位数据写入端，W_p5～W_p8是第p个像素点的像素信号的高4位数据写入端。端子R_mn(m＝1,2,...,p；n＝5,6,7,8)为像素信号读出端，用于以电流信号的形式输出相邻帧差异比较模块产生的差异比较结果。其中R₁₅～R₁₈是第1个像素点的像素信号的高4位数据读出端，R_p5～R_p8是第p个像素点的像素信号的高4位数据读出端。端子O_l(l＝1,2,3,4)为运算控制信号输入端，接收来自外部的运算控制信号，用于顺序执行同或操作和非操作，并将差异比较的结果存储到忆阻CMOS比较器阵列11的第4行中。端子C_l(l＝1,2,3,4)为时序控制信号输入端，接收来自外部的时序控制信号，用于控制忆阻CMOS比较器阵列11行的选通，控制阵列的并行运算并阻断漏电流。忆阻CMOS比较器阵列11中各端子信号的施加情况与表1中1位比较器各端子信号的施加情况完全相同，因此忆阻CMOS比较器阵列11各列上的1位比较器中各存储运算单元的状态变化机制与图2中的1位比较器中各存储运算单元的状态变化机制完全相同。

图4为基于忆阻和CMOS的运动目标检测电路的电路结构原理框图。图中基于忆阻和CMOS的运动目标检测电路包括：相邻帧差异比较模块1和信号处理模块2，相邻帧差异比较模块1用于比较相邻两帧视频图像之间的差异，并将其以阻值的形式保存在忆阻中；信号处理模块2用于处理相邻帧差异比较模块得到的差异比较结果，将比较结果从忆阻值转化为电压信号，并以像素为单位对比较结果进行加权求和、与给定阈值比较，从而得到能够描述运动目标轮廓的图像；

其中，相邻帧差异比较模块1包括：忆阻CMOS比较器阵列11。忆阻CMOS比较器阵列11的像素信号写入端W_mn(m＝1,2,...,p；n＝5,6,7,8)用于接收外部的视频像素信号，忆阻CMOS比较器阵列11的运算控制信号输入端O_l(l＝1,2,3,4)用于接收外部的运算控制信号，忆阻CMOS比较器阵列11的时序控制信号输入端C_l(l＝1,2,3,4)用于接收外部的时序控制信号；忆阻CMOS比较器阵列11的像素信号读出端R_mn(m＝1,2,...,p；n＝5,6,7,8)用于输出相邻帧差异比较模块产生的差异比较结果像素信号。

信号处理模块2包括：依次连接的电流电压转换电路21、加权求和电路22和阈值比较电路23；电流电压转换电路21的输入端连接至忆阻CMOS比较器阵列11的输出端，电流电压转换电路21用于接收来自忆阻CMOS比较器阵列11输出的读电流，根据电流的大小分别将其转换为高低电压信号V_AV；加权求和电路22用于接收来自电流电压转换电路21输出的电压信号V_AV，将各像素点的高4位按照8:4:2:1的比例加权求和，输出电压信号V_W；阈值比较电路23用于接收来自加权求和电路22输出的电压信号V_W，将其与设定的阈值比较后得到高低电平信号V_T。由各像素点的阈值比较电路23输出V_T，即生成能够描述运动物体轮廓的黑白图像。

在本发明实施例中，在外部的视频像素信号、运算控制信号和时序控制信号的作用下，忆阻CMOS比较器阵列11顺次执行视频图像数据写入、相邻帧差异比较和视频差异比较结果读出操作。各端子信号的施加情况与表1中1位比较器各端子信号的施加情况完全相同。

首先，将有关数据写入到比较器阵列中。忆阻CMOS比较器阵列11接收从外部获取的第i帧图像各像素点的数据，因为每个像素点的高4位的数据所占权重较大，因此忽略每个像素点的低4位的数据，仅将高4位的数据输入到忆阻CMOS比较器阵列11的第1行存储运算单元中，使数据由高低电平信号转化成忆阻高低阻态写入到阵列中。然后，按照相同的方式将第i+1帧图像数据写入到忆阻CMOS比较器阵列11的第2行存储运算单元中。然后，将初始化数据“1”写入到忆阻CMOS比较器阵列11的第3行存储运算单元中。然后，将初始化数据“1”写入到忆阻CMOS比较器阵列11的第4行存储运算单元中。

然后，对忆阻CMOS比较器阵列执行相邻帧差异比较操作。在忆阻CMOS比较器阵列11上对相邻的第i帧和第i+1帧图像的各像素点高4位上的对应位顺序执行同或操作和非操作，得到的中间值和差异比较运算结果仍以忆阻阻值的形式保存在忆阻CMOS比较器阵列11的第3行保存中间值的存储运算单元和第4行保存相邻帧差异比较结果的存储运算单元中。

接着，向忆阻CMOS比较器阵列11的第4行运算控制信号输入端O₄施加读电压，将比较结果以电流信号I_R的形式输出到电流电压转换电路21。电流电压转换电路21则将电流信号I_R转化为电压信号V_AV。加权求和电路22接收来自电流电压转换电路21的电压信号V_AV，以像素点为单位，将属于同一个像素点的高4位按各位所占权重大小加权求和，输出一个可以表示像素值大小的电压信号V_W。

最后，阈值比较电路23接收来自加权求和电路22的电压信号V_W，将其与设定的阈值电压比较，输出结果电压V_T。如果大于阈值电压，输出V_T为高电平表示该像素点对应白色，如果小于阈值电压输出V_T为低电平表示该像素点对应黑色。其中，阈值电压的设定非常关键，决定了检测运动目标的准确度和灵敏度。此处阈值电压采用的是当像素点高4位依次是1、0、0、0时对应的加权求和电路输出的电压V_W。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种基于忆阻和CMOS的运动目标检测电路，其特征在于，包括：依次连接的相邻帧差异比较模块和信号处理模块；

所述相邻帧差异比较模块接收外部的视频数据，用于实现对相邻两帧图像之间的各像素点上高4位数值的差异比较；

所述信号处理模块用于对相邻帧差异比较模块输出的差异比较结果依次进行电流电压信号转换、加权求和和阈值比较后获得对应于各像素点的二值输出，从而生成用于描述运动目标轮廓的黑白图像；

所述相邻帧差异比较模块包括：忆阻CMOS比较器阵列；所述忆阻CMOS比较器阵列由成阵列分布的4*k个存储运算单元构成；

其中，列数k＝4p，p为视频图像的像素点数；

所述存储运算单元包括：忆阻M和MOS管T；

所述忆阻M的第一端连接MOS管T的源极，所述忆阻M的第二端作为运算控制信号输入端用于接收运算控制信号，所述MOS管T的漏极作为像素信号写入端W用于接收视频像素信号，所述MOS管T的漏极作为像素信号读出端用于输出相邻帧差异比较模块产生的差异比较结果像素信号，所述MOS管T的栅极作为时序控制信号输入端用于接收时序控制信号。

2.如权利要求1所述的运动目标检测电路，其特征在于，在所述忆阻CMOS比较器阵列中，处于同一行的所有存储运算单元中的忆阻的第二端连接同一个运算控制信号输入端O_l，l＝1,2,3,4，处于同一行的所有存储运算单元中的MOS管的栅极连接同一个时序控制信号输入端C_l,l＝1,2,3,4，处于同一列的所有存储运算单元中的MOS管的漏极连接同一个像素信号写入端W和同一个像素信号读出端R。

3.如权利要求1或2所述的运动目标检测电路，其特征在于，在所述忆阻CMOS比较器阵列中，第1行用于存储第i帧图像各像素点高4位的数据，第2行用于存储第i+1帧图像各像素点高4位的数据，第3行用于存储相邻两帧图像各像素点高4位差异比较的中间值数据，第4行用于存储相邻两帧图像各像素点高4位差异比较的结果数据；

在外部的运算控制信号和时序控制信号的控制下顺序执行对忆阻CMOS比较器阵列第1行、第2行、第3行、第4行存储运算单元的写操作、同或操作和非操作以及对第4行存储运算单元中所存储的差异比较的结果数据的读操作。

4.如权利要求1或2所述的运动目标检测电路，其特征在于，所述信号处理模块包括：依次连接的电流电压转换电路、加权求和电路和阈值比较电路；

所述电流电压转换电路用于接收来自忆阻CMOS比较器阵列输出的读电流并根据电流的大小分别将其转换为高低电压信号V_AV；

所述加权求和电路用于接收所述电流电压转换电路输出的电压信号V_AV，并将各像素点的高4位按照8:4:2:1的比例加权求和，输出电压信号V_W；

所述阈值比较电路用于接收来自加权求和电路输出的电压信号V_W，将其与设定的阈值比较后获得高低电平信号V_T，根据高低电平信号V_T生成用于描述运动物体轮廓的黑白图像。

Images