CN108878646A - 一种阻变器件多级稳定阻态实现方法及电子设备 - Google Patents
一种阻变器件多级稳定阻态实现方法及电子设备 Download PDFInfo
- Publication number
- CN108878646A CN108878646A CN201810688986.4A CN201810688986A CN108878646A CN 108878646 A CN108878646 A CN 108878646A CN 201810688986 A CN201810688986 A CN 201810688986A CN 108878646 A CN108878646 A CN 108878646A
- Authority
- CN
- China
- Prior art keywords
- reset
- signal condition
- resistive device
- resistance state
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
Abstract
本发明提供了一种阻变器件多级稳定阻态实现方法及电子设备,所述方法包括:对于待处理的阻变器件,通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态;所述多个稳定且相互能够区分的阻态是指多个阻态中每个阻态的相对标准差小于预设标准差阈值,且多个阻态中每两个相邻的阻态之间的高低电阻比值大于预设电阻比阈值;set过程是指所述阻变器件由高阻状态HRS到低阻状态LRS的过程;reset过程是指所述阻变器由低阻状态LRS到高阻状态HRS的过程。本发明提供的阻变器件多级稳定阻态实现方法,能够得到多个稳定且相互能够区分的阻态。
Description
技术领域
本发明涉及半导体集成电路及其制造技术领域,具体涉及一种阻变器件多级稳定阻态实现方法及电子设备。
背景技术
许多材料的阻变特性在上个世纪被人发现,例如二元氧化物,多元复合氧化物,直到本世纪初有人提出其与忆阻器的关系后,才逐渐被更多的人关注。阻变器件由于具有结构简单、易于集成、功耗低、速度快、与CMOS工艺兼容等等特点,被认为是下一代存储器件的有力竞争者。
阻变器件至少拥有两个不同的阻值状态,高阻状态为HRS(High ResistanceState),低阻状态为LRS(Low Resistance State)。在不同的电场下,HRS和LRS之间可以相互转换。HRS到LRS的过程称为set,LRS到HRS的过程称为reset。有的器件处于阻值十分高的原始状态PRS(Pristine Resistance State),在发生set和reset之前,要用一个较大的电压(大于set电压)使其变为LRS,这一过程称为forming。当然有的器件不需要forming过程,可以直接进行set和reset,这一类器件称为forming free器件。
当前利用RRAM器件的阻变特性,可以将其用在非挥发性存储,神经突触,和逻辑运算等领域。而且由于RRAM器件面积小,易集成和多值特性,在用作存储器时可以极大提高存储密度,是RRAM器件发展的热门方向之一。
在利用RRAM器件的多阻值特性时,面临两个问题,一是相邻的阻值状态可能发生重叠,导致无法区分的问题。二是同一阻值状态自身波动范围大,导致读裕量减小的问题。
发明内容
针对现有技术中的缺陷,本发明提供一种阻变器件多级稳定阻态实现方法及电子设备。
具体地,本发明提供以下技术方案:
第一方面,本发明提供了一种阻变器件多级稳定阻态实现方法,包括:
对于待处理的阻变器件,通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,其中,所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态;
其中,所述多个稳定且相互能够区分的阻态是指多个阻态中每个阻态的相对标准差小于预设标准差阈值,且多个阻态中每两个相邻的阻态之间的高低电阻比值大于预设电阻比阈值;
其中,set过程是指所述阻变器件由高阻状态HRS到低阻状态LRS的过程;reset过程是指所述阻变器由低阻状态LRS到高阻状态HRS的过程。
进一步地,所述通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,包括:
通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对。
进一步地,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定reset过程的脉冲信号条件,由低到高依次调节set过程的脉冲高度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲信号条件匹配对。
进一步地,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定reset过程的脉冲信号条件,由窄到宽依次调节set过程的脉冲宽度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
进一步地,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定set过程的脉冲信号条件,由低到高依次调节reset过程的脉冲高度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
进一步地,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定set过程的脉冲信号条件,由窄到宽依次调节reset过程的脉冲宽度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
进一步地,所述通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,包括:
通过调节所述阻变器件set过程与reset过程的直流信号条件,获取多个set与reset直流信号条件匹配对。
进一步地,所述通过调节所述阻变器件set过程与reset过程的直流信号条件,获取多个set与reset直流信号条件匹配对,包括:
固定reset过程的直流信号条件,由低到高依次调节set过程的直流电压值和电流限流值,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset直流信号条件匹配对;
或,
固定set过程的直流信号条件,由低到高依次调节reset过程的直流电压值,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset直流信号条件匹配对。
第二方面,本发明还提供了一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现如第一方面所述阻变器件多级稳定阻态实现方法的步骤。
第三方面,本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如第一方面所述阻变器件多级稳定阻态实现方法的步骤。
由上述技术方案可知,本发明提供的阻变器件多级稳定阻态实现方法,对于待处理的阻变器件,通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,其中,所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态。可见,本发明提供的阻变器件多级稳定阻态实现方法,能够得到多个稳定且相互能够区分的阻态,该结果对阻变器件应用于存储、逻辑运算等领域很有帮助,例如,本发明提供的阻变器件多级稳定阻态实现方法能够很大程度的解决背景技术部分提到的两个问题:第一,通过本发明提供的阻变器件多级稳定阻态实现方法能够得到多个稳定且能够相互区分的阻值状态,从而可以大大提高存储密度。第二,通过本发明提供的阻变器件多级稳定阻态实现方法可以大大减小每个阻值状态自身的波动,得到一致性良好的阻态,有利于增大读裕量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的阻变器件多级稳定阻态实现方法的流程图;
图2是reset脉冲高度与reset后高阻值关系示意图;
图3是set脉冲高度与set后低阻值关系示意图;
图4是set和reset后RRAM的高阻值示意图;
图5是器件高阻值随reset脉冲宽度的变化示意图;
图6是RRAM器件的多阻值状态度示意图;
图7是本发明另一实施例提供的电子设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
正如背景技术部分所述,在利用阻变器(RRAM器件)的多阻值特性时,面临两个问题,一是相邻的阻值状态可能发生重叠,导致无法区分的问题。二是同一阻值状态自身波动范围大,导致读裕量减小的问题。这两个问题的本质都在于RRAM多值状态的一致性差,所以本发明要解决的问题就是如何得到稳定性和一致性好的多阻值态。
需要说明的是,不管RRAM器件是在用于存储还是用于逻辑运算时,都要用RRAM器件的不同的阻值状态,因此获得稳定且一致性良好的阻值状态是关键。但是由于RRAM器件工作时,内部导电通道的不稳定,获得一致性良好的多个阻值状态较为困难。本发明提出了一种阻变器件多级稳定阻态实现方法,可以获得一致性良好的多个阻态。
具体地,本发明一实施例提供了一种阻变器件多级稳定阻态实现方法,参见图1,该方法包括:
步骤101:对于待处理的阻变器件,通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,其中,所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态。
其中,所述多个稳定且相互能够区分的阻态是指多个阻态中每个阻态的相对标准差小于预设标准差阈值,且多个阻态中每两个相邻的阻态之间的高低电阻比值大于预设电阻比阈值;例如,所述预设标准差阈值为25%。所述预设电阻比阈值为2。其中,本实施例中,所述每个阻态的相对标准差指在同一set与reset激励信号条件下重复多次set和reset过程得到的多个阻值的相对标准差;这里的相对标准差是用于描述波动性的一个参数,具体指,一系列数据(阻值)的标准差除以它的平均值。
其中,set过程是指所述阻变器件由高阻状态HRS到低阻状态LRS的过程;reset过程是指所述阻变器由低阻状态LRS到高阻状态HRS的过程。
可以理解的是,对于阻变器件来说,其导电行为和多值特性均取决于器件内部导电通道的断开、闭合,形状和位置,而对于已经制备完成的器件来说,导电通道的这些行为又取决于set与reset过程施加的外加电信号激励。因此,找到合适的set与reset电信号,是获得一致性良好多阻态的关键。鉴于此,本实施例提供了一种阻变器件多级稳定阻态实现方法,本实施例通过调节所述阻变器件set过程与reset过程的外加激励信号条件,以能够获取多个稳定且相互能够区分的阻态为调节依据,获取多个set与reset激励信号条件匹配对。
需要说明的是,所述阻变器件set过程与reset过程的外加激励信号条件可以为不同形式的电信号,如脉冲信号、直流信号等。
在一种优选实施方式中,所述通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,包括:
通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对。
在一种优选实施方式中,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定reset过程的脉冲信号条件,由低到高依次调节set过程的脉冲高度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲信号条件匹配对。
在一种优选实施方式中,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定reset过程的脉冲信号条件,由窄到宽依次调节set过程的脉冲宽度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
在一种优选实施方式中,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定set过程的脉冲信号条件,由低到高依次调节reset过程的脉冲高度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
在一种优选实施方式中,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定set过程的脉冲信号条件,由窄到宽依次调节reset过程的脉冲宽度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
下面将结合图2至图6对set过程和reset过程中的外加脉冲信号条件的调节过程进行详细说明。具体地,图2和图3分别给出了reset脉冲高度与reset后高阻值关系,以及set脉冲高度与set后低阻值关系。从这两幅图中可以看出,阻变器件(RRAM器件)高阻值与reset脉冲的高度有关系,阻变器件(RRAM器件)低阻值与set脉冲的高度有关系。Reset脉冲高度越大,reset后器件的高阻值也越大;set脉冲的高度越大,set后器件的低阻值越小。
图4给出了RRAM器件在经历set、reset循环后高阻的阻值变化,可以看到,当set脉冲高度1.4V,宽度500ns,reset脉冲高度-1.44V,宽度6ms时,每次set、reset过后得到的高阻状态阻值都会减小,最后趋向于一个较为稳定的状态。这说明set与reset没有达到平衡状态,每经过一次set与reset的循环,RRAM内的导电通道形状、位置都在发生改变。而且set对导电通道的影响要大于reset影响,才会使得每次set、reset循环后,高阻值都有下降。只有采用一对平衡的set与reset条件,才能使得导电通道处于较为稳定的状态。
图5给出了器件高阻值随reset脉冲宽度的变化,操作过程中reset的脉冲高度固定为-2V,每次操作前期间回到的低阻态也固定不变。可以看到,随着reset脉冲宽度的增大,器件reset后的高阻态阻值也随之增大,说明除了脉冲高度外,脉冲宽度对器件的阻值也有影响。
根据上述的分析,同时改变set与reset的脉冲条件,使两者匹配,达到近似平衡的状态,具体的set与reset条件如表1所示。
表1 RRAM器件施加的set、reset条件
表1是具体施过程中RRAM器件施加的set、reset条件,其中set脉冲的宽度固定为500ns,reset脉冲宽度固定为50us。通过这样的set、reset条件,得到的多阻值状态图如6。
图6给出了经过优化后,相互匹配达到平衡状态后的set、reset脉冲下,RRAM器件可以达到稳定的多阻值状态,分别为LRS、HRS1、HRS2、HRS3、HRS4、HRS5、HRS6、HRS7、HRS8。各个不同的HRS代表在对应的set和reset条件下,reset过后RRAM器件的高阻值,LRS代表每次set过后RRAM器件的低阻值。包括LRS在内共有9个不同的阻态,并且任意两个阻态之间都能明显区分开。且对于任意阻态,其本身的一致性也十分良好,例如,LRS的相对标准差为6.8%,HRS1的相对标准差为4.4%、HRS2的相对标准差为9.9%、HRS3的相对标准差为8.1%、HRS4的相对标准差为17.5%、HRS5的相对标准差为12.3%、HRS6的相对标准差为15.6%、HRS7的相对标准差为21.1%、HRS8的相对标准差为14.0%。可见,相对标准差最大为21%,满足小于预设标准差阈值25%的条件。此外,上述9个不同的阻态中每两个相邻的阻态之间的高低电阻比值大于预设电阻比阈值2,即任意两个阻态之间都能明显区分开。例如,LRS的阻值为100ohm,HRS1的阻值为500ohm,HRS1与LRS之间的高低电阻比值为5,大于预设电阻比阈值2。
可见,本实施例针对阻变器件提出了一种获取多级稳定阻态的处理方式,同时调节set与reset的脉冲条件相互匹配达到平衡,例如固定reset条件,由低到高调节set脉冲高度,或者由窄到宽调节set脉冲宽度,可以得到一系列愈来愈高的高阻态。通过同时调节set和reset条件可以使阻变器件得到多个稳定的阻态,这种特性对阻变器件应用于存储、逻辑运算等领域很有帮助。
在一种优选实施方式中,所述通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,包括:
通过调节所述阻变器件set过程与reset过程的直流信号条件,获取多个set与reset直流信号条件匹配对。
在一种优选实施方式中,所述通过调节所述阻变器件set过程与reset过程的直流信号条件,获取多个set与reset直流信号条件匹配对,包括:
固定reset过程的直流信号条件,由低到高依次调节set过程的直流电压值和电流限流值,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset直流信号条件匹配对;
或,
固定set过程的直流信号条件,由低到高依次调节reset过程的直流电压值,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset直流信号条件匹配对。
可见,与上述脉冲信号不同的是,在本优选实施方式中采用的是采用直流信号作为外加激励信号,由于具体调节原理和过程和脉冲信号类似,故此处将不再详述。
由上面描述可知,本实施例提供的阻变器件多级稳定阻态实现方法,对于待处理的阻变器件,通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,其中,所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态。可见,本实施例提供的阻变器件多级稳定阻态实现方法,能够得到多个稳定且相互能够区分的阻态,该结果对阻变器件应用于存储、逻辑运算等领域很有帮助,例如,本实施例提供的阻变器件多级稳定阻态实现方法能够很大程度的解决背景技术部分提到的两个问题:第一,通过本发明提供的阻变器件多级稳定阻态实现方法能够得到多个稳定且能够相互区分的阻值状态,从而可以大大提高存储密度。第二,通过本发明提供的阻变器件多级稳定阻态实现方法可以大大减小每个阻值状态自身的波动,得到一致性良好的阻态,有利于增大读裕量。
基于相同的发明构思,本发明另一实施例提供了一种电子设备,参见图7,所述电子设备具体包括如下内容:处理器701、存储器702、通信接口703和总线704;
其中,所述处理器701、存储器702、通信接口703通过所述总线704完成相互间的通信;所述通信接口703用于实现各建模软件及智能制造装备模块库等相关设备之间的信息传输;
所述处理器701用于调用所述存储器702中的计算机程序,所述处理器执行所述计算机程序时实现上述实施例所述阻变器件多级稳定阻态实现方法中的全部步骤,例如,所述处理器执行所述计算机程序时实现下述步骤:
步骤101:对于待处理的阻变器件,通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,其中,所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态;
其中,所述多个稳定且相互能够区分的阻态是指多个阻态中每个阻态的相对标准差小于预设标准差阈值,且多个阻态中每两个相邻的阻态之间的高低电阻比值大于预设电阻比阈值;
其中,set过程是指所述阻变器件由高阻状态HRS到低阻状态LRS的过程;reset过程是指所述阻变器由低阻状态LRS到高阻状态HRS的过程。
基于相同的发明构思,本发明又一实施例提供了一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,该计算机程序被处理器执行时实现上述阻变器件多级稳定阻态实现方法中的全部步骤,例如,所述处理器执行所述计算机程序时实现下述步骤:
步骤101:对于待处理的阻变器件,通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,其中,所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态;
其中,所述多个稳定且相互能够区分的阻态是指多个阻态中每个阻态的相对标准差小于预设标准差阈值,且多个阻态中每两个相邻的阻态之间的高低电阻比值大于预设电阻比阈值;
其中,set过程是指所述阻变器件由高阻状态HRS到低阻状态LRS的过程;reset过程是指所述阻变器由低阻状态LRS到高阻状态HRS的过程。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用于说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种阻变器件多级稳定阻态实现方法,其特征在于,包括:
对于待处理的阻变器件,通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,其中,所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态;
其中,所述多个稳定且相互能够区分的阻态是指多个阻态中每个阻态的相对标准差小于预设标准差阈值,且多个阻态中每两个相邻的阻态之间的高低电阻比值大于预设电阻比阈值;
其中,set过程是指所述阻变器件由高阻状态HRS到低阻状态LRS的过程;reset过程是指所述阻变器由低阻状态LRS到高阻状态HRS的过程。
2.根据权利要求1所述的方法,其特征在于,所述通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,包括:
通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对。
3.根据权利要求2所述的方法,其特征在于,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定reset过程的脉冲信号条件,由低到高依次调节set过程的脉冲高度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲信号条件匹配对。
4.根据权利要求2所述的方法,其特征在于,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定reset过程的脉冲信号条件,由窄到宽依次调节set过程的脉冲宽度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
5.根据权利要求2所述的方法,其特征在于,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定set过程的脉冲信号条件,由低到高依次调节reset过程的脉冲高度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
6.根据权利要求2所述的方法,其特征在于,所述通过调节所述阻变器件set过程与reset过程的脉冲信号条件,获取多个set与reset脉冲信号条件匹配对,包括:
固定set过程的脉冲信号条件,由窄到宽依次调节reset过程的脉冲宽度,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset脉冲条件匹配对。
7.根据权利要求1所述的方法,其特征在于,所述通过调节所述阻变器件set过程与reset过程的激励信号条件,获取多个set与reset激励信号条件匹配对,包括:
通过调节所述阻变器件set过程与reset过程的直流信号条件,获取多个set与reset直流信号条件匹配对。
8.根据权利要求7所述的方法,其特征在于,所述通过调节所述阻变器件set过程与reset过程的直流信号条件,获取多个set与reset直流信号条件匹配对,包括:
固定reset过程的直流信号条件,由低到高依次调节set过程的直流电压值和电流限流值,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset直流信号条件匹配对;
或,
固定set过程的直流信号条件,由低到高依次调节reset过程的直流电压值,以能够实现多个稳定且相互能够区分的阻态为判断条件依次获取对应的多个set与reset直流信号条件匹配对。
9.一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1至8任一项所述阻变器件多级稳定阻态实现方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该计算机程序被处理器执行时实现如权利要求1至8任一项所述阻变器件多级稳定阻态实现方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810688986.4A CN108878646A (zh) | 2018-06-28 | 2018-06-28 | 一种阻变器件多级稳定阻态实现方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810688986.4A CN108878646A (zh) | 2018-06-28 | 2018-06-28 | 一种阻变器件多级稳定阻态实现方法及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108878646A true CN108878646A (zh) | 2018-11-23 |
Family
ID=64296536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810688986.4A Pending CN108878646A (zh) | 2018-06-28 | 2018-06-28 | 一种阻变器件多级稳定阻态实现方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108878646A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113436664A (zh) * | 2021-08-26 | 2021-09-24 | 之江实验室 | 一种阻变存储单元的电导线性对称调节方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060158948A1 (en) * | 2005-01-19 | 2006-07-20 | Elpida Memory, Inc | Memory device |
CN101847688A (zh) * | 2010-04-29 | 2010-09-29 | 北京大学 | 一种减小阻变存储器阻值离散性的方法 |
CN102709306A (zh) * | 2012-06-13 | 2012-10-03 | 北京大学 | 基于忆阻器和晶体管的存储器及实现多阻态的方法 |
-
2018
- 2018-06-28 CN CN201810688986.4A patent/CN108878646A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060158948A1 (en) * | 2005-01-19 | 2006-07-20 | Elpida Memory, Inc | Memory device |
CN101847688A (zh) * | 2010-04-29 | 2010-09-29 | 北京大学 | 一种减小阻变存储器阻值离散性的方法 |
CN102709306A (zh) * | 2012-06-13 | 2012-10-03 | 北京大学 | 基于忆阻器和晶体管的存储器及实现多阻态的方法 |
Non-Patent Citations (1)
Title |
---|
DONGBIN ZHU, ET AL.: "A New Operation Scheme to Obtain 3-bit Capacity per Cell in Hf02 Based RRAM with High Uniformity", 《2017 SILICON NANOELECTRONICS WORKSHOP(SNW)》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113436664A (zh) * | 2021-08-26 | 2021-09-24 | 之江实验室 | 一种阻变存储单元的电导线性对称调节方法 |
CN113436664B (zh) * | 2021-08-26 | 2021-12-14 | 之江实验室 | 一种阻变存储单元的电导线性对称调节方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105739944B (zh) | 一种基于忆阻器的多进制加法运算电路 | |
CN106374912B (zh) | 一种逻辑运算电路与操作方法 | |
CN107016200B (zh) | 一种基于磁控忆阻器的光滑细胞神经网络的电路设计方法 | |
CN104461389B (zh) | 一种混合存储器中数据迁移的自学习的方法 | |
CN105390520A (zh) | 忆阻器交叉阵列的参数配置方法 | |
CN110047044A (zh) | 一种图像处理模型的构建方法、装置及终端设备 | |
CN109905115A (zh) | 一种可逆逻辑电路及其操作方法 | |
CN108878646A (zh) | 一种阻变器件多级稳定阻态实现方法及电子设备 | |
WO2022217673A1 (zh) | 基于忆阻器的朴素贝叶斯分类器设计方法、系统及分类器 | |
Zhu et al. | Memristor-based image enhancement: high efficiency and robustness | |
CN104731599B (zh) | 一种图形用户界面外观调整方法和装置 | |
Zhu et al. | A versatile and accurate compact model of memristor with equivalent resistor topology | |
García-Redondo et al. | Self-controlled multilevel writing architecture for fast training in neuromorphic RRAM applications | |
Yesil et al. | Emulator circuits and resistive switching parameters of memristor | |
CN108229669A (zh) | 神经网络阵列的自学习 | |
CN109670221B (zh) | 一种由分数阶电容构成的三次非线性磁控忆阻电路 | |
Zhang et al. | A quantized convolutional neural network implemented with memristor for image denoising and recognition | |
CN107239212A (zh) | 分段选择视图呈现方法、装置及用户终端 | |
Beaini et al. | Deep green function convolution for improving saliency in convolutional neural networks | |
Wong et al. | Multilevel memristive non-volatile look-up table using two transmission gates one memristor memory cells | |
Su et al. | A π-Type Memristor Synapse and Neuron With Structural Plasticity | |
Dou et al. | A liquid electrolyte-based memristor with application in associate learning | |
Lohn et al. | Modeling of filamentary resistive memory by concentric cylinders with variable conductivity | |
Di Marco et al. | Targeting multistable dynamics in a second-order memristor circuit | |
CN103035838B (zh) | 阻变存储器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181123 |
|
RJ01 | Rejection of invention patent application after publication |