CN105390520A - 忆阻器交叉阵列的参数配置方法 - Google Patents
忆阻器交叉阵列的参数配置方法 Download PDFInfo
- Publication number
- CN105390520A CN105390520A CN201510689823.4A CN201510689823A CN105390520A CN 105390520 A CN105390520 A CN 105390520A CN 201510689823 A CN201510689823 A CN 201510689823A CN 105390520 A CN105390520 A CN 105390520A
- Authority
- CN
- China
- Prior art keywords
- memristor
- parameter
- matrix
- crossed array
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Landscapes
- Logic Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种忆阻器交叉阵列的参数配置方法,包括以下步骤:S1:获取忆阻器模型、矩阵参数、矩阵大小和工艺节点;S2:对可配置参数进行初始化;S3:将矩阵参数映射至忆阻器参数中;S4:确定交叉阵列的输入电压向量幅值,以获取交叉阵列进行模拟矩阵向量乘法的精度和功耗;S5:如果精度和功耗满足配置条件,则输出当前配置方案;S6:如果精度和功耗不满足配置条件,则进行进一步调整,并转至S3。本发明实施例的配置方法可以克服电路实际非理想因素,从而应用于模拟矩阵向量乘法运算,提高运算精度,同时优化功耗参数,有效地将矩阵向量乘法的参数映射至交叉阵列电路中的参数中,简单便捷。
Description
技术领域
本发明涉及计算机及电子信息技术领域,特别涉及一种忆阻器交叉阵列的参数配置方法。
背景技术
随着数据规模的迅速提升,以及神经元网络等非精确性数据处理算法的广泛应用,怎样利用计算机硬件高速、低功耗地处理数据成为关键的问题。这其中很多非精确数据处理算法涉及到大量的矩阵向量乘法运算。中央处理器(CPU)在进行矩阵向量乘法时受限于串行处理和数据读取的带宽限制,运算效率低下;而图形处理器(GPU)在进行矩阵向量乘法时虽然并行计算效率较高,但能耗较大。利用阻值可变的交叉阵列进行模拟矩阵向量乘法是解决这些问题的有效方法。首先,算法的非精确性允许模拟矩阵向量乘法的运算存在一定的误差;其次,模拟矩阵向量乘法可以将矩阵向量乘法的算法复杂度由O(n2)降为O(1),极大地提高了计算效率;最后,相比于数字矩阵向量乘法,模拟矩阵向量乘法的运算功耗极低。然而,如何有效地将矩阵向量乘法的系数映射到交叉阵列电路中的参数,达到运算精度、功耗的最佳结果,是个非常关键的问题。
阻值可变的交叉阵列结构是由横向和纵向分布的金属线,以及金属线交叉点上的阻值可变器件构成的。忆阻器是一种阻值可变的器件,其具有集成度高,读写速度快,操作功耗低,耐受度强,阻值连续可调并且与传统CMOS工艺兼容等优点。因此,忆阻器是交叉阵列节点上阻值可变器件的理想选择。当交叉阵列的每行输入不同幅值的电压后,同一列上的忆阻器会将相应的电压加权转化为电流并求和输出。为了将求和电流转化为电压输出,在每列的输出端口接负载电阻,外围电路只需读取负载电阻上的电压值即可。然而,忆阻器交叉阵列存在着一系列非理想的因素,例如:忆阻器的电流-电压特性曲线带有极强的非线性,忆阻器的阻值存在一定范围,在尺度缩减过程中互联线电阻会引起电压降,阵列的大小会对计算精度造成影响。因此,如何合理地将这些非理想因素考虑到忆阻器交叉阵列电路的参数映射过程中是亟待解决的。
发明内容
本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。
为此,本发明的目的在于提出一种忆阻器交叉阵列的参数配置方法,该方法可以克服电路实际非理想因素,并且简单便捷。
为达到上述目的,本发明实施例提出了一种忆阻器交叉阵列的参数配置方法,包括以下步骤:S1:获取忆阻器模型、矩阵参数、矩阵大小和工艺节点;S2:对忆阻器交叉阵列中配置参数进行初始化,配置参数包括输出端口的负载电阻、忆阻器的最大电阻值和最小电阻值中的一个或多个参数;S3:根据所述配置参数将所述矩阵参数映射至所述交叉阵列中忆阻器模型的忆阻器参数中;S4:确定交叉阵列的输入电压向量幅值,以根据输入电压向量幅值、映射后的忆阻器模型、所述矩阵大小和所述工艺节点获取所述交叉阵列进行模拟矩阵向量乘法的精度和功耗;S5:如果所述精度和功耗满足配置条件,则输出当前输出端口的负载电阻、忆阻器的最大电阻值和最小电阻值中的一个或多个参数;以及S6:如果所述精度和功耗不满足所述配置条件,则对所述忆阻器交叉阵列中输出端口的负载电阻、所述忆阻器的最大电阻值和最小电阻值等可配置参数进行调整,并转至所述S3。
根据本发明实施例提出的忆阻器交叉阵列的参数配置方法,首先获取忆阻器模型、矩阵参数、矩阵大小和工艺节点,其次在初始化之后,将矩阵参数映射至忆阻器参数中,通过输入电压向量幅值获取的精度和功耗判断是否需要对输出端口的负载电阻、最大电阻值和最小电阻值等可配置参数进一步调整,以输出最优配置,实现克服电路实际非理想因素的目的,从而应用于模拟矩阵向量乘法运算,提高运算精度、功耗的最佳结果,同时优化功耗参数,有效地将矩阵向量乘法的参数映射至交叉阵列电路中的参数中,简单便捷。
另外,根据本发明上述实施例的忆阻器交叉阵列的参数配置方法还可以具有如下附加的技术特征:
进一步地,在本发明的一个实施例中,所述忆阻器模型包括非线性电压-电流特性曲线和/或阻值的随机偏差。
进一步地,在本发明的一个实施例中,所述配置条件为获取所述模拟矩阵向量乘法的精度达到预设次数和/或所述负载电阻上的输出模拟信号达到预设分辨值和/或功耗达到预设功耗范围。
进一步地,在本发明的一个实施例中,根据交叉阵列参数的鲁棒性将所述矩阵参数映射至所述忆阻器参数中。
进一步地,在本发明的一个实施例中,根据所述忆阻器的阻值对所述模拟矩阵向量乘法的精度进行计算,或根据所述忆阻器交叉阵列中与输入端相距最远的输出端口的相对计算误差估算所述模拟矩阵向量乘法的精度,所述估算相对计算误差的公式为:
其中,V实际为所述忆阻器交叉阵列的实际输出电压值,V理论为所述忆阻器交叉阵列的理论输出电压值,∈为所述相对计算误差。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为根据本发明实施例的忆阻器交叉阵列的参数配置方法的流程图;
图2为根据本发明一个实施例的忆阻器交叉阵列的参数配置方法的流程图;
图3为根据本发明一个实施例的忆阻器交叉阵列的结构和参数示意图;
图4为根据本发明一个实施例的忆阻器交叉阵列的不同配置方案下功耗与计算误差结果的示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下面参照附图描述根据本发明实施例提出的忆阻器交叉阵列的参数配置方法。参照图1所示,该配置方法包括以下步骤:
S1:获取忆阻器模型、模拟矩阵向量乘法的矩阵参数、模拟矩阵向量乘法的矩阵大小和工艺节点。
其中,在本发明的一个实施例中,忆阻器模型包括非线性电压-电流特性曲线和阻值的随机偏差。
参照图2所示,本发明实施例首先给定忆阻器模型、特定应用需求的模拟矩阵向量乘中的矩阵系数和大小(即模拟矩阵向量乘法的矩阵参数和矩阵大小),以及工艺节点。
其中,工艺节点主要决定了互联线的寄生电阻,继而导致非理想的电压降,以及寄生电容和电感,继而导致输出稳定的延迟时间。参照图3所示,图3为忆阻器的交叉阵列的结构和参数示意图,交叉阵列的大小即矩阵大小主要决定了某一工艺节点下,电压降对输出端离输入端最远端口的计算精度。
S2:对忆阻器交叉阵列的配置参数进行初始化,配置参数包括输出端口的负载电阻、忆阻器的最大电阻值和最小电阻值中的一个或多个参数,也就是说,配置参数可以包括但不限于输出端口的负载电阻、忆阻器的最大电阻值和最小电阻值。
进一步地,参照图2所示,本发明实施例其次初始化输出端口的负载电阻、交叉阵列中忆阻器的最大和最小电阻值。
具体地,忆阻器交叉阵列的以下参数将作为变量,被合理配置:忆阻器的最大电阻值,主要决定了忆阻器的最大分压,继而导致忆阻器较强的非线性效应;忆阻器的最小电阻值,主要决定了忆阻器和互联线寄生电阻的分压比,继而影响输出端口的计算精度;忆阻器的最大电阻值和忆阻器的最小电阻值在阻值随机偏差的影响下共同决定了忆阻器阻值的量化精度,进而影响模拟乘法的计算精度;输出端口的负载电阻,主要决定了和互联线寄生电阻的分压比以及输出电流的大小,继而影响输出端口的计算精度。
S3:根据配置参数将所述矩阵参数映射至所述交叉阵列中忆阻器模型的忆阻器参数中。
其中,在本发明的一个实施例中,根据交叉阵列参数的鲁棒性将矩阵参数映射至忆阻器参数中。
进一步地,参照图2所示,结合输出端口的负载电阻,在忆阻器的最大和最小电阻值的限制下,将矩阵系数映射到忆阻器阻值参数。
S4:确定交叉阵列的输入电压向量幅值,以根据输入电压向量幅值、映射后的忆阻器模型、矩阵大小和工艺节点获取交叉阵列进行模拟矩阵向量乘法的精度和功耗。
进一步地,参照图2所示,在给定输入电压向量的幅度之后,计算忆阻器阵列进行模拟矩阵向量乘法与基准比较的精度。
其中,在本发明的一个实施例中,可以根据所述忆阻器的阻值对所述模拟矩阵向量乘法的精度进行计算,也可以根据忆阻器交叉阵列中输入端与相距最远的输出端口之间的相对计算误差估算模拟矩阵向量乘法的精度,估算相对计算误差的公式为:
其中,V实际为忆阻器交叉阵列的实际输出电压值,V理论为忆阻器交叉阵列的理论输出电压值,∈为相对计算误差。
S5:如果精度和功耗满足配置条件,则输出当前输出端口的负载电阻、忆阻器的最大电阻值和最小电阻值中的一个或多个参数。
S6:如果精度和功耗不满足所述配置条件,则对配置参数进行调整,并转至S3。
进一步地,在本发明的一个实施例中,配置条件为获取模拟矩阵向量乘法的精度达到预设次数和/或负载电阻上的输出模拟信号达到预设分辨值。其中,预设次数和预设分辨值可以由本领域的技术人员根据实际情况进行设置。
需要说明的是,本发明实施例的交叉阵列计算精度的比较基准是:没有互联线电阻、电容等所有寄生参数影响、且忆阻器简化为线性非阻变电阻的交叉阵列模型,其进行矩阵向量乘法计算输出的模拟信号值。
具体地,参照图2所示,如果计算精度连续提高一定的次数,或者输出模拟信号已经达到可分辨的最小值,则停止参数配置过程,否则提高或者降低输出端口的负载电阻,调整忆阻器的最大、最小电阻值,迭代地进行步骤S2至步骤S4直到参数配置结束。最后综合考虑计算精度和运算的功耗,输出之前迭代过程中最优的负载电阻、交叉阵列中忆阻器的最大和最小电阻值参数。
在本发明的一个具体实施例中,给定的忆阻器模型可包括忆阻器的电压-电流关系,根据此模型可以决定不同输入电压下的等效电阻,从而确定忆阻器电压-电流关系中最接近线性的区域作为阻值映射区域。此模型还可包括忆阻器阻值的随机偏差范围,根据此模型可决定在给定忆阻器的最大、最小电阻值下忆阻器元件可保存的数据精度,从而进一步影响到模拟矩阵向量乘的计算精度,如图4所示。
进一步地,给定特定应用需求的模拟矩阵向量乘中的矩阵系数和大小,以及工艺节点。其中阵列的大小和工艺节点会影响到输出的计算精度。计算精度由到输入端最远的输出端口的相对计算误差决定,如式1所示。
式1为:
其中,V实际为忆阻器交叉阵列的实际输出电压值,V理论为忆阻器交叉阵列的理论输出电压值,∈为相对计算误差,即相对错误率。
进一步地,给定输出端口的负载电阻。负载电阻用于将每一列的输出电流转化为输出电压。然而受到互联线电阻的影响,负载电阻上的压降有一部分被互联线分走。因而负载电阻阻值越大,计算精度越高。
进一步地,结合输出端口的负载电阻,在忆阻器的最大和最小电阻值的限制下,将矩阵系数映射到忆阻器参数。其中矩阵向量乘的参数如式2所示,其中矩阵中每一个参数相对于电路中参数的映射关系如式3所示。为了使得阵列能够表征正负参数,正负阵列参数和矩阵参数的映射关系如式4所示。
式2为:
其中,Vo,1为输出电压值,cj,k为矩阵系数,Vi,n输入电压值。
式3为:
其中,ck,j为矩阵系数,gk,j为阻变存储器电导,gs为负载电阻电导。
式4为:
其中,为输出电压,为输入电压,C-为负矩阵系数,C+为正矩阵系数,为矩阵系数。
进一步地,考虑到负载电阻的影响,并且忆阻器阻值存在最大最小的范围限制,将采用一种动态算法进行配置参数的计算,即根据交叉阵列参数的鲁棒性将矩阵参数映射至忆阻器参数中,算法如表1所示
表1
其中,式5为:
其中,为矩阵系数,为正矩阵系数,为负矩阵系数,C+为映射后的正矩阵系数,C-为映射后的负矩阵系数,α为幅度调节参量,Δ为平移调节参量。
式6为:
其中,ck,j +为正矩阵系数,ck,j为矩阵系数。
式7为:
其中,ck,j -为负矩阵系数,ck,j为矩阵系数。
式8为:
χmin≤ck,j≤χmax
其中,ck,j为矩阵系数,χmin为矩阵系数最小值,χmax为矩阵系数最大值。
式9为:
其中,gon为阻变存储器电导最大值,goff为阻变存储器电导最小值,gs为负载电导,χmin为矩阵系数最小值,为矩阵大小。
式10为:
其中,χmax为矩阵系数最大值,gon为阻变存储器电导最大值,goff为阻变存储器电导最小值,gs为负载电导,N为矩阵大小。
式11为:
其中,α为幅度调节参量,χmin为矩阵系数最小值,χmax为矩阵系数最大值,cmax为映射后矩阵系数最大值。
式12为:
其中,α为幅度调节参量,χmin为矩阵系数最小值,χmax为矩阵系数最大值,cmax为映射后矩阵系数最大值,Δ为平移调节参量。
式13为:
其中,ck,j为矩阵系数,gs为负载电导,gk,j为阻变存储器电导。
需要注意的是,给定输入电压向量的幅度。输入电压的向量幅度不能过大,否则会导致器件的电流-电压关系中非线性因素加强。
在本发明的实施例中,本发明实施例考虑了工艺节点中互联线寄生电阻电容效应、考虑了交叉阵列的大小和考虑了忆阻器非线性电流-电压模型。在给定条件下,输入忆阻器电导的最大值、最小值,负载电导值以及矩阵系数,从而可以寻找到一组合适矩阵参数映射为交叉阵列硬件的参数,以根据精度的优化目标,优化忆阻器电导的最大值、最小值以及负载电导值
根据本发明实施例提出的忆阻器交叉阵列的参数配置方法,首先获取忆阻器模型、矩阵参数、矩阵大小和工艺节点,其次在初始化之后,将矩阵参数映射至忆阻器参数中,通过输入电压向量幅值获取的精度和功耗判断是否需要对输出端口的负载电阻、最大电阻值和最小电阻值进一步调整,以输出最优配置,实现克服电路实际非理想因素的目的,从而应用于模拟矩阵向量乘法运算,提高运算精度、功耗和面积的最佳结果,有效地将矩阵向量乘法的参数映射至交叉阵列电路中的参数中,简单便捷。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (5)
1.一种忆阻器交叉阵列的参数配置方法,其特征在于,包括以下步骤:
S1:获取忆阻器模型、模拟矩阵向量乘法的矩阵参数、所述模拟矩阵向量乘法的矩阵大小和工艺节点;
S2:对忆阻器交叉阵列的配置参数进行初始化,所述配置参数包括输出端口的负载电阻、忆阻器的最大电阻值和最小电阻值中的一个或多个参数;
S3:根据所述配置参数将所述矩阵参数映射至所述交叉阵列中忆阻器模型的忆阻器参数中;
S4:确定交叉阵列的输入电压向量幅值,以根据输入电压向量幅值、映射后的忆阻器模型、所述矩阵大小和所述工艺节点获取所述交叉阵列进行模拟矩阵向量乘法的精度和功耗;
S5:如果所述精度和功耗满足配置条件,则输出当前输出端口的负载电阻、忆阻器的最大电阻值和最小电阻值中的一个或多个参数;以及
S6:如果所述精度和功耗不满足所述配置条件,则对所述配置参数进行调整,并转至所述S3。
2.根据权利要求1所述的忆阻器交叉阵列的参数配置方法,其特征在于,所述忆阻器模型包括非线性的电压-电流特性曲线和/或阻值的随机偏差。
3.根据权利要求1所述的忆阻器交叉阵列的参数配置方法,其特征在于,所述配置条件为获取所述模拟矩阵向量乘法的精度达到预设次数和/或所述负载电阻上的输出模拟信号达到预设分辨值和/或所述交叉阵列的功耗达到预设功耗范围。
4.根据权利要求1所述的忆阻器交叉阵列的参数配置方法,其特征在于,根据交叉阵列参数的鲁棒性将所述矩阵参数映射至所述忆阻器参数中。
5.根据权利要求1所述的忆阻器交叉阵列的参数配置方法,其特征在于,根据所述忆阻器的阻值对所述模拟矩阵向量乘法的精度进行计算,或根据所述忆阻器交叉阵列中与输入端相距最远的输出端口的相对计算误差估算所述模拟矩阵向量乘法的精度,所述估算相对计算误差的公式为:
其中,V实际为所述忆阻器交叉阵列的实际输出电压值,V理论为所述忆阻器交叉阵列的理论输出电压值,∈为所述相对计算误差。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510689823.4A CN105390520B (zh) | 2015-10-21 | 2015-10-21 | 忆阻器交叉阵列的参数配置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510689823.4A CN105390520B (zh) | 2015-10-21 | 2015-10-21 | 忆阻器交叉阵列的参数配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105390520A true CN105390520A (zh) | 2016-03-09 |
CN105390520B CN105390520B (zh) | 2018-06-22 |
Family
ID=55422615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510689823.4A Active CN105390520B (zh) | 2015-10-21 | 2015-10-21 | 忆阻器交叉阵列的参数配置方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105390520B (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108228642A (zh) * | 2016-12-21 | 2018-06-29 | 华为技术有限公司 | 一种基于忆阻器的项目推荐以及装置 |
CN109165730A (zh) * | 2018-09-05 | 2019-01-08 | 电子科技大学 | 交叉阵列神经形态硬件中状态量化网络实现方法 |
CN109214048A (zh) * | 2018-07-27 | 2019-01-15 | 西南大学 | 利用混合cmos-忆阻器模糊逻辑门电路及其设计方法 |
CN109408961A (zh) * | 2018-10-24 | 2019-03-01 | 湖北大学 | 忆阻器阵列模型的处理方法和装置 |
CN111130544A (zh) * | 2018-09-21 | 2020-05-08 | 特忆智能科技 | 基于交叉开关的计算环境中的缺陷减轻 |
CN111144058A (zh) * | 2020-01-03 | 2020-05-12 | 首都师范大学 | 缓解忆阻器交叉阵列中潜通路影响的方法及相关设备 |
CN112215344A (zh) * | 2020-09-30 | 2021-01-12 | 清华大学 | 神经网络电路的校正方法以及设计方法 |
CN112955863A (zh) * | 2018-11-13 | 2021-06-11 | 罗伯特·博世有限公司 | 用于实现矩阵运算的方法和设备 |
CN113098492A (zh) * | 2021-03-26 | 2021-07-09 | 杭州电子科技大学 | 基于三值忆阻器交叉阵列的数字同或与异或门实现方法 |
CN114282478A (zh) * | 2021-11-18 | 2022-04-05 | 南京大学 | 一种修正可变电阻器件阵列点乘误差的方法 |
WO2022222498A1 (zh) * | 2021-04-20 | 2022-10-27 | 清华大学 | 基于忆阻器阵列的数据处理方法、电子装置 |
WO2023000587A1 (zh) * | 2021-07-21 | 2023-01-26 | 清华大学 | 计算装置及其鲁棒性处理方法 |
WO2024098492A1 (zh) * | 2022-11-09 | 2024-05-16 | 深圳先进技术研究院 | 忆阻器精度重构计算的误差校正方法、系统、计算机设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102881333A (zh) * | 2012-09-25 | 2013-01-16 | 北京大学 | 移位寄存器电路和芯片 |
CN103199813A (zh) * | 2013-04-27 | 2013-07-10 | 清华大学 | 基于负反馈思想的忆阻器阻值状态控制电路 |
US20150170025A1 (en) * | 2013-12-18 | 2015-06-18 | The Government Of The United States Of America As Represented By The Secretary | Method and apparatus for performing close-loop programming of resistive memory devices in crossbar array based hardware circuits and systems |
-
2015
- 2015-10-21 CN CN201510689823.4A patent/CN105390520B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102881333A (zh) * | 2012-09-25 | 2013-01-16 | 北京大学 | 移位寄存器电路和芯片 |
CN103199813A (zh) * | 2013-04-27 | 2013-07-10 | 清华大学 | 基于负反馈思想的忆阻器阻值状态控制电路 |
US20150170025A1 (en) * | 2013-12-18 | 2015-06-18 | The Government Of The United States Of America As Represented By The Secretary | Method and apparatus for performing close-loop programming of resistive memory devices in crossbar array based hardware circuits and systems |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108228642A (zh) * | 2016-12-21 | 2018-06-29 | 华为技术有限公司 | 一种基于忆阻器的项目推荐以及装置 |
CN109214048A (zh) * | 2018-07-27 | 2019-01-15 | 西南大学 | 利用混合cmos-忆阻器模糊逻辑门电路及其设计方法 |
CN109165730A (zh) * | 2018-09-05 | 2019-01-08 | 电子科技大学 | 交叉阵列神经形态硬件中状态量化网络实现方法 |
CN111130544A (zh) * | 2018-09-21 | 2020-05-08 | 特忆智能科技 | 基于交叉开关的计算环境中的缺陷减轻 |
CN109408961A (zh) * | 2018-10-24 | 2019-03-01 | 湖北大学 | 忆阻器阵列模型的处理方法和装置 |
CN109408961B (zh) * | 2018-10-24 | 2023-04-18 | 湖北大学 | 忆阻器阵列模型的处理方法和装置 |
CN112955863A (zh) * | 2018-11-13 | 2021-06-11 | 罗伯特·博世有限公司 | 用于实现矩阵运算的方法和设备 |
CN111144058B (zh) * | 2020-01-03 | 2022-10-21 | 首都师范大学 | 缓解忆阻器交叉阵列中潜通路影响的方法及相关设备 |
CN111144058A (zh) * | 2020-01-03 | 2020-05-12 | 首都师范大学 | 缓解忆阻器交叉阵列中潜通路影响的方法及相关设备 |
CN112215344A (zh) * | 2020-09-30 | 2021-01-12 | 清华大学 | 神经网络电路的校正方法以及设计方法 |
CN113098492A (zh) * | 2021-03-26 | 2021-07-09 | 杭州电子科技大学 | 基于三值忆阻器交叉阵列的数字同或与异或门实现方法 |
CN113098492B (zh) * | 2021-03-26 | 2022-07-26 | 杭州电子科技大学 | 基于三值忆阻器交叉阵列的数字同或与异或门实现方法 |
WO2022222498A1 (zh) * | 2021-04-20 | 2022-10-27 | 清华大学 | 基于忆阻器阵列的数据处理方法、电子装置 |
WO2023000587A1 (zh) * | 2021-07-21 | 2023-01-26 | 清华大学 | 计算装置及其鲁棒性处理方法 |
CN114282478A (zh) * | 2021-11-18 | 2022-04-05 | 南京大学 | 一种修正可变电阻器件阵列点乘误差的方法 |
WO2023087910A1 (zh) * | 2021-11-18 | 2023-05-25 | 南京大学 | 一种修正可变电阻器件阵列点乘误差的方法 |
CN114282478B (zh) * | 2021-11-18 | 2023-11-17 | 南京大学 | 一种修正可变电阻器件阵列点乘误差的方法 |
WO2024098492A1 (zh) * | 2022-11-09 | 2024-05-16 | 深圳先进技术研究院 | 忆阻器精度重构计算的误差校正方法、系统、计算机设备 |
Also Published As
Publication number | Publication date |
---|---|
CN105390520B (zh) | 2018-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105390520A (zh) | 忆阻器交叉阵列的参数配置方法 | |
CN112085185A (zh) | 量化参数调整方法、装置及相关产品 | |
US20200111008A1 (en) | Artificial neural network circuit training method, training program, and training device | |
CN105278353B (zh) | 智能采集数据的方法、系统与数据处理装置 | |
US10474776B2 (en) | Pipe network analysis apparatus, pipe network analysis method, and storage medium | |
KR102424916B1 (ko) | 배터리 진단 방법 및 그 장치 | |
CN109754359A (zh) | 一种应用于卷积神经网络的池化处理的方法及系统 | |
CN103199813B (zh) | 基于负反馈思想的忆阻器阻值状态控制电路 | |
CN102467593B (zh) | 非线性电路时域模型降阶方法及装置 | |
JP6109326B2 (ja) | 電力系統状態推定装置およびその電力系統状態推定方法 | |
CN112200596B (zh) | 一种电力系统区域边际电价确定方法、系统、装置及介质 | |
CN109408870A (zh) | 一种基于边界约束的拓扑网格生成方法及电子设备 | |
Geuss et al. | Parametric model order reduction by sparse-grid-based interpolation on matrix manifolds for multidimensional parameter spaces | |
CN114861995A (zh) | 电力物资的需求预测方法、装置和计算机设备 | |
CN110350507B (zh) | 直流微网等效电容确定方法、装置及计算机可读存储介质 | |
CN110046472B (zh) | 基于电流传输器的二次非线性磁控忆阻模拟器 | |
Dialynas et al. | A computer system for the stochastic disaggregation of monthly into daily hydrological time series as part of a three-level multivariate scheme | |
CN115459299B (zh) | 低压配电无功调节方法、装置、计算机设备和存储介质 | |
JPH10320444A (ja) | 回路シミュレータによる水道管網の解析方法及びその解析装置 | |
CN111828248B (zh) | 一种风力发电机组的参考功率曲线生成方法、系统及装置 | |
CN116542203B (zh) | 基于嵌入式与数字化实现穿戴设备的电路模拟方法及装置 | |
CN118013314A (zh) | 一种基于负荷计算的海缆载流评估方法、装置和终端设备 | |
CN117634395A (zh) | 功率器件平衡应力-损耗的暂态应力优化方法与设备 | |
US20080115095A1 (en) | Method for feedback circuit design | |
CN117308136A (zh) | 一种基于历史运行数据统计的工业锅炉负荷分配方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |