CN109408961B - 忆阻器阵列模型的处理方法和装置 - Google Patents

忆阻器阵列模型的处理方法和装置 Download PDF

Info

Publication number
CN109408961B
CN109408961B CN201811248669.7A CN201811248669A CN109408961B CN 109408961 B CN109408961 B CN 109408961B CN 201811248669 A CN201811248669 A CN 201811248669A CN 109408961 B CN109408961 B CN 109408961B
Authority
CN
China
Prior art keywords
memristor
target
data
model
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811248669.7A
Other languages
English (en)
Other versions
CN109408961A (zh
Inventor
臧新风
沈谅平
王浩
马国坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei University
Original Assignee
Hubei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei University filed Critical Hubei University
Priority to CN201811248669.7A priority Critical patent/CN109408961B/zh
Publication of CN109408961A publication Critical patent/CN109408961A/zh
Application granted granted Critical
Publication of CN109408961B publication Critical patent/CN109408961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明涉及一种忆阻器阵列模型的处理方法和装置,该方法包括:获取样本忆阻器在应用过程中的至少一组样本数据,其中样本数据包括电压数据和电流数据;将样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列;为忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符;将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定目标忆阻器的阻值;将目标忆阻器的阻值作为反馈信号更新忆阻器阵列模型以更新目标忆阻器的阻值,当目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型。减小了忆阻器模型和实际忆阻器特性之间的偏差,提高了对实际忆阻器的阵列误差分析以及特性分析的准确性。

Description

忆阻器阵列模型的处理方法和装置
技术领域
本发明涉及忆阻器模型应用的技术领域,具体涉及一种忆阻器阵列模型的处理方法和装置。
背景技术
忆阻器,全称记忆电阻器,是表示磁通与电荷关系的电路器件,忆阻器具有电阻的量纲,但和电阻不同的是,忆阻的阻值是由流经它的电荷确定,因此,通过测定忆阻的阻值,便可知道流经它的电荷量,从而有记忆电荷的作用。
随着忆阻器技术的研究和发展,部分实际忆阻器还不是特别稳定,封装也比较困难,为了研究忆阻器的各种特性,研究人员提出了基于忆阻器的各种数学模型。
由于现有的忆阻器模型与实际的忆阻器器件的特性之间还存在一定的差距,且现有的不同材料的忆阻器的忆阻器模型之间不具有通用性,给实际忆阻器的性能分析带来极大的技术困难。
发明内容
有鉴于此,本发明的目的在于克服现有技术的不足,提供一种忆阻器阵列模型的处理方法和装置,减小了忆阻器模型和实际忆阻器特性之间的偏差,提高了对实际忆阻器的阵列误差分析以及特性分析的准确性。
为实现以上目的,本发明采用如下技术方案:
第一方面,本发明实施例提供了一种忆阻器阵列模型的处理方法,该方法包括:
获取样本忆阻器在应用过程中的至少一组样本数据,其中所述样本数据包括电压数据和电流数据;
将所述样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列;
为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符;
将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的阻值;
将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型。
进一步的,所述将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的阻值,包括:
将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的中间电压和与所述中间电压对应的中间电流;
根据所述中间电压和所述中间电流确定所述目标忆阻器的阻值。
进一步的,所述将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型,包括:
将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值;
当所述目标忆阻器的中间电压和与所述中间电压对应的中间电流满足设定的条件时,确定目标忆阻器阵列模型。
进一步的,所述数据包括高阻态参数数据和低组态参数数据;
相应的,所述为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符,包括:
为所述忆阻器阵列中的每一个忆阻器对应的高阻态参数数据添加第一标识符;
为所述忆阻器阵列中的每一个忆阻器对应的低组态参数数据添加第二标识符。
进一步的,所述为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符,包括:
根据忆阻器阵列的维度生成第一矩阵,并对所述第一矩阵进行重组生成目标矩阵,以根据所述目标矩阵利用循环为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符。
进一步的,所述将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型之后,还包括:
对所述目标忆阻器阵列模型中的目标信号进行标注,其中,所述目标信号包括电压信号、电流信号和电阻信号;
提取所述目标信号并进行保存;
建立新的程序文件,以获取设定类型的结构体数据;
解析所述结构体数据,以获取矩阵数据并展示。
第二方面,本发明实施例提供了一种忆阻器阵列模型的处理装置,该装置包括:
数据获取模块,用于获取样本忆阻器在应用过程中的至少一组样本数据,其中所述样本数据包括电压数据和电流数据;
数据存储模块,用于将所述样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列;
标识符添加模块,用于为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符;
比较模块,用于将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的阻值;
模型确定模块,用于将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型。
进一步的,所述比较模块具体用于:
将所述目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定中间电压和与所述中间电压对应的中间电流;
根据所述中间电压和所述中间电流确定所述忆阻器的阻值。
进一步的,所述模型确定模块具体用于:
将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值;
当所述目标忆阻器的中间电压和与所述中间电压对应的中间电流满足设定的条件时,确定目标忆阻器阵列模型。
进一步的,所述数据包括高阻态参数数据和低组态参数数据;
相应的,所述标识符添加模块具体用于:
为所述忆阻器阵列中的每一个忆阻器对应的高阻态参数数据添加第一标识符;
为所述忆阻器阵列中的每一个忆阻器对应的低组态参数数据添加第二标识符。
本发明采用以上技术方案,获取样本忆阻器在应用过程中的至少一组样本数据,其中样本数据包括电压数据和电流数据;将样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列;为忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符;将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定目标忆阻器的阻值;将目标忆阻器的阻值作为反馈信号更新忆阻器阵列模型以更新目标忆阻器的阻值,当目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型。减小了忆阻器模型和实际忆阻器特性之间的偏差,提高了对实际忆阻器的阵列误差分析以及特性分析的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a是本发明实施例一提供的一种忆阻器阵列模型的处理方法的流程图;
图1b是本发明实施例一中适用的一种用于评估分析的忆阻器模型框图;
图2是本发明实施例二提供的一种忆阻器阵列模型的处理方法的流程图;
图3是本发明实施例三提供的一种忆阻器信号的提取过程的流程图;
图4是本发明实施例四提供的一种忆阻器阵列模型的处理装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将对本发明的技术方案进行详细的描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式,都属于本发明所保护的范围。
实施例一
图1a为本发明实施例一提供的一种忆阻器阵列模型的处理方法的流程图,本实施例可适用于需要更准确的确定忆阻器的阻值的忆阻器模型的处理过程中的情况,该方法可以由本发明实施例提供的忆阻器阵列模型的处理装置来执行,该装置可采用软件和/或硬件的方式实现。参考图1a,该方法具体可以包括如下步骤:
S110、获取样本忆阻器在应用过程中的至少一组样本数据,其中所述样本数据包括电压数据和电流数据。
其中,忆阻器,全称记忆电阻器,是表示磁通与电荷关系的电路器件,忆阻器具有电阻的量纲,但和电阻不同的是,忆阻的阻值是由流经它的电荷确定,因此,通过测定忆阻器的阻值,便可知道流经它的电荷量,从而有记忆电荷的作用,而电阻中,流经电阻的电流和电压是固定的不变的。针对忆阻器,同一时刻的电压对应两个电流,例如,给忆阻器加正向电压至U1时,电流为I1,该状态可以称为高阻状态,该状态下的数据可称为高阻态数据;给忆阻器加反向电压至U1时,电流为I2,该状态可以称为低阻状态,该状态下的数据可以称为低阻态数据。
具体的,选取至少一个样本忆阻器,下面以一个样本忆阻器进行说明。首先让样本忆阻器处于正常工作状态,获取该样本忆阻器在应用过程中的至少一组样本数据,在本发明实施例中,以选取20组样本数据为例。其中,一组样本数据中包括电压数据和该电压数据对应的电流数据。由于忆阻器的特性可知,每个电压对应两个电流,其中一个为加正向电压时的高阻态电流,另一个为加反向电压时的低阻态电流。
S120、将所述样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列。
具体的,对收集到的样本数据进行处理,其中,可以是在Excel中将其处理成矩阵,并将处理后的样本数据存储在忆阻器模型的仿真文件中。示例性的,本发明实施例的应用场景为matlab仿真过程,其中matlab是解释型语言,也即,matlab命令行中敲入的命令在当前matlab进程中被解释、运行。但是,每次执行一个任务时敲入长长的命令序列很繁琐,可以通过编写的.m文件来解决这个问题,.m文件也即程序文件。.m文件的好处在于它可以保存命令,还可以轻易地修改命令,而无需重新敲入整个命令行。
S130、为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符。
具体的,为了在仿真过程中更方便的对数据的进行识别以及应用,需要为忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符,通过对标识符进行解析,即可获得忆阻器对应的数据的数据类型,而无需对数据内容进行分析来获取数据类型。在一个具体的例子中,标识符可以是flag=0和flag=1。
S140、将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的阻值。
具体的,在实际的仿真过程中,将研究对象的忆阻器称为目标忆阻器,获取目标忆阻器的实时电压,根据所述实时电压,通过对应的标识符确定与所述实时电压对应的标准电压,将所述实时电压与所述标准电压进行比较,选取最接近的电压数据,进而确定目标忆阻器的阻值。
S150、将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型。
其中,在仿真过程中,可变电阻器可以实现忆阻器阵列的自动分压功能,该忆阻器阵列模型将加在可变电阻两端的电压信号和忆阻器数据的标识符进行提取并传递给matlab函数。图1b示出了一种用于评估分析的忆阻器模型框图,其中,Ps为可变电阻,u表示目标电阻的实时电压,U表示可变电阻两端的电压,R表示目标忆阻器的电阻,flag为标识符,fcn为仿真过程中的功能符号。具体的,将目标忆阻器的阻值作为反馈信号输入至用于阵列评估的忆阻器分析模型中,作为反馈信号传递为可变电阻的物理信号端,循环执行该过程,不断更新目标忆阻器两端电压和目标忆阻器的阻值,最终达到稳定。在一个具体的例子中,当忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型,其中,设定的条件可以是通过与样本忆阻器的阻值进行比较来确定。
本发明实施例中,通过获取样本忆阻器在应用过程中的至少一组样本数据,其中样本数据包括电压数据和电流数据;将样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列;为忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符;将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定目标忆阻器的阻值;将目标忆阻器的阻值作为反馈信号更新忆阻器阵列模型以更新目标忆阻器的阻值,当目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型。减小了忆阻器模型和实际忆阻器特性之间的偏差,提高了对实际忆阻器的阵列误差分析以及特性分析的准确性。
可选的,所述数据包括高阻态参数数据和低组态参数数据;相应的,所述为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符,包括:为所述忆阻器阵列中的每一个忆阻器对应的高阻态参数数据添加第一标识符;为所述忆阻器阵列中的每一个忆阻器对应的低组态参数数据添加第二标识符。
其中,忆阻器数据包括高阻态参数数据和低阻态参数数据,其中,高阻态参数数据可以是给忆阻器加正向电压时的电压数据和与之对应的电流数据,低阻态参数数据可以是给忆阻器加反向电压时的电压数据和与之对应的电流数据。在本发明实施例中,给忆阻器阵列中的每一个忆阻器对应的高阻态参数数据添加第一标识符,例如flag=0,给忆阻器阵列中的每一个忆阻器对应的低阻态参数添加第二标识符,例如,flag=1。在一个具体的例子中,可以调用仿真处理中的自动参数配置模块对忆阻器阵列的高低组态进行自动配置。
示例性的,所述为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符,包括:根据忆阻器阵列的维度生成第一矩阵,并对所述第一矩阵进行重组生成目标矩阵,以根据所述目标矩阵利用循环为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符。
具体的,输入忆阻器阵列的维度n,生成相应的nxn矩阵,对nxn矩阵进行重组,生成1xn^2的矩阵,然后利用循环配置忆阻器阵列中的每一个忆阻器模型的高低阻态参数flag(也即,为每一个忆阻器对应的数据添加对应的标识符),例如,flag=1为低阻态,flag为0为高阻态。
实施例二
图2为本发明实施例二提供的一种忆阻器阵列模型的处理方法的流程图,本实施例在上述实施例的基础上,对“将所述忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述忆阻器的阻值”进行了优化。参考图2,该方法具体可以包括如下步骤:
S210、获取样本忆阻器在应用过程中的至少一组样本数据,其中所述样本数据包括电压数据和电流数据。
S220、将所述样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列。
S230、为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符。
S240、将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的中间电压和与所述中间电压对应的中间电流。
具体的,将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,选取和实时电压最接近的电压数据和与之对应的电流数据,记为,目标忆阻器的中间电压数据和中间电流数据。
S250、根据所述中间电压和所述中间电流确定所述目标忆阻器的阻值。
具体的,将中间电压和中间电流做商,确定目标忆阻器的阻值。
S260、将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型。
本发明实施例中,通过将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的中间电压和与所述中间电压对应的中间电流,根据所述中间电压和所述中间电流确定所述目标忆阻器的阻值。实现了对目标忆阻器电阻的确定过程,进而根据目标忆阻器电阻更新忆阻器模型,以确定目标忆阻器模型。
在上述技术方案的基础上,所述将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型,具体可以通过如下方式实现:将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值;当所述目标忆阻器的中间电压和与所述中间电压对应的中间电流满足设定的条件时,确定目标忆阻器阵列模型。
其中,将忆阻器的阻值作为反馈信号更新忆阻器阵列模型以更新忆阻器的阻值,当中间电压和与所述中间电压对应的中间电流满足设定的条件时,确定目标忆阻器阵列模型。在一个具体的例子中,如果高低阻态标志flag=1,代表该忆阻器为低阻态,matlab函数将传入的电压信号u与从实际忆阻器器件测试中收集的处理之后的数据UI1进行比较;如果高低阻态标志flag=0,代表该忆阻器为高阻态,matlab函数将传入的电压信号u与从实际忆阻器器件测试中收集的处理之后的数据UI0进行比较,实现了电压的比较过程。
实施例三
图3为本发明实施例三提供的一种忆阻器信号的提取过程的流程图,本实施例在上述实施例的基础上实现。参考图3,该方法具体可以包括如下步骤:
S310、对所述目标忆阻器阵列模型中的目标信号进行标注,其中,所述目标信号包括电压信号、电流信号和电阻信号。
具体的,确定目标忆阻器阵列模型中的目标信号,对目标信号进行表述,其中,目标信号包括电压信号、电流信号和电阻信号。示例性的,可以通过可见处理的方式进行标注,方便后续在仿真结果中对数据进行提取。
S320、提取所述目标信号并进行保存。
其中,将系统仿真得到的数据进行提取,具体的,可以运用matlab中的SimulationData Inspector工具对标注的信号进行提取,保存在UIR.mat文件中。
S330、建立新的程序文件,以获取设定类型的结构体数据。
具体的,建立新的用于处理仿真结果数据的m程序文件,将UIR.mat导入并加载到当前工作空间中,以获取设定类型的结构体数据,例如得到数据结构为dataset类型的结构体数据。
S340、解析所述结构体数据,以获取矩阵数据并展示。
示例性的,根据上述结构体类型的相应操作方法对该数据进行解析并获取所需要的数据,对得到的数据进行提取和求矩阵转置和求矩阵绝对值以及矩阵重组等操作得到所需的矩阵数据,最后将矩阵数据通过matlab的相关绘图函数使数据可视化,得到基于实际忆阻器器件数据的阵列误差分析的矩阵强度图。
本发明实施例中,通过对所述目标忆阻器阵列模型中的目标信号进行标注,提取所述目标信号并进行保存,建立新的程序文件,以获取设定类型的结构体数据解析所述结构体数据,以获取矩阵数据并展示。通过仿真得到的图形实现了对忆阻器阵列模型的误差分析评估,实现了信号自动提取以及仿真结果的自动处理,给忆阻器存储阵列的研究带来了极大的便利。需要说明的是,S310-S340发生在稳定的忆阻器阵列模型确定以后,需要对数据模型进行忆阻器阵列误差分析评估的场景中。
实施例四
图4是本发明是实施例四提供的一种忆阻器阵列模型的处理装置的结构示意图,该装置适用于执行本发明实施例提供给的一种忆阻器阵列模型的处理方法。如图4所示,该装置具体可以包括:
数据获取模块410,用于获取样本忆阻器在应用过程中的至少一组样本数据,其中所述样本数据包括电压数据和电流数据;
数据存储模块420,用于将所述样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列;
标识符添加模块430,用于为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符;
比较模块440,用于将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的阻值;
模型确定模块450,用于将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型。
进一步的,比较模块440具体用于:
将所述目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定目标忆阻器的中间电压和与所述中间电压对应的中间电流;
根据所述中间电压和所述中间电流确定所述忆阻器的阻值。
进一步的,模型确定模块450具体用于:
将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值;
当目标忆阻器的所述中间电压和与所述中间电压对应的中间电流满足设定的条件时,确定目标忆阻器阵列模型。
进一步的,所述数据包括高阻态参数数据和低组态参数数据;
相应的,标识符添加模块430具体用于:
为所述忆阻器阵列中的每一个忆阻器对应的高阻态参数数据添加第一标识符;
为所述忆阻器阵列中的每一个忆阻器对应的低组态参数数据添加第二标识符。
进一步的,标识符添加模块430具体用于:
根据忆阻器阵列的维度生成第一矩阵,并对所述第一矩阵进行重组生成目标矩阵,以根据所述目标矩阵利用循环为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符。
进一步的,还包括展示模块,用于在所述将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型之后,对所述目标忆阻器阵列模型中的目标信号进行标注,其中,所述目标信号包括电压信号、电流信号和电阻信号;提取所述目标信号并进行保存;建立新的程序文件,以获取设定类型的结构体数据;解析所述结构体数据,以获取矩阵数据并展示。
本发明实施例提供的忆阻器阵列模型的处理装置可执行本发明任意实施例提供的忆阻器阵列模型的处理方法,具备执行方法相应的功能模块和有益效果。
可以理解的是,上述各实施例中相同或相似部分可以相互参考,在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是,在本发明的描述中,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是指至少两个。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (6)

1.一种忆阻器阵列模型的处理方法,其特征在于,包括:
获取样本忆阻器在应用过程中的至少一组样本数据,其中所述样本数据包括电压数据和电流数据;
将所述样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列;
为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符;
将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的阻值,具体包括:将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定目标忆阻器的中间电压和与所述中间电压对应的中间电流;根据所述中间电压和所述中间电流确定所述目标忆阻器的阻值;
将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型,具体包括:将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值;当所述目标忆阻器的中间电压和与所述中间电压对应的中间电流满足设定的条件时,确定目标忆阻器阵列模型。
2.根据权利要求1所述的方法,其特征在于,所述数据包括高阻态参数数据和低组态参数数据;
相应的,所述为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符,包括:
为所述忆阻器阵列中的每一个忆阻器对应的高阻态参数数据添加第一标识符;
为所述忆阻器阵列中的每一个忆阻器对应的低组态参数数据添加第二标识符。
3.根据权利要求1所述的方法,其特征在于,所述为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符,包括:
根据忆阻器阵列的维度生成第一矩阵,并对所述第一矩阵进行重组生成目标矩阵,以根据所述目标矩阵利用循环为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符。
4.根据权利要求1所述的方法,其特征在于,所述将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型之后,还包括:
对所述目标忆阻器阵列模型中的目标信号进行标注,其中,所述目标信号包括电压信号、电流信号和电阻信号;
提取所述目标信号并进行保存;
建立新的程序文件,以获取设定类型的结构体数据;
解析所述结构体数据,以获取矩阵数据并展示。
5.一种忆阻器阵列模型的处理装置,其特征在于,包括:
数据获取模块,用于获取样本忆阻器在应用过程中的至少一组样本数据,其中所述样本数据包括电压数据和电流数据;
数据存储模块,用于将所述样本数据处理并存储至忆阻器模型的仿真程序文件中,根据所述忆阻器模型搭建忆阻器阵列;
标识符添加模块,用于为所述忆阻器阵列中的每一个忆阻器对应的数据添加对应的标识符;
比较模块,用于将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定所述目标忆阻器的阻值,具体包括:将目标忆阻器的实时电压与通过对应的标识符确定的标准电压进行比较,确定目标忆阻器的中间电压和与所述中间电压对应的中间电流;根据所述中间电压和所述中间电流确定所述目标忆阻器的阻值;
模型确定模块,用于将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值,当所述目标忆阻器的阻值满足设定的条件时,确定目标忆阻器阵列模型,具体包括:将所述目标忆阻器的阻值作为反馈信号更新所述忆阻器阵列模型以更新所述目标忆阻器的阻值;当所述目标忆阻器的中间电压和与所述中间电压对应的中间电流满足设定的条件时,确定目标忆阻器阵列模型。
6.根据权利要求5所述的装置,其特征在于,所述数据包括高阻态参数数据和低组态参数数据;
相应的,所述标识符添加模块具体用于:
为所述忆阻器阵列中的每一个忆阻器对应的高阻态参数数据添加第一标识符;
为所述忆阻器阵列中的每一个忆阻器对应的低组态参数数据添加第二标识符。
CN201811248669.7A 2018-10-24 2018-10-24 忆阻器阵列模型的处理方法和装置 Active CN109408961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811248669.7A CN109408961B (zh) 2018-10-24 2018-10-24 忆阻器阵列模型的处理方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811248669.7A CN109408961B (zh) 2018-10-24 2018-10-24 忆阻器阵列模型的处理方法和装置

Publications (2)

Publication Number Publication Date
CN109408961A CN109408961A (zh) 2019-03-01
CN109408961B true CN109408961B (zh) 2023-04-18

Family

ID=65469772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811248669.7A Active CN109408961B (zh) 2018-10-24 2018-10-24 忆阻器阵列模型的处理方法和装置

Country Status (1)

Country Link
CN (1) CN109408961B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114282478B (zh) * 2021-11-18 2023-11-17 南京大学 一种修正可变电阻器件阵列点乘误差的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016018221A1 (en) * 2014-07-28 2016-02-04 Hewlett-Packard Development Company, L.P. Adjusting switching parameters of a memristor array
CN105390520A (zh) * 2015-10-21 2016-03-09 清华大学 忆阻器交叉阵列的参数配置方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US9646660B2 (en) * 2014-09-23 2017-05-09 Intel Corporation Selectable memory access time

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016018221A1 (en) * 2014-07-28 2016-02-04 Hewlett-Packard Development Company, L.P. Adjusting switching parameters of a memristor array
CN105390520A (zh) * 2015-10-21 2016-03-09 清华大学 忆阻器交叉阵列的参数配置方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于阈值电压的忆阻器模型研究;臧新风等;《信息通信》;20180915;第26-29页 *

Also Published As

Publication number Publication date
CN109408961A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN107480039B (zh) 一种分布式存储系统的小文件读写性能测试方法及装置
WO2019019647A1 (zh) 应用程序测试范围确定方法、系统、服务器和存储介质
CN109063829B (zh) 神经网络构建方法、装置、计算机设备和存储介质
US20110271255A1 (en) Automatic identification of subroutines from test scripts
CN107080945B (zh) 测试游戏中人工智能行为的方法、装置及电子设备
CN107451112B (zh) 表格工具数据检查方法、装置、终端设备及存储介质
CN110458875B (zh) 异常点对的检测方法、图像拼接方法、相应装置及设备
CN107908513A (zh) 一种存储介质和存储设备性能的测试方法、装置及设备
JP2022509267A (ja) 明示的及び暗黙的な手段に基づく取得データの分類
CN109408961B (zh) 忆阻器阵列模型的处理方法和装置
CN103914377B (zh) 接口测试方法及装置
US20120066655A1 (en) Electronic device and method for inspecting electrical rules of circuit boards
CN113238901A (zh) 多设备的自动化测试方法及装置、存储介质、计算机设备
CN115659700B (zh) 基于信号依赖关系的波形自动对比分析方法、设备和介质
CN111008140A (zh) 一种跨平台的ui自动化测试方法及装置
CN108710731B (zh) 一种旁路事件的分段判断方法
CN111291239A (zh) 机组测试方法、装置、设备和存储介质
CN106979794B (zh) 传感器测试方法及装置
CN116820952A (zh) 一种算法评测方法、计算机可读存储介质及电子设备
CN116521465B (zh) 硬盘测试数据处理方法、装置及介质
CN116434818B (zh) 基于fpga的ddr3多端口读写存储管理方法
Fu et al. Research on fast and intelligent calibration method based on automatic test system
CN117928967A (zh) 复位性能测试方法、系统以及存储介质和车辆
CN109658977B (zh) 一种硬盘检测装置和方法
US20140207434A1 (en) Virtual model merging systems and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant