CN116434818B - 基于fpga的ddr3多端口读写存储管理方法 - Google Patents
基于fpga的ddr3多端口读写存储管理方法 Download PDFInfo
- Publication number
- CN116434818B CN116434818B CN202310351058.XA CN202310351058A CN116434818B CN 116434818 B CN116434818 B CN 116434818B CN 202310351058 A CN202310351058 A CN 202310351058A CN 116434818 B CN116434818 B CN 116434818B
- Authority
- CN
- China
- Prior art keywords
- model
- preset
- data
- logic circuit
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007726 management method Methods 0.000 title claims abstract description 35
- 239000000470 constituent Substances 0.000 claims abstract description 21
- 238000012549 training Methods 0.000 claims description 129
- 239000013598 vector Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 45
- 230000007613 environmental effect Effects 0.000 claims description 26
- 238000005259 measurement Methods 0.000 claims description 13
- 238000013256 Gubra-Amylin NASH model Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 claims description 3
- 230000008672 reprogramming Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 9
- 238000013473 artificial intelligence Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000011478 gradient descent method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101000697347 Homo sapiens Translocon-associated protein subunit gamma Proteins 0.000 description 1
- 102100028160 Translocon-associated protein subunit gamma Human genes 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000003058 natural language processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提供了一种基于FPGA的DDR3多端口读写存储管理方法，包括：通过获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数，可以对选取的逻辑电路进行测试，从而筛选出合格的逻辑电路。本发明的有益效果：实现了无需预先设定预设主设备的逻辑电路，也可以为预设主设备设置准确的逻辑电路，提高了DDR3的工作效率。
Description
技术领域
本发明涉及人工智能领域，特别涉及一种基于FPGA的DDR3多端口读写存储管理方法。
背景技术
DDR3(Double Data Rate SDRAM3，双倍速率同步动态随机存储器)控制器通常具有多个端口，每个端口都连接了一个主设备，当主设备访问DDR3时，DDR3根据各个主设备的请求来为其设置合适的逻辑电路。
目前，在处理主设备的请求时，通常是根据主设备的类型，人工为其设置合适的逻辑电路，然而人工设置的方式费时费力，还有一种方式是通过在DDR3中预先设置各个主设备的逻辑电路的编程，然而这样的方式只能适用于少数的主设备，现有的主设备种类繁多，不利于推广，导致DDR3设置逻辑电路的效率不高。
发明内容
本发明的主要目的为提供一种基于FPGA的DDR3多端口读写存储管理方法，旨在解决现有的DDR3设置逻辑电路的效率不高的问题。
本发明提供了一种基于FPGA的DDR3多端口读写存储管理方法，应用于控制系统，所述控制系统包括多个主设备以及多个参数测量装置，所述DDR3包括多个端口，每个端口用于连接一个FPGA，所述FPGA用于连接一个主设备，所述参数测量装置与所述主设备连接，用于测量各个主设备的参数，所述基于FPGA的DDR3多端口读写存储管理方法包括：
获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数；
将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA；
通过所述参数测量装置获取所述预设主设备在所述逻辑电路下低压工作时的n个时间点的环境参数，分别得到n组环境参数集合；
根据各组环境参数和所述设备类型集合确定第一数据，以及根据组成元件的理想运行状态确定第二数据，根据目标环境参数和所述设备类型确定第三数据；
将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；其中，所述第一模型和所述第二模型为GAN模型中的两个子模型；
通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的分值；
判断所述分值是否大于预设分值；
若大于预设分值，则确定所述逻辑电路为所述预设主设备的工作电路。
进一步地，所述将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中的步骤之前，还包括：
获取训练样本集；其中，所述训练样本集中的一组数据包括第一训练数据v1、第二训练数据v2以及第三训练数据v3；其中，所述第一训练数据与所述第一数据对应，所述第二训练数据与所述第二数据对应，所述第三训练数据与所述第三数据对应；
将所述第一训练数据v1输入至第一预设模型中，得到暂时预测值ri；
将所述第三训练数据v3、所述第一数据v1以及暂时预测值输入所述第一预设模型中，通过公式对所述第一预设模型进行初始训练，并得到训练后的第一预测值rj和第一中间模型，以及
将所述第二训练数据v2、第三训练数据v3和所述暂时预测值输入至第二预设模型中，通过公式对所述第二预设模型进行初始训练，得到第二中间模型；其中，/>θ表示第一模型的参数集，/>表示第二模型的参数集，第一预设模型和第二预设模型为未训练的生成对抗网络模型的两个模型；
根据公式 对所述第一预设模型和所述第二预设模型进行二次训练，训练完成后得到第一模型和第二模型；其中/>表示在满足上述公式的前提下取θ的最小值以及/>的最大值。
进一步地，所述判断所述分值是否大于预设分值的步骤之后，还包括：
若所述分值不大于预设分值，则从所述DDR3中重新选取一个逻辑电路并重新编程所述FPGA；
根据重新编程后的所述FPGA连接所述预设主设备，并计算重新选取后的逻辑电路的目标分值：
重复选取逻辑电路直至所述目标分值大于所述预设分值。
进一步地，所述将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA的步骤，包括：
获取所述待连接的预设主设备的类型；
将所述待连接的预设主设备的类型按照预设的向量转化方法进行向量化，得到类型向量；
根据公式计算类型向量与预存向量之间的相似值，其中，所述Y是DDR3中各逻辑电路对应的各种类型主设备的预存向量，所述X表示类型向量，Jaccard(X，Y)表示相似值；
选取所述相似值大于预设相似阈值的目标预存向量；
从所述目标预存向量对应的逻辑电路中选取一个逻辑电路并编程连接的FPGA。
进一步地，所述若大于预设分值，则确定所述逻辑电路为所述主设备的工作电路的步骤之后，还包括：
基于所述逻辑电路按照正常的工作电压对所述预设主设备进行供电，并获取其工作时的目标环境参数；
根据所述目标环境参数和所述设备类型集合确定第四数据；
将第四数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的目标分值；
判断所述目标分值是否大于预设的分值；
若是，则判定所述逻辑电路合格。
本发明还提供了一种基于FPGA的DDR3多端口读写存储管理装置，应用于控制系统，所述控制系统包括多个主设备以及多个参数测量装置，所述DDR3包括多个端口，每个端口用于连接一个FPGA，所述FPGA用于连接一个主设备，所述参数测量装置与所述主设备连接，用于测量各个主设备的参数，所述基于FPGA的DDR3多端口读写存储管理装置包括：
第一获取模块，用于获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数；
连接模块，用于将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA；
第二获取模块，用于通过所述参数测量装置获取所述预设主设备在所述逻辑电路下低压工作时的n个时间点的环境参数，分别得到n组环境参数集合；
第一确定模块，用于根据各组环境参数和所述设备类型集合确定第一数据，以及根据组成元件的理想运行状态确定第二数据，根据目标环境参数和所述设备类型确定第三数据；
输入模块，用于将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；其中，所述第一模型和所述第二模型为GAN模型中的两个子模型；
纠正模块，用于通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的分值；
判断模块，用于判断所述分值是否大于预设分值；
第二确定模块，用于若大于预设分值，则确定所述逻辑电路为所述预设主设备的工作电路。
进一步地，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
训练样本集获取模块，用于获取训练样本集；其中，所述训练样本集中的一组数据包括第一训练数据v1、第二训练数据v2以及第三训练数据v3；其中，所述第一训练数据与所述第一数据对应，所述第二训练数据与所述第二数据对应，所述第三训练数据与所述第三数据对应；
第一训练数据输入模块，用于将所述第一训练数据v1输入至第一预设模型中，得到暂时预测值ri；
第三训练数据输入模块，用于将所述第三训练数据v3、所述第一数据v1以及暂时预测值输入所述第一预设模型中，通过公式对所述第一预设模型进行初始训练，并得到训练后的第一预测值rj和第一中间模型，以及
第二数据输入模块，用于将所述第二训练数据v2、第三训练数据v3和所述暂时预测值输入至第二预设模型中，通过公式对所述第二预设模型进行初始训练，得到第二中间模型；其中，θ表示第一模型的参数集，/>表示第二模型的参数集，第一预设模型和第二预设模型为未训练的生成对抗网络模型的两个模型；
二次训练模块，用于根据公式对所述第一预设模型和所述第二预设模型进行二次训练，训练完成后得到第一模型和第二模型；其中表示在满足上述公式的前提下取θ的最小值以及/>的最大值。
进一步地，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
重新选取模块，用于若所述分值不大于预设分值，则从所述DDR3中重新选取一个逻辑电路并重新编程所述FPGA；
连接模块，用于根据重新编程后的所述FPGA连接所述预设主设备，并计算重新选取后的逻辑电路的目标分值；
重复选取模块，用于重复选取逻辑电路直至所述目标分值大于所述预设分值。
进一步地，所述连接模块，包括：
获取子模块，用于获取所述待连接的预设主设备的类型；
向量化子模块，用于将所述待连接的预设主设备的类型按照预设的向量转化方法进行向量化，得到类型向量；
相似值计算子模块，用于根据公式计算类型向量与预存向量之间的相似值，其中，所述Y是DDR3中各逻辑电路对应的各种类型主设备的预存向量，所述X表示类型向量，Jaccard(X，Y)表示相似值；
第一选取子模块，用于选取所述相似值大于预设相似阈值的目标预存向量；
第二选取子模块，用于从所述目标预存向量对应的逻辑电路中选取一个逻辑电路并编程连接的FPGA。
进一步地，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
供电模块，用于基于所述逻辑电路按照正常的工作电压对所述预设主设备进行供电，并获取其工作时的目标环境参数；
第四数据确定模块，用于根据所述目标环境参数和所述设备类型集合确定第四数据；
第四数据输入模块，用于将第四数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的目标分值；
目标分值判断模块，用于判断所述目标分值是否大于预设的分值；
逻辑电路判定模块，用于若是，则判定所述逻辑电路合格。
本发明的有益效果：通过获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数，可以对选取的逻辑电路进行测试，从而筛选出合格的逻辑电路，从而实现了无需预先设定预设主设备的逻辑电路，也可以为预设主设备设置准确的逻辑电路，提高了DDR3的工作效率。
附图说明
图1是本发明一实施例的一种基于FPGA的DDR3多端口读写存储管理方法的流程示意图；
图2是本发明一实施例的一种基于FPGA的DDR3多端口读写存储管理装置的结构示意框图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后等)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参照图1，本发明提出一种基于FPGA的DDR3多端口读写存储管理方法，应用于控制系统，所述控制系统包括多个主设备以及多个参数测量装置，所述DDR3包括多个端口，每个端口用于连接一个FPGA，所述FPGA用于连接一个主设备，所述参数测量装置与所述主设备连接，用于测量各个主设备的参数，所述基于FPGA的DDR3多端口读写存储管理方法包括：
S1：获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数；
S2：将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA；
S3：通过所述参数测量装置获取所述预设主设备在所述逻辑电路下低压工作时的n个时间点的环境参数，分别得到n组环境参数集合；
S4：根据各组环境参数和所述设备类型集合确定第一数据，以及根据组成元件的理想运行状态确定第二数据，根据目标环境参数和所述设备类型确定第三数据；
S5：将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；其中，所述第一模型和所述第二模型为GAN模型中的两个子模型；
S6：通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的分值；
S7：判断所述分值是否大于预设分值；
S8：若大于预设分值，则确定所述逻辑电路为所述预设主设备的工作电路。
控制系统包括多个主设备以及多个参数测量装置，所述DDR3包括多个端口，每个端口用于连接一个FPGA，所述FPGA用于连接一个主设备，所述参数测量装置与所述主设备连接，用于测量各个主设备的参数，其中，参数测量装置可以包括温度传感器、电压传感器，电流传感器中的一种或者多种，FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种可以编程的逻辑电路，SSR3内存储有多种逻辑电路的代码，可对FPGA中的电路进行编程，主设备可以是任意的设备，其与逻辑电路串联，以实现主设备的工作。
如上述步骤S1所述，获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数；其中，理想运行状态为预设主设备的最佳运行状态，可以根据预设主设备的参数进行获取，或者从生产厂家处获取得到，同理组成元件可以通过人工进行输入也可以通过生产厂家处获取。
如上述步骤S2所述，将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA，其中，选取的方式可以是从DDR3中任意选取一种逻辑电路，然后编程FPGA，从而实现对预设主设备的电路连通。
如上述步骤S3所述，通过所述参数测量装置获取所述预设主设备在所述逻辑电路下低压工作时的n个时间点的环境参数，分别得到n组环境参数集合，其中，环境参数可以是电压、电流以及温度中的一种或者多种，低压工作是为了防止预设主设备发生短路导致设备损坏，通过低压进行检测，获取到n个时间点的环境参数，其中n个时间点为通电一段时间段内的数据，例如为通电2分钟至5分钟的环境参数，采集的时间不宜过早，否则预设主设备各个元件还没有开始工作，通电时间也不宜过长，否则若逻辑电路不适用于其，则容易损坏设备。
如上述步骤S4所述，根据各组环境参数和所述设备类型集合确定第一数据，以及根据组成元件的理想运行状态确定第二数据，根据目标环境参数和所述设备类型确定第三数据。其中，确定的方式为将各组环境参数进行数据转换，例如温度或者是电压值可以转换为一个便于计算的数值，转换的方式不作限定，可以根据便于计算的方式进行转换，从而得到第一数据、第二数据以及第三数据。
如上述步骤S5所述，将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中，若逻辑电路不符合预设主设备的工作电路时，则其对应的参数会与正常的数据不同，因此，可以通过这样的方式确认选取的逻辑电路是否合理。
如上述步骤S6-S8所述，通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的分值；判断所述分值是否大于预设分值；若大于预设分值，则确定所述逻辑电路为所述预设主设备的工作电路。其中，该分值为第一模型根据参数所得到的具体分值，由于单一的参数并不具备判断条件，因此引入了第二数据和第三数据来进行辅助判断，通过第一模型和第二模型的得分方式可以准确判断出是否符合要求，即该逻辑电路是否满足预设主设备的工作电路的要求，从而实现了无需预先设定预设主设备的逻辑电路，也可以为预设主设备设置准确的逻辑电路，从而提高了DDR3的工作效率。
在一个实施例中，所述将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中的步骤S6之前，还包括：
S501：获取训练样本集；其中，所述训练样本集中的一组数据包括第一训练数据v1、第二训练数据v2以及第三训练数据v3；其中，所述第一训练数据与所述第一数据对应，所述第二训练数据与所述第二数据对应，所述第三训练数据与所述第三数据对应；
S502：将所述第一训练数据v1输入至第一预设模型中，得到暂时预测值ri；
S503：将所述第三训练数据v3、所述第一数据v1以及暂时预测值输入所述第一预设模型中，通过公式对所述第一预设模型进行初始训练，并得到训练后的第一预测值rj和第一中间模型，以及
S504：将所述第二训练数据v2、第三训练数据v3和所述暂时预测值输入至第二预设模型中，通过公式对所述第二预设模型进行初始训练，得到第二中间模型；其中，/>θ表示第一模型的参数集，/>表示第二模型的参数集，第一预设模型和第二预设模型为未训练的生成对抗网络模型的两个模型；
S505：根据公式 对所述第一预设模型和所述第二预设模型进行二次训练，训练完成后得到第一模型和第二模型；其中/>表示在满足上述公式的前提下取θ的最小值以及/>的最大值。
如上述步骤S501-S503所述，获取训练样本集；其中，所述训练样本集中的一组数据包括第一训练数据v1、第二训练数据v2以及第三训练数据v3；其中，所述第一训练数据与所述第一数据对应，所述第二训练数据与所述第二数据对应，所述第三训练数据与所述第三数据对应；对于每个样本而言，将其含有的第一训练数据v1输入至第一预设模型中，其中，第一预设模型中具有随机的参数集，为预先构建的参数集，从而使其可以正常的输出结果，以便于训练，通过公式进行训练，另外，训练的方式是采用随机梯度下降方法进行更新，即在当前的样本训练完成后，又进行下一个样本的训练，每次训练完成后都对参数集进行更新，从而完成对第一预设模型的训练。同理通过公式/> 进行第二预设模型的训练，每次训练完成后都对参数集进行更新，从而完成对第一预设模型的训练，更新的方式也可以是随机梯度下降方法进行更新，具体地，再根据公式 进行综合，对第一预设模型和第二预设模型进行二次训练，其中，需要说明的是，每个样本都需要进行上述三个公式的训练，即在一组样本的训练过程中，需要对样本进行两次更新。最终得到第一预设模型参数集θ以及第二预设模型参数集/>的最优值，为了使模型的判别效果更好，此处应当尽可能将中间生成模型参数集θ取最小值，将中间判别模型参数集/>取最大值。
在一个实施例中，所述判断所述分值是否大于预设分值的步骤S7之后，还包括：
S80l：若所述分值不大于预设分值，则从所述DDR3中重新选取一个逻辑电路并重新编程所述FPGA；
S802：根据重新编程后的所述FPGA连接所述预设主设备，并计算重新选取后的逻辑电路的目标分值；
S803：重复选取逻辑电路直至所述目标分值大于所述预设分值。
如上述步骤S801-S803所述，实现了对预设主设备工作电路的确定，即当分值不大于预设分值，则从所述DDR3中重新选取一个逻辑电路并重新编程所述FPGA，根据重新编程后的所述FPGA连接所述预设主设备，并计算重新选取后的逻辑电路的目标分值。其中，计算目标分值的方式与上述计算分值的方式相同，此处不再赘述，直至选取的逻辑电路直至所述目标分值大于所述预设分值，从而实现对预设主设备工作电路的确定。
在一个实施例中，所述将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA的步骤S2，包括：
S20l：获取所述待连接的预设主设备的类型；
S202：将所述待连接的预设主设备的类型按照预设的向量转化方法进行向量化，得到类型向量；
S203：根据公式计算类型向量与预存向量之间的相似值，其中，所述Y是DDR3中各逻辑电路对应的各种类型主设备的预存向量，所述X表示类型向量，Jaccard(X，Y)表示相似值；
S204：选取所述相似值大于预设相似阈值的目标预存向量；
S205：从所述目标预存向量对应的逻辑电路中选取一个逻辑电路并编程连接的FPGA。
如上述步骤S201-S205所述，通过计算类型向量与预存向量之间的相似值之间的第二相似值，当相似值大于预设相似度阈值时，可以认为预设主设备对应的类型向量与预存向量属于同一类型，因此可以从中进行逻辑电路的选取，即从所述目标预存向量对应的逻辑电路中选取一个逻辑电路并编程连接的FPGA。
在一个实施例中，所述若大于预设分值，则确定所述逻辑电路为所述主设备的工作电路的步骤S8之后，还包括：
S901：基于所述逻辑电路按照正常的工作电压对所述预设主设备进行供电，并获取其工作时的目标环境参数；
S902：根据所述目标环境参数和所述设备类型集合确定第四数据；
S903：将第四数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的目标分值；
S905：判断所述目标分值是否大于预设的分值；
S906：若是，则判定所述逻辑电路合格。
如上述步骤S90l-S906所述，实现了对逻辑电路的再次检测，即基于所述逻辑电路按照正常的工作电压对所述预设主设备进行供电，并获取其工作时的目标环境参数，并根据所述目标环境参数和所述设备类型集合确定第四数据；将第四数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的目标分值，计算目标分值的方式与上述计算分值的方式相同，此处不再赘述，当目标分值大于预设的分值时，判定所述逻辑电路合格，否则，重新选取合适的逻辑电路或者通过人工进行设定。
本发明还提供了一种基于FPGA的DDR3多端口读写存储管理装置，应用于控制系统，所述控制系统包括多个主设备以及多个参数测量装置，所述DDR3包括多个端口，每个端口用于连接一个FPGA，所述FPGA用于连接一个主设备，所述参数测量装置与所述主设备连接，用于测量各个主设备的参数，所述基于FPGA的DDR3多端口读写存储管理装置包括：
第一获取模块10，用于获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数：
连接模块20，用于将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA；
第二获取模块30，用于通过所述参数测量装置获取所述预设主设备在所述逻辑电路下低压工作时的n个时间点的环境参数，分别得到n组环境参数集合；
第一确定模块40，用于根据各组环境参数和所述设备类型集合确定第一数据，以及根据组成元件的理想运行状态确定第二数据，根据目标环境参数和所述设备类型确定第三数据；
输入模块50，用于将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；其中，所述第一模型和所述第二模型为GAN模型中的两个子模型；
纠正模块60，用于通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的分值；
判断模块，用于判断所述分值是否大于预设分值；
第二确定模块70，用于若大于预设分值，则确定所述逻辑电路为所述预设主设备的工作电路。
在一个实施例中，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
训练样本集获取模块，用于获取训练样本集；其中，所述训练样本集中的一组数据包括第一训练数据v1、第二训练数据v2以及第三训练数据v3；其中，所述第一训练数据与所述第一数据对应，所述第二训练数据与所述第二数据对应，所述第三训练数据与所述第三数据对应；
第一训练数据输入模块，用于将所述第一训练数据v1输入至第一预设模型中，得到暂时预测值ri；
第三训练数据输入模块，用于将所述第三训练数据v3、所述第一数据v1以及暂时预测值输入所述第一预设模型中，通过公式对所述第一预设模型进行初始训练，并得到训练后的第一预测值rj和第一中间模型，以及
第二数据输入模块，用于将所述第二训练数据v2、第三训练数据v3和所述暂时预测值输入至第二预设模型中，通过公式对所述第二预设模型进行初始训练，得到第二中间模型；其中，θ表示第一模型的参数集，/>表示第二模型的参数集，第一预设模型和第二预设模型为未训练的生成对抗网络模型的两个模型；
二次训练模块，用于根据公式 对所述第一预设模型和所述第二预设模型进行二次训练，训练完成后得到第一模型和第二模型；其中表示在满足上述公式的前提下取θ的最小值以及/>的最大值。
在一个实施例中，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
重新选取模块，用于若所述分值不大于预设分值，则从所述DDR3中重新选取一个逻辑电路并重新编程所述FPGA；
连接模块，用于根据重新编程后的所述FPGA连接所述预设主设备，并计算重新选取后的逻辑电路的目标分值；
重复选取模块，用于重复选取逻辑电路直至所述目标分值大于所述预设分值。
在一个实施例中，所述连接模块，包括：
获取子模块，用于获取所述待连接的预设主设备的类型；
向量化子模块，用于将所述待连接的预设主设备的类型按照预设的向量转化方法进行向量化，得到类型向量；
相似值计算子模块，用于根据公式计算类型向量与预存向量之间的相似值，其中，所述Y是DDR3中各逻辑电路对应的各种类型主设备的预存向量，所述X表示类型向量，Jaccard(X，Y)表示相似值；
第一选取子模块，用于选取所述相似值大于预设相似阈值的目标预存向量；
第二选取子模块，用于从所述目标预存向量对应的逻辑电路中选取一个逻辑电路并编程连接的FPGA。
在一个实施例中，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
供电模块，用于基于所述逻辑电路按照正常的工作电压对所述预设主设备进行供电，并获取其工作时的目标环境参数；
第四数据确定模块，用于根据所述目标环境参数和所述设备类型集合确定第四数据；
第四数据输入模块，用于将第四数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的目标分值；
目标分值判断模块，用于判断所述目标分值是否大于预设的分值；
逻辑电路判定模块，用于若是，则判定所述逻辑电路合格。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、装置、物品或者方法不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、装置、物品或者方法所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、装置、物品或者方法中还存在另外的相同要素。
本申请实施例可以基于人工智能技术对相关的数据进行获取和处理。其中，人工智能(Artificial Intelligence，AI)是利用数字计算机或者数字计算机控制的机器模拟、延伸和扩展人的智能，感知环境、获取知识并使用知识获得最佳结果的理论、方法、技术及应用系统。
人工智能基础技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理技术、操作/交互系统、机电一体化等技术。人工智能软件技术主要包括计算机视觉技术、机器人技术、生物识别技术、语音处理技术、自然语言处理技术以及机器学习/深度学习等几大方向。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (10)
1.一种基于FPGA的DDR3多端口读写存储管理方法，其特征在于，应用于控制系统，所述控制系统包括多个主设备以及多个参数测量装置，所述DDR3包括多个端口，每个端口用于连接一个FPGA，所述FPGA用于连接一个主设备，所述参数测量装置与所述主设备连接，用于测量各个主设备的参数，所述基于FPGA的DDR3多端口读写存储管理方法包括：
获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数；
将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA；
通过所述参数测量装置获取所述预设主设备在所述逻辑电路下低压工作时的n个时间点的环境参数，分别得到n组环境参数集合；
根据各组环境参数和设备类型集合确定第一数据，以及根据组成元件的理想运行状态确定第二数据，根据目标环境参数和所述设备类型确定第三数据；
将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；其中，所述第一模型和所述第二模型为GAN模型中的两个子模型；
通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的分值；
判断所述分值是否大于预设分值；
若大于预设分值，则确定所述逻辑电路为所述预设主设备的工作电路。
2.如权利要求1所述的基于FPGA的DDR3多端口读写存储管理方法，其特征在于，所述将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中的步骤之前，还包括：
获取训练样本集；其中，所述训练样本集中的一组数据包括第一训练数据v1、第二训练数据v2以及第三训练数据v3；其中，所述第一训练数据与所述第一数据对应，所述第二训练数据与所述第二数据对应，所述第三训练数据与所述第三数据对应；
将所述第一训练数据v1输入至第一预设模型中，得到暂时预测值ri；
将所述第三训练数据v3、所述第一数据v1以及暂时预测值输入所述第一预设模型中，通过公式对所述第一预设模型进行初始训练，并得到训练后的第一预测值rj和第一中间模型，以及
将所述第二训练数据v2、第三训练数据v3和所述暂时预测值输入至第二预设模型中，通过公式对所述第二预设模型进行初始训练，得到第二中间模型；其中，/>θ表示第一模型的参数集，/>表示第二模型的参数集，第一预设模型和第二预设模型为未训练的生成对抗网络模型的两个模型；
根据公式 对所述第一预设模型和所述第二预设模型进行二次训练，训练完成后得到第一模型和第二模型；其中/>表示在满足上述公式的前提下取θ的最小值以及/>的最大值。
3.如权利要求1所述的基于FPGA的DDR3多端口读写存储管理方法，其特征在于，所述判断所述分值是否大于预设分值的步骤之后，还包括：
若所述分值不大于预设分值，则从所述DDR3中重新选取一个逻辑电路并重新编程所述FPGA；
根据重新编程后的所述FPGA连接所述预设主设备，并计算重新选取后的逻辑电路的目标分值；
重复选取逻辑电路直至所述目标分值大于所述预设分值。
4.如权利要求1所述的基于FPGA的DDR3多端口读写存储管理方法，其特征在于，所述将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA的步骤，包括：
获取所述待连接的预设主设备的类型；
将所述待连接的预设主设备的类型按照预设的向量转化方法进行向量化，得到类型向量；
根据公式计算类型向量与预存向量之间的相似值，其中，所述Y是DDR3中各逻辑电路对应的各种类型主设备的预存向量，所述X表示类型向量，Jaccard(X，Y)表示相似值；
选取所述相似值大于预设相似阈值的目标预存向量；
从所述目标预存向量对应的逻辑电路中选取一个逻辑电路并编程连接的FPGA。
5.如权利要求1所述的基于FPGA的DDR3多端口读写存储管理方法，其特征在于，所述若大于预设分值，则确定所述逻辑电路为所述主设备的工作电路的步骤之后，还包括：
基于所述逻辑电路按照正常的工作电压对所述预设主设备进行供电，并获取其工作时的目标环境参数；
根据所述目标环境参数和所述设备类型集合确定第四数据；
将第四数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的目标分值；
判断所述目标分值是否大于预设的分值；
若是，则判定所述逻辑电路合格。
6.一种基于FPGA的DDR3多端口读写存储管理装置，其特征在于，应用于控制系统，所述控制系统包括多个主设备以及多个参数测量装置，所述DDR3包括多个端口，每个端口用于连接一个FPGA，所述FPGA用于连接一个主设备，所述参数测量装置与所述主设备连接，用于测量各个主设备的参数，所述基于FPGA的DDR3多端口读写存储管理装置包括：
第一获取模块，用于获取待连接的预设主设备及其组成元件和各个组成元件的理想运行状态，以及所述预设主设备正常运行的一组目标环境参数；
连接模块，用于将预设主设备连接其中一个FPGA，并从所述DDR3中通过预设的方法选取一种逻辑电路并编程连接的FPGA；
第二获取模块，用于通过所述参数测量装置获取所述预设主设备在所述逻辑电路下低压工作时的n个时间点的环境参数，分别得到n组环境参数集合；
第一确定模块，用于根据各组环境参数和设备类型集合确定第一数据，以及根据组成元件的理想运行状态确定第二数据，根据目标环境参数和所述设备类型确定第三数据；
输入模块，用于将第一数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；其中，所述第一模型和所述第二模型为GAN模型中的两个子模型；
纠正模块，用于通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的分值；
判断模块，用于判断所述分值是否大于预设分值；
第二确定模块，用于若大于预设分值，则确定所述逻辑电路为所述预设主设备的工作电路。
7.如权利要求6所述的基于FPGA的DDR3多端口读写存储管理装置，其特征在于，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
训练样本集获取模块，用于获取训练样本集；其中，所述训练样本集中的一组数据包括第一训练数据v1、第二训练数据v2以及第三训练数据v3；其中，所述第一训练数据与所述第一数据对应，所述第二训练数据与所述第二数据对应，所述第三训练数据与所述第三数据对应；
第一训练数据输入模块，用于将所述第一训练数据v1输入至第一预设模型中，得到暂时预测值ri；
第三训练数据输入模块，用于将所述第三训练数据v3、所述第一数据v1以及暂时预测值输入所述第一预设模型中，通过公式对所述第一预设模型进行初始训练，并得到训练后的第一预测值rj和第一中间模型，以及
第二数据输入模块，用于将所述第二训练数据v2、第三训练数据v3和所述暂时预测值输入至第二预设模型中，通过公式对所述第二预设模型进行初始训练，得到第二中间模型；其中，/>θ表示第一模型的参数集，/>表示第二模型的参数集，第一预设模型和第二预设模型为未训练的生成对抗网络模型的两个模型；
二次训练模块，用于根据公式 对所述第一预设模型和所述第二预设模型进行二次训练，训练完成后得到第一模型和第二模型；其中表示在满足上述公式的前提下取θ的最小值以及/>的最大值。
8.如权利要求6所述的基于FPGA的DDR3多端口读写存储管理装置，其特征在于，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
重新选取模块，用于若所述分值不大于预设分值，则从所述DDR3中重新选取一个逻辑电路并重新编程所述FPGA；
连接模块，用于根据重新编程后的所述FPGA连接所述预设主设备，并计算重新选取后的逻辑电路的目标分值；
重复选取模块，用于重复选取逻辑电路直至所述目标分值大于所述预设分值。
9.如权利要求6所述的基于FPGA的DDR3多端口读写存储管理装置，其特征在于，所述连接模块，包括：
获取子模块，用于获取所述待连接的预设主设备的类型；
向量化子模块，用于将所述待连接的预设主设备的类型按照预设的向量转化方法进行向量化，得到类型向量；
相似值计算子模块，用于根据公式计算类型向量与预存向量之间的相似值，其中，所述Y是DDR3中各逻辑电路对应的各种类型主设备的预存向量，所述X表示类型向量，Jaccard(X，Y)表示相似值；
第一选取子模块，用于选取所述相似值大于预设相似阈值的目标预存向量；
第二选取子模块，用于从所述目标预存向量对应的逻辑电路中选取一个逻辑电路并编程连接的FPGA。
10.如权利要求6所述的基于FPGA的DDR3多端口读写存储管理装置，其特征在于，所述基于FPGA的DDR3多端口读写存储管理装置，还包括：
供电模块，用于基于所述逻辑电路按照正常的工作电压对所述预设主设备进行供电，并获取其工作时的目标环境参数；
第四数据确定模块，用于根据所述目标环境参数和所述设备类型集合确定第四数据：
第四数据输入模块，用于将第四数据和第三数据输入至第一模型，以及将第二数据和第三数据输入至第二模型中；通过所述第二模型的输出结果对所述第一模型输出的结果进行纠正，得到所述第一模型输出所述逻辑电路的目标分值；
目标分值判断模块，用于判断所述目标分值是否大于预设的分值；
逻辑电路判定模块，用于若是，则判定所述逻辑电路合格。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310351058.XA CN116434818B (zh) | 2023-03-28 | 2023-03-28 | 基于fpga的ddr3多端口读写存储管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310351058.XA CN116434818B (zh) | 2023-03-28 | 2023-03-28 | 基于fpga的ddr3多端口读写存储管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116434818A CN116434818A (zh) | 2023-07-14 |
| CN116434818B true CN116434818B (zh) | 2024-02-09 |
Family
ID=87090165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310351058.XA Active CN116434818B (zh) | 2023-03-28 | 2023-03-28 | 基于fpga的ddr3多端口读写存储管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116434818B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107678803A (zh) * | 2017-09-30 | 2018-02-09 | 广东欧珀移动通信有限公司 | 应用管控方法、装置、存储介质及电子设备 |
| CN110088737A (zh) * | 2016-10-25 | 2019-08-02 | 重构.Io有限公司 | 将并发程序转换为可部署在基于fpga的云基础设施上的硬件的综合路径 |
| CN113934366A (zh) * | 2020-07-13 | 2022-01-14 | 三星电子株式会社 | 用于数据存储的系统和方法以及存储设备 |
| CN114661455A (zh) * | 2020-12-22 | 2022-06-24 | 英特尔公司 | 用于验证边缘环境中的经训练模型的方法和设备 |
-
2023
- 2023-03-28 CN CN202310351058.XA patent/CN116434818B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110088737A (zh) * | 2016-10-25 | 2019-08-02 | 重构.Io有限公司 | 将并发程序转换为可部署在基于fpga的云基础设施上的硬件的综合路径 |
| CN107678803A (zh) * | 2017-09-30 | 2018-02-09 | 广东欧珀移动通信有限公司 | 应用管控方法、装置、存储介质及电子设备 |
| CN113934366A (zh) * | 2020-07-13 | 2022-01-14 | 三星电子株式会社 | 用于数据存储的系统和方法以及存储设备 |
| CN114661455A (zh) * | 2020-12-22 | 2022-06-24 | 英特尔公司 | 用于验证边缘环境中的经训练模型的方法和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116434818A (zh) | 2023-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106980858B (zh) | 一种语言文本检测与定位系统及应用该系统的语言文本检测与定位方法 | |
| CN111063410B (zh) | 一种医学影像文本报告的生成方法及装置 | |
| CN111712840B (zh) | 注释方法、注释装置、存储介质以及识别系统 | |
| CN105739337B (zh) | 一种人机交互型语音控制及示教系统和方法 | |
| CN103810497A (zh) | 一种基于忆阻器的图像识别系统及方法 | |
| CN104268591A (zh) | 一种面部关键点检测方法及装置 | |
| US20190012611A1 (en) | Information processing system | |
| US20220383627A1 (en) | Automatic modeling method and device for object detection model | |
| CN113218537B (zh) | 温度异常检测模型的训练方法、装置、设备和存储介质 | |
| CN110969600A (zh) | 一种产品缺陷检测方法、装置、电子设备及存储介质 | |
| CN116089870A (zh) | 基于元学习的小样本条件下工业设备故障预测方法及装置 | |
| CN114757286A (zh) | 一种基于条件对抗生成网络的多类别故障数据生成方法 | |
| CN110276081B (zh) | 文本生成方法、装置及存储介质 | |
| CN112330488A (zh) | 基于迁移学习的电网频率态势预测方法 | |
| Wang et al. | Artificial intelligent fault diagnosis system of complex electronic equipment | |
| CN116542207A (zh) | 电路版图的生成方法、装置、设备及存储介质 | |
| CN112613617A (zh) | 基于回归模型的不确定性估计方法和装置 | |
| CN114881129A (zh) | 一种模型训练方法、装置、电子设备及存储介质 | |
| CN109597982A (zh) | 摘要文本识别方法及装置 | |
| CN116434818B (zh) | 基于fpga的ddr3多端口读写存储管理方法 | |
| CN110502975B (zh) | 一种行人重识别的批量处理系统 | |
| CN104391684B (zh) | 一种精确分析任务wcet的自动化方法 | |
| CN116611378A (zh) | 电路模型的仿真模拟方法及装置、计算机设备和存储介质 | |
| CN113986245A (zh) | 基于halo平台的目标代码生成方法、装置、设备及介质 | |
| CN111898620A (zh) | 识别模型的训练方法、字符识别方法、装置、设备和介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |