CN109670221B - 一种由分数阶电容构成的三次非线性磁控忆阻电路 - Google Patents

一种由分数阶电容构成的三次非线性磁控忆阻电路 Download PDF

Info

Publication number
CN109670221B
CN109670221B CN201811488695.7A CN201811488695A CN109670221B CN 109670221 B CN109670221 B CN 109670221B CN 201811488695 A CN201811488695 A CN 201811488695A CN 109670221 B CN109670221 B CN 109670221B
Authority
CN
China
Prior art keywords
operational amplifier
resistor
multiplier
fractional order
magnetic control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811488695.7A
Other languages
English (en)
Other versions
CN109670221A (zh
Inventor
杨宁宁
吴朝俊
徐诚
贾嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201811488695.7A priority Critical patent/CN109670221B/zh
Publication of CN109670221A publication Critical patent/CN109670221A/zh
Application granted granted Critical
Publication of CN109670221B publication Critical patent/CN109670221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Abstract

本发明公开发表了一种由分数阶电容构成的三次非线性磁控忆阻电路，包括运算放大器O1，运算放大器O1的负输入端连接电阻R0的一端并共同连接到外加正弦电压源，电阻R0的的另一端接地，运算放大器O1的正输入端直接与输出端相连，运算放大器O1的输出端还通过电阻R1与运算放大器O2的负输入端连接，运算放大器O2的负输入端与运算放大器O2的输出端通过分数阶电容Cq连接，运算放大器O2的正输入端接地，运算放大器O2的输出端与乘法器M1的两个输入端分别连接，乘法器M1的输出端与乘法器M2的一个输入端连接，乘法器M2的另一个输入端连接外加正弦电压源，所述乘法器M2的输出端连接有反相器，提供了一种可以进行数值仿真和电路仿真的的三次非线性磁控忆阻器电路。

Description

一种由分数阶电容构成的三次非线性磁控忆阻电路
技术领域
本发明属于分数阶磁控忆阻器电路技术领域，具体涉及一种由分数阶电容构成的三次非线性磁控忆阻电路。
背景技术
忆阻器是一种表示磁通与电荷关系的电路器件，具有电阻的量纲，但和电阻不同的是，忆阻的阻值是由流经它的电荷确定，有记忆电荷的作用。2008年，惠普公司的研究人员首次做出纳米忆阻器件，掀起忆阻研究热潮。纳米忆阻器件的出现，有望实现非易失性随机存储器。并且，基于忆阻的随机存储器的集成度，功耗，读写速度都要比传统的随机存储器优越。此外，忆阻是硬件实现人工神经网络突触的最好方式。由于忆阻的非线性性质，可以产生混沌电路，从而在保密通信中也有很多应用。
分数阶微积分，作为整数阶微积分的扩展，能够更好的反映和描述实际的物体。通过将模型推广到分数阶，可以得到新的分数阶模型，获得更丰富的动力学行为和混沌行为。
发明内容
本发明的目的是提供一种由分数阶电容构成的三次非线性磁控忆阻电路，提供了一种可以进行数值仿真和电路仿真的的三次非线性磁控忆阻器电路。
本发明所采用的技术方案是，一种由分数阶电容构成的三次非线性磁控忆阻电路，包括运算放大器O1，运算放大器O1的负输入端连接电阻R0的一端并共同连接外加正弦电压源，电阻R0的的另一端接地，运算放大器O1的正输入端直接与输出端相连，运算放大器O1的输出端还通过电阻R1与运算放大器O2的负输入端连接，运算放大器O2的负输入端与运算放大器O2的输出端通过分数阶电容Cq连接，运算放大器O2的正输入端接地，运算放大器O2的输出端与乘法器M1的两个输入端分别连接，乘法器M1的输出端与乘法器M2的一个输入端连接，乘法器M2的另一个输入端连接外加正弦电压源，所述乘法器M2的输出端连接有反相器。
本发明的特点还在于：
反相器包括与所述乘法器M2的输出端连接的运算放大器O3，运算放大器O3的正输入端通过电阻R2与所述乘法器M2的输出端连接，运算放大器O3的负输入端与外加正弦电压源连接，运算放大器O3的负输入端与运算放大器O3的输出端之间通过电阻R3连接，运算放大器O3的正输入端与运算放大器O3的输出端之间由电阻R4连接。
分数阶电容Cq包括一个电阻Rin，电阻Rin串联多个RC等效电路。
每个RC等效电路均包括并联在一起的电容Cn和电阻Rn。
本发明的有益效果是：
本发明一种由分数阶电容构成的三次非线性磁控忆阻电路，可以更加准确的模拟真实的忆阻器特性，对分析分数阶忆阻器模型及特性，分数阶忆阻混沌系统有重要作用；该忆阻电路可以进行数值仿真和电路仿真，根据调节参数可产生不同参数的忆阻器模型，对于忆阻器等效模型的发展有很大的推动作用。
附图说明
图1为本发明一种由分数阶电容构成的三次非线性磁控忆阻电路的电路图；
图2为本发明一种由分数阶电容构成的三次非线性磁控忆阻电路中分数阶电容等效电路；
图3为本发明一种由分数阶电容构成的三次非线性磁控忆阻电路中PSpice实现的分数阶三次非线性磁控忆阻电路模型；
图4(a)为1阶时的i-v相PSpice电路仿真图；
图4(b)为0.9阶时的相PSpice电路仿真图；
图4(c)分数阶阶次为0.8阶时的i-v相PSpice电路仿真图。
具体实施方式
本发明一种由分数阶电容构成的三次非线性磁控忆阻电路，如图1所示，包括运算放大器O1，运算放大器O1的负输入端连接电阻R0的一端并共同连接外加正弦电压源，电阻R0的的另一端接地，运算放大器O1的正输入端直接与输出端相连，用于避免负载效应，运算放大器O1的输出端还通过电阻R1与运算放大器O2的负输入端连接，用于构成积分器，运算放大器O2的负输入端与运算放大器O2的输出端通过分数阶电容Cq连接，运算放大器O2的正输入端接地，运算放大器O2的输出端与乘法器M1的两个输入端分别连接，乘法器M1的输出端与乘法器M2的一个输入端连接，乘法器M2的另一个输入端连接外加正弦电压源，乘法器M2的输出端连接有反相器。
反相器包括与乘法器M2的输出端连接的运算放大器O3，运算放大器O3的正输入端通过电阻R2与乘法器M2的输出端连接，运算放大器O3的负输入端与外加正弦电压源连接，运算放大器O3的负输入端与运算放大器O3的输出端之间通过电阻R3连接，运算放大器O3的正输入端与运算放大器O3的输出端之间由电阻R4连接。
分数阶电容Cq包括一个电阻Rin，所述电阻Rin串联多个RC等效电路，每个RC等效电路均包括并联在一起的电容Cn和电阻Rn。
上述的分数阶磁控忆阻器中的电容Cq为分数阶，由并联的RC单元电路串联一电阻构成分数阶电容等效电路。
上述的分数阶磁控忆阻器包含四个可变参数，分别为电阻R0的阻值、电阻R1的阻值、电阻R2的阻值和分数阶电容Cq的等效电容值。
上述的分数阶磁控忆阻器的数学模型可由一个光滑连续的三次非线性函数描述，具体表示为：
Figure BDA0001895163300000041
对公式(1)两边进行微分，再按照忆阻一般定义，可得对应的分数阶三次非线性磁控忆阻的数学模型：
Figure BDA0001895163300000042
由公式(2)可知，电流与电压之间的关系可由分数阶磁控忆阻器的忆导
Figure BDA0001895163300000043
表征，分数阶磁控忆阻器的忆导是一个开口向上的两次偶函数。
如图1所示的运算放大器O2，其输入和输出之间的关系可以描述为：
Figure BDA0001895163300000051
公式(3)也可以写为：
Figure BDA0001895163300000052
由于电容器Cq为分数阶，公式(4)需要被修改，其分数阶表示为：
Figure BDA0001895163300000053
假设
Figure BDA0001895163300000054
根据分数阶公式的定义，我们可知：
Figure BDA0001895163300000055
这样，乘法器M2的输出电压就可以表示为：
Figure BDA0001895163300000056
根据串联分压原理和运算放大器的特性，可得：
Figure BDA0001895163300000057
求解(8)可得：
Figure BDA0001895163300000058
将公式(7)代入公式(9)，可得：
Figure BDA0001895163300000059
将公式(6)代入公式(10)，可得：
Figure BDA0001895163300000061
因此，输入电流i(t)可表示为：
Figure BDA0001895163300000062
至此，忆导
Figure BDA0001895163300000063
的数学模型可以表示为：
Figure BDA0001895163300000064
对比公式(2)与公式(13)，我们可知：
Figure BDA0001895163300000065
由此可得，公式(13)与公式(14)描述了分数阶三次非线性磁控忆阻器的数学模型，而电阻R0的阻值、电阻R1的阻值、电阻R2的阻值和分数阶电容Cq的等效电容值作为可调参数决定了如图1所示的分数阶忆阻器的特性。
电路仿真：
为了验证所提出的分数阶磁控忆阻电路的可行性，本发明利用PSpice软件进行电路仿真，所发明的分数阶磁控忆阻器的实现电路图如图3所示。分数阶电容的串联等效电路如图2所示。分数阶电容的传递函数可以表示为：
Figure BDA0001895163300000066
当电容Cq＝47nF,n＝5且阶次α选定为0.8或0.9阶时，根据式(15)可以求得分数阶等效电容和电阻的参数。具体参数见表1所示。
表1电容的等效电容和电阻计算值
Figure BDA0001895163300000071
分别利用上表参数设计阶次为0.8阶、0.9阶、1阶时的分数阶忆阻电路并进行电路仿真，实验结果图如图4所示。可见当阶次为1阶时，忆阻电路的磁滞回线是关于原点对称的如图4(a)所示，当阶次为0.9阶时，磁滞回线的形状发生变化，第一象限的面积增大而第三象限的面积减小如图4(b)所示，而当阶次为0.8阶时，磁滞回线在第三象限出现新的交叉点，磁滞回线出现三个“环”,如图4(c)所示。
通过上述方式，本发明一种由分数阶电容构成的三次非线性磁控忆阻电路，可以更加准确的模拟真实的忆阻器特性，对分析分数阶忆阻器模型及特性，分数阶忆阻混沌系统有重要作用；该忆阻电路可以进行数值仿真和电路仿真，根据调节参数可产生不同参数的忆阻器模型，对于忆阻器等效模型的发展有很大的推动作用。

Claims (1)

1.一种由分数阶电容构成的三次非线性磁控忆阻电路，其特征在于，包括运算放大器O1，所述运算放大器O1的负输入端连接电阻R0的一端并共同连接到外加正弦电压源，所述电阻R0的的另一端接地，所述运算放大器O1的正输入端直接与输出端相连，所述运算放大器O1的输出端还通过电阻R1与运算放大器O2的负输入端连接，所述运算放大器O2的负输入端与运算放大器O2的输出端通过分数阶电容Cq连接，所述运算放大器O2的正输入端接地，所述运算放大器O2的输出端与乘法器M1的两个输入端分别连接，所述乘法器M1的输出端与乘法器M2的一个输入端连接，所述乘法器M2的另一个输入端连接外加正弦电压源，所述乘法器M2的输出端连接有反相器；
所述反相器包括与所述乘法器M2的输出端连接的运算放大器O3，所述运算放大器O3的正输入端通过电阻R2与所述乘法器M2的输出端连接，所述运算放大器O3的负输入端与外加正弦电压源连接，所述运算放大器O3的负输入端与运算放大器O3的输出端之间通过电阻R3连接，所述运算放大器O3的正输入端与运算放大器O3的输出端之间由电阻R4连接；
所述分数阶电容Cq包括一个电阻Rin，所述电阻Rin串联多个RC等效电路；
每个所述RC等效电路均包括并联在一起的电容Cn和电阻Rn。
CN201811488695.7A 2018-12-06 2018-12-06 一种由分数阶电容构成的三次非线性磁控忆阻电路 Active CN109670221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811488695.7A CN109670221B (zh) 2018-12-06 2018-12-06 一种由分数阶电容构成的三次非线性磁控忆阻电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811488695.7A CN109670221B (zh) 2018-12-06 2018-12-06 一种由分数阶电容构成的三次非线性磁控忆阻电路

Publications (2)

Publication Number Publication Date
CN109670221A CN109670221A (zh) 2019-04-23
CN109670221B true CN109670221B (zh) 2022-10-14

Family

ID=66143636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811488695.7A Active CN109670221B (zh) 2018-12-06 2018-12-06 一种由分数阶电容构成的三次非线性磁控忆阻电路

Country Status (1)

Country Link
CN (1) CN109670221B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110008652B (zh) * 2019-05-20 2023-07-07 成都师范学院 一种三次非线性有源磁控忆阻模拟器
CN111898748B (zh) * 2020-07-31 2022-07-05 四川大学 分数阶忆阻桥电路、及由其构成的突触电路和神经元电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299922B1 (en) * 2015-06-23 2016-03-29 King Fahd University Of Petroleum And Minerals Continuous-level memristor emulator
CN106856402A (zh) * 2016-12-22 2017-06-16 常州大学 一种改进型压控忆阻模拟器
CN108847922A (zh) * 2018-06-01 2018-11-20 安徽大学 一种基于分数阶忆阻器的时滞混沌电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299922B1 (en) * 2015-06-23 2016-03-29 King Fahd University Of Petroleum And Minerals Continuous-level memristor emulator
CN106856402A (zh) * 2016-12-22 2017-06-16 常州大学 一种改进型压控忆阻模拟器
CN108847922A (zh) * 2018-06-01 2018-11-20 安徽大学 一种基于分数阶忆阻器的时滞混沌电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种浮地磁控忆阻模拟器设计与特性分析;王将等;《电子元件与材料》;20180921(第09期);全文 *
忆阻混沌电路的分析与实现;包伯成等;《物理学报》;20111215(第12期);全文 *

Also Published As

Publication number Publication date
CN109670221A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
Yu et al. A universal mutator for transformations among memristor, memcapacitor, and meminductor
CN104009748A (zh) 一种具有丰富动力学行为的忆阻超混沌系统及混沌电路
CN107016200B (zh) 一种基于磁控忆阻器的光滑细胞神经网络的电路设计方法
CN109670221B (zh) 一种由分数阶电容构成的三次非线性磁控忆阻电路
CN112909913B (zh) 直流微电网非线性控制方法、装置、存储介质及系统
Fitch Development of memristor based circuits
CN112329365B (zh) 一种耦合双忆阻器高维隐藏信号发生系统
Singh et al. New meminductor emulators using single operational amplifier and their application
CN108768611B (zh) 一种分数阶忆阻时滞混沌电路
CN111079365A (zh) 一种反正切三角函数忆阻器电路模型
CN110896347A (zh) 一种具有离散分岔图的多稳定性混沌系统
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
CN203909497U (zh) 一种基于忆阻器的单神经元pid控制器
Feng et al. Dynamical behavior of a 3D jerk system with a generalized Memristive device
CN209149304U (zh) 一种含有分数阶电容的三次非线性磁控忆阻电路
CN113054947B (zh) 一种ReLU型忆阻模拟器
CN115765964A (zh) 一种具有同构调幅功能的三角波忆阻保守信号发生器
CN110728099B (zh) 一种荷控忆容器仿真器电路
CN110046472B (zh) 基于电流传输器的二次非线性磁控忆阻模拟器
CN110032830B (zh) 基于电流传输器的三次非线性磁控忆阻模拟器
CN110175384B (zh) 一种二次光滑流控忆阻器模拟电路
CN111079363B (zh) 一种双曲正弦型忆阻器电路模型
CN110110460B (zh) 一种基于分数阶电感的二极管桥广义分数阶忆阻器
CN110110494B (zh) 一种双局部有源绝对值磁控忆阻器的等效模拟电路
Mohajery et al. PSO-TVAC Based Optimized FOPID Controller for Cascaded DC-DC Boost Converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant