CN110175384B - 一种二次光滑流控忆阻器模拟电路 - Google Patents

一种二次光滑流控忆阻器模拟电路 Download PDF

Info

Publication number
CN110175384B
CN110175384B CN201910416772.6A CN201910416772A CN110175384B CN 110175384 B CN110175384 B CN 110175384B CN 201910416772 A CN201910416772 A CN 201910416772A CN 110175384 B CN110175384 B CN 110175384B
Authority
CN
China
Prior art keywords
pin
resistor
multiplier
inverse
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910416772.6A
Other languages
English (en)
Other versions
CN110175384A (zh
Inventor
李玉霞
常辉
宋庆海
袁方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University of Science and Technology
Original Assignee
Shandong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University of Science and Technology filed Critical Shandong University of Science and Technology
Priority to CN201910416772.6A priority Critical patent/CN110175384B/zh
Publication of CN110175384A publication Critical patent/CN110175384A/zh
Application granted granted Critical
Publication of CN110175384B publication Critical patent/CN110175384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

该发明公开了一种二次光滑流控忆阻器模拟电路,其利用模拟电路实现了二次光滑流控忆阻器的伏安紧致特性,属于电路设计技术领域。利用集成运算电路设计实现了该忆阻器的本征关系。具体的说,利用运算放大器设计转换电路实现了电流、电压信号的等值转换;利用反相比例器实现输入电压信号和输出电压信号的比例运算,并成使输入、输出成反相关系;利用反相比例加法器,实现多个输入电压信号加法运算,使其和作为输出电压信号且极性相反;利用反相积分器实现对输入电压信号的积分运算;利用乘法电路来实现两个输入电压信号的乘积运算。本发明的设计电路,可代替实际二次光滑流控忆阻器模拟电路实现及与其相关的电路设计、实验及应用,对其与它电子元件串并联等电气特性研究及实际应用研究具有重要的意义。

Description

一种二次光滑流控忆阻器模拟电路
技术领域
本发明属于电路设计技术领域,具体涉及一种二次光滑流控忆阻器模拟电路。
背景技术
基于对称逻辑关系,1971年Chua预测了关联电荷和磁通的第四种基本电路元件——忆阻器的存在,其名称源于阻值对通过它电量的历史依赖性。1976年,其把忆阻器进一步扩展到忆阻系统,给出了判断忆阻器特征指纹的紧致效应和频率效应。这些研究仅局限于理论探讨,实物忆阻器仍未出现。2008年,惠普实验室制备了第一个非易失纳米级存储器件,表现出忆阻器的特征指纹,使忆阻器的存在获得实物验证。随后,多种具有忆阻特征指纹的模型和器件被构建及制备。根据本征关系,这些忆阻器可以分为四大类:理想忆阻器、广义理想忆阻器、广义忆阻器和扩展忆阻器。惠普忆阻器为理想忆阻器。Hodgkin-Huxley(HH)轴突电路模型中的时变钾离子通道和时变钠离子通道均为实不变忆阻器,以及藤壶肌肉纤维的Morris-Lecar(莫里斯-莱卡尔)电路模型中钙离子通道和钾离子通道也是实不变忆阻器,两者均为广义忆阻器范畴。这促发设计广义忆阻器模型开展生物神经传输机理的理论分析与研究,从理论上具有重要价值和实际的可行性,也是该发明的初衷。同时,忆阻器件在人工神经网络、非线性电路与系统、通讯工程和新型计算机构架等领域也具有广阔的应用前景。然而,由于纳米实物忆阻器具有成本高和实现困难等问题,其仍然没有商业化。因此,利用等效模拟电路代替实物忆阻器,进行理论分析与试验研究,具有广泛而深远的意义。
目前,已报道的忆阻器仿真模型多为压控忆阻器模型,一般为PSPICE仿真模型和模拟压控忆阻器的硬件等效电路。流控忆阻器由于其电路设计转换困难,研究较少。主要表现为流控忆阻器模型压流转换复杂、难以实际实现及精确模拟实物流控忆阻器的特性。因此,设计一种易于实现以及精确程度高的二次光滑流控忆阻器等效电路具有重要的意义。
发明内容
针对现有技术中存在的上述问题,本发明提出了一种二次光滑流控忆阻器模拟电路,设计合理,克服了现有技术的不足,展示了忆阻器的特性指纹。
为了实现上述目的,本发明采用如下技术方案:
一种流控忆阻器等效模拟电路,包括电阻网络、反相比例器、反相比例加法器、反相积分器和乘法器。
配置放大器U1,实现电压、电流信号转换,为后续电路模块的设计提供技术支持;
配置反相比例器,实现输入电压与输出电压的比例运算且两者极性相反:包括第一反相比例器U2和第二反相比例器U5;
配置反相比例加法器,实现多输入电压信号相加,使其和作为输出电压且极性相反;
配置反相积分器,实现对输入电压信号的积分运算;
配置乘法器,实现两个输入信号乘积运算:包括第一乘法器UA1、第二乘法器UA2和第三乘法器UA3;
该等效模拟电路包括两个闭环电路:第一个是由电阻网络、运算放大器U1、第一乘法器UA1、第二乘法器UA2、第三乘法器UA3、第一反相比例器U2、第二反相比例器U5、反相加法器U3和反相积分器U4、通过线路连接组成的第一闭环电路;第二个是由直流电压源V1,第11电阻R11和第12电阻R12连接组成的第二闭环电路。
优选地,电阻网络包括第1电阻R1,第1电阻R1的一端连接输入端,该端也与通过第3电阻R3与放大器U1的第3引脚连接,电阻R1的另一端通过第2电阻R2与放大器U1的第2引脚连接,同时也与第三乘法器UA3的W引脚连接。
优选地,放大器U1采用OP07CP芯片,其引脚连接方式如下:
放大器U1的第2引脚通过第2电阻R2与第1电阻R1的一端相连且通过第4电阻R4与自身第6引脚连接,其第3引脚通过第3电阻R3与电阻R1的另一端相连且通过第21电阻接地,其第4引脚接电源VEE,其第7引脚接电源VCC,其第1引脚和第8引脚悬空。
优选地,第一反相比例器U2和第二反相比例U5器均采用OP07CP芯片,其引脚连接方式如下:
第一反相比例器U2的引脚连接方式如下:
反相比例器U2的第2引脚通过第9电阻R9与第一乘法器UA1的W引脚相连且通过第10电阻R10与其第六引脚相连,其第3引脚接地,其第4引脚接电源VEE,其第7引脚接电源VCC,其第1引脚和第8引脚悬空。
第二反相比例器U5的引脚连接方式如下:
反相比例器U5的第2引脚通过第23电阻R23与反相积分器U4的第六引脚相连且通过第22电阻R22与自身的第六引脚连接,其第六引脚与第三乘法器的X1引脚连接,其第3引脚接地,其第4引脚接电源VEE,其第7引脚接电源VCC,其第1引脚和第8引脚悬空。
优选地,反相加法器U3采用OP07CP芯片,其引脚的连接方式如下:
反相比例器加法器U3的第2引脚通过第13电阻R13与反相比例器U2的第6引脚连接且通过第14电阻R14与第二闭合环路的第12电阻R12的一端连接,同时通过第15电阻R15与第二乘法器UA2的W引脚连接,其第2引脚也通过第16电阻R16与其第6引脚连接,其第6引脚通过第17电阻R17与反相积分器U4的第二引脚连接,其第3引脚接地,其第4引脚接电源VEE,其第7引脚接电源VCC,其第1引脚和第8引脚悬空;
优选地,反相积分器U4采用OP07CP芯片,其引脚的连接方式如下:
反相积分器U4的第2引脚通过第17电阻R17与反相比例器加法器U3的第6引脚连接,并且其第2引脚也通过第18电阻R18与电容C1并联与其第6引脚连接,第六引脚通过电阻R23与第二反相比例器U5的第二引脚连接,其第3引脚接地,其第4引脚接电源VEE,其第7引脚接电源VCC,其第1引脚和第8引脚悬空。
优选地,第一乘法器UA1、第二乘法器UA2和第三乘法器UA3均采用AD633JN芯片;
第一乘法器UA1的引脚连接方式如下:
第一乘法器UA1的X1引脚和Y1引脚接放大器U1的第6引脚,其X2引脚和Y2引脚接地,其VS+引脚接电源VCC,其VS-引脚接电源VEE,其Z引脚通过第6电阻R6接地,其W引脚通过第5电阻R5和第6电阻R6串联后接地,同时通过第9电阻R9与反相比例器U2的第2引脚连接;
第二乘法器UA2的引脚连接方式如下:
第二乘法器UA2的X1引脚和Y1引脚接反相积分器U4的第6引脚,其X2引脚和Y2引脚接地,其VS+引脚接电源VCC,其VS-引脚接电源VEE,其Z引脚通过第8电阻R8接地,其W引脚通过第7电阻R7与第8电阻R8串联后接地,同时通过第15电阻R15与反相加法器的第2引脚连接。
第三乘法器UA3的引脚连接方式如下:
第三乘法器UA3的X1引脚与反相积分器的第6引脚连接,Y1引脚与放大器U1的第6引脚连接,其X2引脚和Y2引脚接地,其VS+引脚接电源VCC,其VS-引脚接电源VEE,其Z引脚通过第20电阻R20接地,其W引脚通过第19电阻R19与第20电阻R20串联后接地,同时与放大器U1的第6引脚连接。
本发明所带来的有益技术效果:
本发明设计了一种能够实现二次光滑流控忆阻器伏安紧致特性的模拟等效电路,该模拟电路含5个运算放大器和3个乘法器,结构简单,可代替实际二次光滑流控忆阻器实现与流控忆阻器相关的电路设计、实验及应用,对流控忆阻器的特性和应用研究具有重要的意义。
本发明设计了二次光滑流控忆阻器的模拟电路,实现了流控忆阻器的伏安紧致特性。利用集成运算电路实现了二次光滑流控忆阻器本征关系中的相应运算。其中,运算放大器U1,用于实现电压、电流信号的等值替换,方便后续电路模块的技术实现;反相积分器用于实现对输入电压的积分运算;反相比例器用于实现输出电压与输入电压的比例运算,且极性相反;反相比例加法器用于实现多个输入电压的加法运算,使其和作为输出电压且极性相反;乘法电路用于实现两端口输入信号的乘积运算。
附图说明
图1为本发明的二次光滑流控忆阻器电路结构框图。
图2为本发明二次光滑流控忆阻器等效模拟电路原理图。
图3为通过电阻R1的电流信号iin转化为电压信号v0的仿真关系图。
图4为在输入端接入5V交流电压源后,在不同频率情况下,获得的二次光滑流控忆阻器的v-iin曲线图。
其中,为了用方便仿真验证,图3采用5V电压源,利用放大器U1实现了电流、电压信号的转换,解决了忆阻器的流控特性。图4采用频率为30Hz和80Hz的电压信号,实现忆阻器仿真电路的伏安紧致特性和频率依赖性。
具体实施方案
下面结合附图以及具体实施方案对本发明作进一步详细说明。
本发明的理论出发点是广义流控忆阻器的定义表达式:
Figure BDA0002063328220000041
图1为一种二次光滑流控忆阻器的等效模拟电路,包括电阻网络、反相比例器、反相比例加法器、反相积分器和乘法器;
放大器U1,被配置用于实现电压、电流信号的转换,为后续电路模块技术实现提供的支持;
反相比例器,被配置用于实现输出电压与输入电压的比例运算且成反相:包括第一反相比例器U2和第二反相比例器U5;
反相比例加法器,被配置用于实现多个输入电压的相加,使其和作为输出电压且使极性相反;
反相积分器,被配置用于实现对输入电压进行积分运算且使极性相反;
乘法器,被配置用于实现两个输入信号乘积运算:包括第一乘法器UA1、第二乘法器UA2和第三乘法器UA3;
该等效模拟电路含有两个闭环电路:第一闭环电路由电阻网络、运算放大器U1、第一乘法器UA1、第二乘法器UA2、第三乘法器UA3、第一反相比例器U2、第二反相比例器U5、反相加法器U3和反相积分器U4,通过线路连接构成;第二闭环电路由直流电压源V1,第11电阻R11和第12电阻R12连接形成。
如图2所示,所示为本发明二次光滑流控忆阻器等效模拟电路原理图,第1电阻R1的一端与第3电阻R3的一端相连接作为输入端与输入信号相连接,第1电阻R1的另一端与第二电阻R2的一端、第19电阻R19的一端、第三乘法器UA3的W引脚连接作为输出端;
第2电阻R2的另一端与第4电阻R4的一端、放大器U1的第2引脚相连接,第4电阻R4的另一端与放大器U1的第6引脚、第一乘法器UA1的X1引脚、第三乘法器UA3的X1引脚相连接;第21电阻R21的一端与放大器U1的第3引脚连接,第21电阻R21的另一端接地;放大器U1的第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第9电阻R9的一端与第一乘法器UA1的W引脚、第5电阻R5的一端连接,第5电阻R5的另一端与第一乘法器UA1的z引脚、第6电阻R6的一端连接,第6电阻的另一端接地;第一乘法器UA1的X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE;
第9电阻R9的另一端与第10电阻R10的一端、第一反相比例器U2的第2引脚连接;第10电阻R10的另一端与第一反相比例器U2的第6引脚、第13电阻R13的一端连接;第一反相比例器U2的第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第12电阻R12的一端与直流电压源的正极相连接,另一端与第14电阻R14的一端、第11电阻R11的一端连接,第11电阻R11的另一端与直流电压源的负极连接并接地;
第15电阻R15的一端与第二乘法器UA2的w引脚、第7电阻R7的一端连接,第7电阻R7的另一端与第二乘法器UA2的z引脚、第8电阻R8的一端连接,第8电阻R8的另一端接地;第二乘法器UA2的X1和Y1引脚与反相积分器U4的第6引脚连接,其X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE;
反相比例加法器U3的第2引脚与第13电阻R13的另一端、第14电阻R14的另一端、第15电阻R15的另一端、第16电阻R16的一端连接;其第6引脚与第16电阻R16的另一端、第17电阻R17的一端连接;其第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第17电阻R17的另一端与反相积分器U4的第2引脚、第18电阻R18的一端、电容C1的一端连接,反相积分器U4的第6引脚与电容C1的另一端、第18电阻R18的另一端、第23电阻R23的一端连接;反相积分器U4的第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第23电阻R23的另一端与第二反相比例器U5的第2引脚、第22电阻R22的一端连接,第22电阻R22的另一端与第二反相比例器U5的第6引脚、第三乘法器UA3的Y1引脚连接;第二反相比例器U5的第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第19电阻R19的另一端与第三乘法器UA3的z引脚、第20电阻R20的一端连接,第20电阻R20的另一端接地;第三乘法器UA3的X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE。
在上述技术方案中,放大器U1可以实现电阻网络的输入电流与放大器U1输出电压的数值等效代换,设流经第1电阻R1的输入电流为iin,放大器U1的输出电压为v0,则放大器U1的输出电压v16为:
Figure BDA0002063328220000061
第一乘法器UA1的X1引脚和Y1引脚接放大器U1的第6引脚,其W引脚通过第5电阻R5和第6电阻串连接地,同时通过第9电阻R9与反相比例器U2的第2引脚连接,则乘法器UA1的W引脚通过第9电阻R9的输出电压v1w为:
Figure BDA0002063328220000062
v1w=v0 2   (4)
第一反相比例器U2用以实现输出电压与输入电压是比例运算关系并且成反相,其引脚2通过第9电阻与第一乘法器UA1的W引脚连接,则可得到其输出电压v26
Figure BDA0002063328220000063
第二乘法器UA2的X1引脚和Y1引脚接反相积分器U4的第6引脚,其W引脚通过第7电阻R7与第8电阻R8串连接地,同时通过R15与反相比例加法器的第2引脚连接,定义反相积分器U4引脚6的电压为二次光滑流控忆阻器的内部状态变量x,则可以得到和第二乘法器UA2的W引脚通过第15电阻R15的输出电压v2w
v46=x   (6)
v2w=x2   (7)
第二闭环电路由直流电压源V1,电阻R11、R12连接组成,该电路经过第14电阻R14的输出电压v2为:
Figure BDA0002063328220000064
反相比例器加法器U3,用于实现输出电压与输入电压的比例运算关系且成反相,同时实现输入电压的加法运算,使其和作为输出电压,则由图2可知反相加法器U3的第6引脚电压v36为:
Figure BDA0002063328220000065
反相积分器U4用以实现对输入电压信号的积分运算,反相积分器U4的第2引脚通过第17电阻R17与反相比例加法器U3的第6引脚连接,且通过第18电阻R18与电容C1并联后与U4的第6引脚连接,则可得到下式:
Figure BDA0002063328220000071
Figure BDA0002063328220000072
第二反相比例器U5用以实现输出电压与输入电压是比例运算关系并且成反相,其引脚2通过第23电阻R23与反相积分器U4的第6引脚连接,则可得到其输出电压v56
v56=-x    (12)
第三乘法器UA3的X2引脚与第二反相比例器U5的第6引脚连接,Y1引脚与放大器U1的第6引脚连接,其W引脚通过第19电阻R19与第20电阻R20串连接地,同时与放大器的第6引脚连接,定义第三乘法器UA2的W引脚的输出电压为二次光滑流控忆阻器端电压v,则由第三乘法器UA2可以得到下列关系:
v2w=v   (13)
Figure BDA0002063328220000073
进而可以得到此忆阻器等效电路的内部状态变量方程如下:
Figure BDA0002063328220000074
电阻网络包括第1电阻R1,第1电阻R1的一端连接输入端,该端也与通过第2电阻R2与放大器U1的第2引脚连接,第1电阻R1的另一端通过第3电阻R3与放大器U1的第3引脚连接,同时也与第三乘法器UA的W引脚连接,则第三乘法器UA3的W引脚的输出电压v与输入电压vin和第1电阻R1的电压vR关系为:
v=vin-vR=vin-R1iin   (16)
综上,该忆阻器的等效电路输出端电压v与输入电流iin动态关系为:
Figure BDA0002063328220000075
参见图3,其表征基于U1的电阻网络实现电流iin和转换后电压v0两者之间的比例等价关系。由图3可以看出两者成线性关系,可以实现等值转换,便于用转换后的电压信号v0进行后续的模拟运算。
图4为所设计忆阻器电路仿真模型的效果图,满足忆阻器的零点相交及频率依赖特性。具体的说,当输入端接入5V的交流正弦电压信号时,可以获得通过R1的电流iin与忆阻器仿真模型的端电压v之间的伏安紧致曲线和时域波形图。当f=30Hz时(a1)电压v、电流信号iin的时域图(a2)电压v与电流iin的紧致曲线;当f=80Hz时(b1)电压v、电流信号iin的时域图(b2)电压v与电流iin的紧致曲线。由时域图(a1)和(b1)可以看出,电流iin与电压v满足零点相交特性,其关联的紧致曲线图也确认这一点。由紧致曲线图(a2)和(b2)可以看出,忆阻器满足频率依赖特性,即当频率升高时,电压和电流的非线性关系减弱,紧致曲线具有趋向于单值曲线的特征。
当然,上述说明并非是对本发明的限制,本发明也并不仅限于如上述举例,本技术领域的技术人员在本发明的实质范围内所做出的器件型号改变、添加或替换,也应属于本发明的保护范围(例如图2中各电阻取不同阻值,连接线路或图形拓扑等价调整等)。

Claims (1)

1.一种二次光滑流控忆阻器模拟电路,其特征在于,包括电阻网络、反相比例器、反相比例加法器、反相积分器和乘法器;
配置运算放大器U1,用于实现电流、电压信号转换,方便后面电路模块的设计;
配置反相比例加法器,用于实现多输入电压的相加,使其和作为输出电压且极性相反;
配置反相积分器,用于实现输入电压信号的积分运算;
配置乘法器,用于实现两端口输入信号乘积运算;包括第一乘法器UA1、第二乘法器UA2和第三乘法器UA3;
等效模拟电路包括两个闭环电路;其中,电阻网络、运算放大器U1、第一乘法器UA1、第二乘法器UA2、第三乘法器UA3、第一反相比例器U2、第二反相比例器U5、反相加法器U3和反相积分器U4,通过线路连接组成第一闭环电路;直流电压源V1,第11电阻R11和第12电阻R12连接组成第二闭环电路;
其中,第1电阻R1的一端与第3电阻R3的一端相连接作为输入端与输入信号相连接,第1电阻R1的另一端与第二电阻R2的一端、第19电阻R19的一端、第三乘法器UA3的W引脚连接作为输出端;
第2电阻R2的另一端与第4电阻R4的一端、放大器U1的第2引脚相连接,第4电阻R4的另一端与放大器U1的第6引脚、第一乘法器UA1的X1引脚、第三乘法器UA3的X1引脚相连接;第21电阻R21的一端与放大器U1的第3引脚连接,第21电阻R21的另一端接地;放大器U1的第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第9电阻R9的一端与第一乘法器UA1的W引脚、第5电阻R5的一端连接,第5电阻R5的另一端与第一乘法器UA1的z引脚、第6电阻R6的一端连接,第6电阻的另一端接地;第一乘法器UA1的X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE;
第9电阻R9的另一端与第10电阻R10的一端、第一反相比例器U2的第2引脚连接;第10电阻R10的另一端与第一反相比例器U2的第6引脚、第13电阻R13的一端连接;第一反相比例器U2的第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第12电阻R12的一端与直流电压源的正极相连接,另一端与第14电阻R14的一端、第11电阻R11的一端连接,第11电阻R11的另一端与直流电压源的负极连接并接地;
第15电阻R15的一端与第二乘法器UA2的w引脚、第7电阻R7的一端连接,第7电阻R7的另一端与第二乘法器UA2的z引脚、第8电阻R8的一端连接,第8电阻R8的另一端接地;第二乘法器UA2的X1和Y1引脚与反相积分器U4的第6引脚连接,其X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE;
反相比例加法器U3的第2引脚与第13电阻R13的另一端、第14电阻R14的另一端、第15电阻R15的另一端、第16电阻R16的一端连接;其第6引脚与第16电阻R16的另一端、第17电阻R17的一端连接;其第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第17电阻R17的另一端与反相积分器U4的第2引脚、第18电阻R18的一端、电容C1的一端连接,反相积分器U4的第6引脚与电容C1的另一端、第18电阻R18的另一端、第23电阻R23的一端连接;反相积分器U4的第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第23电阻R23的另一端与第二反相比例器U5的第2引脚、第22电阻R22的一端连接,第22电阻R22的另一端与第二反相比例器U5的第6引脚、第三乘法器UA3的Y1引脚连接;第二反相比例器U5的第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第19电阻R19的另一端与第三乘法器UA3的z引脚、第20电阻R20的一端连接,第20电阻R20的另一端接地;第三乘法器UA3的X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE。
CN201910416772.6A 2019-05-17 2019-05-17 一种二次光滑流控忆阻器模拟电路 Active CN110175384B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910416772.6A CN110175384B (zh) 2019-05-17 2019-05-17 一种二次光滑流控忆阻器模拟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910416772.6A CN110175384B (zh) 2019-05-17 2019-05-17 一种二次光滑流控忆阻器模拟电路

Publications (2)

Publication Number Publication Date
CN110175384A CN110175384A (zh) 2019-08-27
CN110175384B true CN110175384B (zh) 2023-04-18

Family

ID=67691568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910416772.6A Active CN110175384B (zh) 2019-05-17 2019-05-17 一种二次光滑流控忆阻器模拟电路

Country Status (1)

Country Link
CN (1) CN110175384B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110728102B (zh) * 2019-09-29 2023-09-22 山东科技大学 一种多稳态忆感器模拟电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219983A (zh) * 2013-04-16 2013-07-24 杭州电子科技大学 一种忆阻器等效模拟电路
WO2016029616A1 (zh) * 2014-08-31 2016-03-03 王忠林 基于五项最简混沌系统的无平衡点四维超混沌系统及模拟电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219983A (zh) * 2013-04-16 2013-07-24 杭州电子科技大学 一种忆阻器等效模拟电路
WO2016029616A1 (zh) * 2014-08-31 2016-03-03 王忠林 基于五项最简混沌系统的无平衡点四维超混沌系统及模拟电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
栾红民 ; 张斌 ; 李玉霞 ; 吴庆林 ; 王晶 ; 曲云昭 ; .大型望远镜主镜位置采集系统设计.传感技术学报.2017,(第02期),全文. *

Also Published As

Publication number Publication date
CN110175384A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
CN110222425B (zh) 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路
CN109829194B (zh) 一种绝对值磁控忆阻器等效模拟电路
CN106130713B (zh) 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN105553459B (zh) 浮地压控忆阻器仿真器电路
CN105160401A (zh) 一种基于忆阻器阵列的wta神经网络及其应用
CN109816096A (zh) 一种基于忆阻器的感知器神经网络电路及其调节方法
CN110175384B (zh) 一种二次光滑流控忆阻器模拟电路
CN107124258A (zh) 一种基于周期激励忆阻系统的混沌振荡电路
CN113054947B (zh) 一种ReLU型忆阻模拟器
CN109840365B (zh) 一种有源忆阻器仿真器
CN110147597B (zh) 一种多稳态磁控忆阻器等效模拟电路
CN105207771A (zh) 一种基于单片电流反馈运算放大器的双涡卷隐藏蔡氏混沌吸引子产生电路
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
CN110198164B (zh) 一种绝对值流控忆阻器模拟电路
CN109670221B (zh) 一种由分数阶电容构成的三次非线性磁控忆阻电路
CN110110494B (zh) 一种双局部有源绝对值磁控忆阻器的等效模拟电路
CN206004320U (zh) 模块化多电平换流器的仿真装置
CN110046472B (zh) 基于电流传输器的二次非线性磁控忆阻模拟器
CN209168107U (zh) 一种三值忆阻器的电路模型
CN211506501U (zh) 一种浮地型磁控忆阻模拟器
CN110728099A (zh) 一种荷控忆容器仿真器电路
CN114841112A (zh) 忆耦器等效模拟电路以及电子设备
CN110008651B (zh) 一种二次非线性有源磁控忆阻模拟器
CN110728100B (zh) 一种分段压控忆阻器等效模拟电路
CN110008652B (zh) 一种三次非线性有源磁控忆阻模拟器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant