CN110222425B - 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路 - Google Patents

一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路 Download PDF

Info

Publication number
CN110222425B
CN110222425B CN201910494238.7A CN201910494238A CN110222425B CN 110222425 B CN110222425 B CN 110222425B CN 201910494238 A CN201910494238 A CN 201910494238A CN 110222425 B CN110222425 B CN 110222425B
Authority
CN
China
Prior art keywords
pin
resistor
multiplier
inverse
memristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910494238.7A
Other languages
English (en)
Other versions
CN110222425A (zh
Inventor
李玉霞
常辉
宋庆海
袁方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University of Science and Technology
Original Assignee
Shandong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University of Science and Technology filed Critical Shandong University of Science and Technology
Priority to CN201910494238.7A priority Critical patent/CN110222425B/zh
Publication of CN110222425A publication Critical patent/CN110222425A/zh
Application granted granted Critical
Publication of CN110222425B publication Critical patent/CN110222425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/06—Structured ASICs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路，其利用模拟集成运算设计电路实现了该忆阻模型的伏安磁滞特性，属于电路设计技术领域。利用电子器件的集成运算，设计该忆阻器本征动力学。其中，设计反相比例器，实现输出电压与输入电压的比例运算，并使它们极性相反；设计反相比例加法器，实现多个输入电压的加法运算，使其和作为输出电压且成反相；设计反相积分器，实现对输入电压信号的积分运算；设计乘法电路，实现两端口输入信号的乘积运算。本发明实现了具有孪生局部有源域的三次多项式磁控忆阻器的忆阻特征指纹，可代替实际具有局部有源忆阻器实现与此类忆阻器相关系统的电路设计、实验，对理解此忆阻器的电气特性和实际应用研究具有重要的意义。

Description

一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路
技术领域
本发明属于电路设计技术领域，具体涉及一种具有孪生局部有源域的三次多项式磁控忆阻器模拟电路。
背景技术
忆阻器作为第四种基本电路元件，其概念由Chua自1971年提出后，在近40年时间里，忆阻器的研究在科技界并没有引起特别的关注，仅仅是小范围的研究热点。直到2008年，惠普实验室制备出第一个具有忆阻器特征指纹的器件，促发了科技圈和工程界对它的高度重视。之后，多种纳米材料被采用制备具有忆阻特征指纹的器件，利用导电细丝、界面势垒、磁隧道结等理论对相应器件的建模却没有得到很好解决，这使与器件相关系统的动力学分析与研究无遇到了难题。为了开展忆阻器的理论与应用研究，惠普忆阻器、浮地型忆阻器模型、三次多项式忆阻器模型、绝对值忆阻器模型等电路仿真设计得以实现，促进了其在非线性电路与系统、安全通讯工程、人工神经网络等领域的应用与理论研究。此外，Hodgkin-Huxley轴突电路模型、藤壶肌肉纤维Morris-Lecar电路模型从理论上解释了神经传输的机理，阐述了其局部有源特性和神经尖峰传输形成机制关联，其特征指纹表现为零点相交和频率依赖特性。因此，构建具有局部有源特性的忆阻器模型，并进行动力学分析，将为其在神经突触、神经网络及非线性电路与系统等方面的实际应用奠定必要的理论与实践基础。同时，开展忆阻器等效模拟电路设计试验，可以从侧面探索实物忆阻器的运行机理，这将为实物忆阻器的商业化奠定必要的实践与理论基础。
目前，利用等效模拟电路代替实物忆阻器开展理论分析与试验研究具有一定的可行性，也是纳米实物忆阻器商业化的必经之路。当前报道忆阻器模型中，Chua胸花忆阻器表现出单局部有源特性。因为忆阻器局部有源特性是其关联系统复杂性的基础，设计具有局部有源特性的忆阻并电路实现将是一件具有实践意义和价值的工作。
发明内容
针对局部有源忆阻器良好的性态，本发明提出了一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路，设计合理，展示了良好的捏磁滞特性，将为其在突触设计、神经计算、非线性电路与系统等方面的应用提供必要的技术与理论支持。
为了实现上述目的，本发明采用如下技术方案：
一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路，由电阻网络、反相比例器、反相比例加法器、反相积分器和乘法器等组成。
设计反相比例器，实现输出电压与输入电压的比例运算且使它们极性相反；
设计反相比例加法器，实现多个输入电压的加法运算，使其和作为输出电压且成反相；
设计反相积分器，实现对输入电压信号的积分运算；
设计乘法器，实现两个输入信号的乘积运算；
该等效模拟电路仅有一个闭环电路，它是由电阻网络、第一乘法器UA1、第二乘法器UA2、第二乘法器UA2、第四乘法器UA4、第一反相比例器U1、第二反相比例器U4、反相比例加法器U2和反相积分器U3，通过线路连接组成。
优选地，第一电阻R1的一端连接输入端，其另一端与第四乘法器UA4的W引脚连接。
优选地，第一反相比例器U1和第二反相比例器U4均采用OP07CP芯片，具体使用方法如下：
第一反相比例器U1的引脚连接方式如下：
第一反相比例器U1的第2引脚通过第十四电阻R14与第四乘法器UA4的w引脚连接，且通过第十五电阻R15与自身的第6引脚连接；第6引脚通过第十电阻R10与反相比例加法器U2的第2引脚连接；第3引脚接地；第4引脚接电源VEE，第7引脚接电源VCC；第1引脚和第8引脚悬空。
第二反相比例器U4的引脚连接方式如下：
第二反相比例器U4的第2引脚通过第十六电阻R16与反相比例加法器器U2的第6引脚连接且通过第十七电阻R17与自身的第6引脚连接；第6引脚与第二乘法器UA2的X1引脚连接；第3引脚接地；第4引脚接电源VEE，第7引脚接电源VCC；第1引脚和第8引脚悬空。
优选地，反相比例加法器U2采用OP07CP芯片，引脚的连接方式如下：
反相比例器加法器U2的第2引脚通过第十电阻R10与第一反相比例器U1的第6引脚连接，且通过第二电阻R2与反相积分器的第6引脚连接，同时通过第三电阻R3与输入端连接，此外，第2引脚还通过第四电阻R4与自身的第6引脚连接；第6引脚通过第五电阻R5与反相积分器U3的第2引脚连接；第3引脚接地；第4引脚接电源VEE，第7引脚接电源VCC；第1引脚和第8引脚悬空。
优选地，反相积分器U3采用OP07CP芯片，其引脚的连接方式如下：
反相积分器U3的第2引脚通过第五电阻R5与反相比例器加法器U2的第6引脚连接，并且第2引脚也通过第十一电阻R11与电容C1并联后再与自身的第6引脚连接；第6引脚与第一乘法器UA1的X1引脚连接；第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC；第1引脚和第8引脚悬空。
优选地，第一乘法器UA1、第二乘法器UA2、第三乘法器UA3和第四乘法器UA4均采用AD633JN芯片，引脚连接方式为：
第一乘法器UA1的引脚连接方式如下：
第一乘法器UA1的X1引脚和Y1引脚与反相积分器U3的第6引脚连接；X2引脚和Y2引脚接地；VS+引脚接电源VCC，VS-引脚接电源VEE；Z引脚通过第七电阻R7接地；W引脚通过第十六电阻R16与第二反相比例器U4的第2引脚连接，且通过第六电阻R6与第七电阻R7串联后接地。
第二乘法器UA2的引脚连接方式如下：
第二乘法器UA2的X1引脚与第二反相比例器U4的第6引脚连接；其Y1引脚与输入端连接；X2引脚和Y2引脚接地；VS+引脚接电源VCC，VS-引脚接电源VEE；Z引脚通过第九电阻R9接地；W引脚与第一电阻R1的一端连接，同时通过第八电阻R8与第九电阻R9串联后接地。
第三乘法器UA3的引脚连接方式如下：
第三乘法器UA3的X1引脚和Y1引脚与反相积分器U3的第6引脚连接；VS+引脚接电源VCC，VS-引脚接电源VEE；Z引脚通过第十三电阻R13接地，W引脚与第四乘法器UA4的X1引脚连接，同时通过第十二电阻R12与第十三电阻R13串联后接地。
第四乘法器UA4的引脚连接方式如下：
第四乘法器UA4的X1引脚和第三乘法器UA3的w引脚连接；其Y1引脚与反相积分器U3的第6引脚连接；VS+引脚接电源VCC，VS-引脚接电源VEE；Z引脚通过第十九电阻R19接地；W引脚通过十四电阻R14与第一反相比例器U1的第2引脚连接，同时通过第十八电阻R18与第十九电阻R19串联后接地。
本发明所带来的有益技术效果：
本发明设计了一种能够实现具有孪生局部有源域的三次多项式磁控忆阻器模拟等效电路，该模拟电路含4个运算放大器和4个乘法器，结构简单，可代替实际局部有源磁控忆阻器实现与该忆阻器相关的电路设计、实验及应用，对局部有源磁控忆阻器电气特性探索及实际应用研究具有重要的意义。
本发明设计的实现具有孪生局部有源域的三次多项式磁控忆阻器模拟电路，利用模拟电路实现该忆阻器的伏安捏磁滞特性。本发明利用集成运算电路实现局部有源磁控忆阻器本征关系中的相应运算：反相积分器用于实现对输入电压信号的积分运算，反相比例器用于实现输出电压与输入电压的比例运算，并且两者成反相；反相比例加法器，用于实现多个输入电压信号的加法运算，使其和作为输出电压信号且使输入输出成反相；乘法电路用于实现来自两端口输入信号的乘积运算。
附图说明
图1是本发明忆阻器的电路结构框图。
图2是本发明忆阻器的等效模拟电路原理图。
图3本发明忆阻器的孪生局部有源域仿真图。其中，横轴代表直流电压信号，竖轴代表直流电流信号。
图4具有孪生局部有源忆阻器的等效电路的实验效果图，其中，横轴为输入的交流电压信号，竖轴为输出的交流电流信号，当输入端接入6V的交流电压源，通过改变示电压源的频率，示波器显示出相应输入电压和输出电流的伏安特性曲线。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
本发明的理论出发点是具有孪生局部有源域三次多项式磁控忆阻器的定义为：
Figure GDA0002127914250000061
如图1所示，一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路，包括电阻网络、反相比例器、反相比例加法器、反相积分器、绝对值电路网络和乘法器；
反相比例器，被设计为用于实现输出电压与输入电压是比例运算关系并且成反相；
反相比例加法器，被设计为用于实现多个输入电压的相加，使其和作为输出电压且成反相；
反相积分器，被设计为用于实现对输入电压进行积分运算；
乘法器，被设计为用于实现两个输入信号的相乘；
该等效模拟电路仅有一个闭环电路，它是由电阻网络、第一乘法器UA1、第二乘法器UA2、第二乘法器UA2、第四乘法器UA4、第一反相比例器U1、第二反相比例器U4、反相比例加法器U2和反相积分器U3，通过线路连接组成。
第三乘法器UA3的X1引脚和Y1引脚与反相积分器U3的第6引脚连接，Z引脚通过第十三电阻R13接地，W引脚与第四乘法器UA4的X1引脚连接，同时通过第十二电阻R12与第十三电阻R13串联后接地。定义反相积分器U2的第6引脚的输出电压为忆阻器的内部状态变量x，则第三乘法器UA3的W引脚的输出电压v3w为：
Figure GDA0002127914250000071
v3w＝x2 (5)；
第四乘法器UA4的X1引脚和第三乘法器UA3的w引脚连接；其Y1引脚与反相积分器U3的第6引脚连接；VS+引脚接电源VCC，VS-引脚接电源VEE；Z引脚通过第十九电阻R19接地；W引脚通过十四电阻R14与第一反相比例器U1的第2引脚连接，同时通过第十八电阻R18与第十九电阻R19串联后接地，则第四乘法器UA4的W引脚的输出电压v4w为：
Figure GDA0002127914250000072
v4w＝x3 (10)；
第一反相比例器U1的第2引脚通过第十四电阻R14与第四乘法器UA4的w引脚连接，且通过第十五电阻R15与自身的第6引脚连接，第3引脚接地，则第一反相比例器U1的第6引脚的输出电压v16：
Figure GDA0002127914250000073
反相比例器加法器U2的第2引脚通过第十电阻R10与第一反相比例器U1的第6引脚连接，且通过第二电阻R2与反相积分器的第6引脚连接，同时通过第三电阻R3与输入端连接，此外，第2引脚还通过第四电阻R4与自身的第6引脚连接；第6引脚通过第五电阻R5与反相积分器U3的第2引脚连接，设输入端的输入电压为vin，则其第6引脚的输出电压v26为：
Figure GDA0002127914250000074
反相积分器U3的第2引脚通过第五电阻R5与反相比例器加法器U2的第6引脚连接，并且第2引脚也通过第十一电阻R11与电容C1并联后再与自身的第6引脚连接；第6引脚与第一乘法器UA1的X1引脚连接，则由反相积分器U3可得到下列关系式：
Figure GDA0002127914250000081
Figure GDA0002127914250000082
第一乘法器UA1的X1引脚和Y1引脚与反相积分器U3的第6引脚连接；X2引脚和Y2引脚接地；Z引脚通过第七电阻R7接地；W引脚通过第十六电阻R16与第二反相比例器U4的第2引脚连接，且通过第六电阻R6与第七电阻R7串联后接地，则第一乘法器UA1的W引脚的输出电压v1w为：
Figure GDA0002127914250000083
v1w＝v36v36＝x2 (10)；
第二反相比例器U4的第2引脚通过第十六电阻R16与反相比例加法器器U2的第6引脚连接且通过第十七电阻R17与自身的第6引脚连接，第6引脚与第二乘法器UA2的X1引脚连接，则第二反相比例器U4的第6引脚的输出电压v46为
Figure GDA0002127914250000084
第二乘法器UA2的X1引脚与第二反相比例器U4的第6引脚连接；其Y1引脚与输入端连接；X2引脚和Y2引脚接地，Z引脚通过第九电阻R9接地，W引脚与第一电阻R1的一端连接，同时通过第八电阻R8与第九电阻R9串联后接地，则由第二乘法器UA2的W引脚的输出电压v2w为：
Figure GDA0002127914250000085
Figure GDA0002127914250000086
第一电阻R1的一端连接输入端，其另一端与第二乘法器UA2的W引脚连接，定义流经第一电阻R1的电流为i，则可以得到下列关系式：
Figure GDA0002127914250000087
综上，输入电压vin与输入电流vin等效电路的表达式为：
Figure GDA0002127914250000091
参见图3，其表征具有孪生局部有源域的三次多项式磁控忆阻器直流伏安仿真图。图中四个黑色圆点分别为两条加粗曲线的端点，直流伏安曲线在加粗部分的斜率为负，预示着系统在这两个局部区域是有源的，且它们同时出现，故称之为孪生局部有源域。当R1、R2、R3、R4、R10、R15、R16和R17的值取图2标定值时，孪生的局部有源域为3。7190V＜V＜4。3033V(1。1475×10-3A＜I＜1。3992×10-3A)和-4。3033V＜V＜-3。7190V(-1。3992×10-3A＜I＜-1。1475×10-3A)。
参见图4为所设计忆阻器电路仿真模型的效果图，满足忆阻器的零点相交及频率依赖特性。具体的说，当输入端接入5V的交流正弦电压信号时，可以获得通过R1的电流iin与忆阻器仿真模型的端电压v之间的伏安紧致曲线和时域波形图。当f＝140Hz时(b)电压v、电流信号iin的时域图(a)电压v与电流iin的紧致曲线；当f＝400Hz时(d)电压v、电流信号iin的时域图(c)电压v与电流fin的紧致曲线。由时域图(b)和(d)可以看出，电流iin与电压v满足零点相交特性，其关联的紧致曲线图也确认这一点。由紧致曲线图(a)和(c)可以看出，忆阻器满足频率依赖特性，即当频率升高时，电压和电流的非线性关系减弱，紧致曲线具有趋向于单值曲线的特征。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于如上述举例，本技术领域的技术人员在本发明的实质范围内所做出的器件型号改变、添加或替换，也应属于本发明的保护范围(例如图2中各电阻取不同阻值，连接线路或图形拓扑等价调整等)。

Claims (1)

1.一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路，其特征在于，包括电阻网络、反相比例器、反相比例加法器、反相积分器和乘法器；
配置反相比例器，用于实现输出电压与输入电压的比例运算且使它们极性相反；
配置反相比例加法器，用于实现多个输入电压的加法运算，使其和作为输出电压且成反相；
配置反相积分器，用于实现对输入电压信号的积分运算；
配置乘法器，用于实现两个输入信号的乘积运算；
该等效模拟电路仅有一个闭环电路，由电阻网络、第一乘法器UA1、第二乘法器UA2、第二乘法器UA2、第四乘法器UA4、第一反相比例器U1、第二反相比例器U4、反相比例加法器U2和反相积分器U3，通过线路连接组成；
其中，第1电阻R1的一端与第3电阻R3的一端、第二乘法器UA2的Y1引脚、输入信号相连接作为输入端，其另一端与第8电阻R8的一端、第二乘法器的UA2的w引脚连接作为输出端；
第三乘法器UA3的X1和Y1引脚与反相积分器U3的第6引脚连接，其w引脚与第12电阻R12的一端、第四乘法器UA4的X1引脚连接，其z引脚与第12电阻R12的另一端、第13电阻R13的一端连接，其X2和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE；第13电阻R13的另一端接地；
第四乘法器UA4的Y1引脚与反相积分器U3的第6引脚连接，其w引脚与第14电阻R14的一端、第18电阻R18的一端连接，z引脚与第18电阻R18的另一端、第19电阻R19的一端连接，其X2和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE；第19电阻R19的另一端接地；
第14电阻R14的另一端与第一反相比例器U1的第2引脚、第15电阻R15的一端连接，第15电阻R15的另一端与第一反相比例器U1的第6引脚、第10电阻R10的一端连接；第一反相比例器U1的第3引脚接地，其第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第2电阻R2的一端与反相积分器U3的第6引脚连接；反相积分器U3的第6引脚与第10电阻R10的另一端、第2电阻R2的另一端、第3电阻R3的另一端、第4电阻R4的一端连接；反相比例器的第6引脚与第4电阻R4的另一端、第5电阻R5的一端连接，其第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第5电阻R5的另一端与电容C1的一端、第11电阻R11的一端、反相积分器U3的第2引脚连接；反相积分器U3的第6引脚与电容C1的另一端、第11电阻R11的另一端、第一乘法器UA1的X1和Y1引脚连接，其第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第一乘法器UA1的w引脚与第6电阻R6的一端、第16电阻R16的一端连接，z引脚与第6电阻R6的另一端、第7电阻R7的一端连接，其X2和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE；第7电阻R7的另一端接地；
第16电阻R16的另一端与第二反相比例器U4的第2引脚、第17电阻R17的一端连接；第二反相比例器U4的第6引脚与第17电阻R17的另一端、第二乘法器UA2的X1引脚连接，其第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第二乘法器UA2的w引脚与第8电阻R8的一端连接，其z引脚与第8电阻R8的另一端、第9电阻R9的一端连接，其X2和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE；第9电阻R9的另一端接地。
CN201910494238.7A 2019-06-09 2019-06-09 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路 Active CN110222425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910494238.7A CN110222425B (zh) 2019-06-09 2019-06-09 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910494238.7A CN110222425B (zh) 2019-06-09 2019-06-09 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路

Publications (2)

Publication Number Publication Date
CN110222425A CN110222425A (zh) 2019-09-10
CN110222425B true CN110222425B (zh) 2023-04-18

Family

ID=67816322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910494238.7A Active CN110222425B (zh) 2019-06-09 2019-06-09 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路

Country Status (1)

Country Link
CN (1) CN110222425B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113054987A (zh) * 2021-03-11 2021-06-29 杭州电子科技大学 一种同侧双生局部有源忆阻器仿真器
CN116011536B (zh) * 2022-12-06 2024-01-23 常州大学 一种基于局部有源忆阻的神经形态电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108846165A (zh) * 2018-05-24 2018-11-20 杭州电子科技大学 一种四阶局部有源忆阻器电路模型
CN109829194A (zh) * 2018-12-28 2019-05-31 山东科技大学 一种绝对值磁控忆阻器等效模拟电路
CN109840365A (zh) * 2019-01-16 2019-06-04 山东科技大学 一种有源忆阻器仿真器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108846165A (zh) * 2018-05-24 2018-11-20 杭州电子科技大学 一种四阶局部有源忆阻器电路模型
CN109829194A (zh) * 2018-12-28 2019-05-31 山东科技大学 一种绝对值磁控忆阻器等效模拟电路
CN109840365A (zh) * 2019-01-16 2019-06-04 山东科技大学 一种有源忆阻器仿真器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
袁方 ; 王光义 ; 靳培培.一种忆感器模型及其振荡器的动力学特性研究.物理学报.2015,(第021期),全文. *

Also Published As

Publication number Publication date
CN110222425A (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
Chen et al. Flux–charge analysis of two-memristor-based Chua's circuit: dimensionality decreasing model for detecting extreme multistability
Yu et al. A simple floating mutator for emulating memristor, memcapacitor, and meminductor
CN109829194B (zh) 一种绝对值磁控忆阻器等效模拟电路
CN110222425B (zh) 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路
CN103294872A (zh) 一种忆阻器等效电路及其构建方法
Shenkman et al. Circuit analysis for power engineering handbook
CN108804840A (zh) 一种极简的浮地磁控忆阻器电路仿真模型
Liu et al. Novel floating and grounded memory interface circuits for constructing mem-elements and their applications
CN109840365B (zh) 一种有源忆阻器仿真器
Moura et al. Introduction to linear circuit analysis and modelling: from DC to RF
CN110110494B (zh) 一种双局部有源绝对值磁控忆阻器的等效模拟电路
CN110175384B (zh) 一种二次光滑流控忆阻器模拟电路
CN110147597B (zh) 一种多稳态磁控忆阻器等效模拟电路
CN110198164B (zh) 一种绝对值流控忆阻器模拟电路
Ghosh Network theory: analysis and synthesis
CN209168107U (zh) 一种三值忆阻器的电路模型
CN113054947B (zh) 一种ReLU型忆阻模拟器
CN110728099B (zh) 一种荷控忆容器仿真器电路
CN209149304U (zh) 一种含有分数阶电容的三次非线性磁控忆阻电路
CN109446647B (zh) 电压分数阶积分控制式忆阶元
CN109117590B (zh) 电压分数阶积分控制式忆阻器
Bhattacharya Basic Electrical and Electronics Engineering I (For Wbut)
CN110728100B (zh) 一种分段压控忆阻器等效模拟电路
CN110855284A (zh) 一种双忆阻的五阶混沌电路
CN109299572B (zh) 荷控忆阶元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant