CN108846165A - 一种四阶局部有源忆阻器电路模型 - Google Patents

一种四阶局部有源忆阻器电路模型 Download PDF

Info

Publication number
CN108846165A
CN108846165A CN201810504736.0A CN201810504736A CN108846165A CN 108846165 A CN108846165 A CN 108846165A CN 201810504736 A CN201810504736 A CN 201810504736A CN 108846165 A CN108846165 A CN 108846165A
Authority
CN
China
Prior art keywords
resistance
pin
operational amplifier
integrated operational
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810504736.0A
Other languages
English (en)
Other versions
CN108846165B (zh
Inventor
王光义
董玉姣
马德明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810504736.0A priority Critical patent/CN108846165B/zh
Publication of CN108846165A publication Critical patent/CN108846165A/zh
Application granted granted Critical
Publication of CN108846165B publication Critical patent/CN108846165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/10Numerical modelling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/06Structured ASICs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种四阶局部有源忆阻器电路模型。本发明的电路模型包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4、U5、U6,集成运算放大器U1和乘法器U6分别连接输入端,即局部有源忆阻器的电压和电流的测试端;集成运算放大器U1用于实现积分运算、求和运算和反相运算,将输出信号再返回到乘法器U3,最终求得控制忆导值的状态变量,集成运算放大器U2用于实现反向运算和加法运算,得到需要的忆导控制函数,乘法器U6实现将忆导控制函数和输入的电压量相乘,得到最终的忆阻器电流量。本发明用以模拟局部有源忆阻器的伏安特性,替代实际局部有源忆阻器进行实验和应用及研究。

Description

一种四阶局部有源忆阻器电路模型
技术领域
本发明属于电路设计技术领域,涉及一种局部有源忆阻器模型,具体涉及一种四阶压控局部有源忆阻器电路模型的设计与实现。
背景技术
1998年蔡绍棠第一次提出局部有源的概念后,于2014年又设计出一种流控局部有源忆阻器的数学模型,并将它应用于最简单的MLC(忆阻器、电感、电容)串联电路中,发现其具有更复杂的动力学行为,可更好地应用于电路设计、人工神经网络、非易失性存储等众多领域,具有良好的发展前景。
目前,虽然已有大量的忆阻器数学模型被提出,但由于纳米技术存在的缺陷,使得实际忆阻器的研制成本很高,忆阻器件的市场化还有很长的路要走。局部有源忆阻器是继无源忆阻器之后的另一种忆阻器类型,具有忆阻器的非易失性功能。由于忆阻器的局部有源特性比较复杂,对于局部有源忆阻器数学模型和电路模型的研究也很少,还处于初步的理论分析和建模研究状态。因此,迫切需要设计实现局部有源忆阻器的等效模型,并用电路模型代替实际局部有源忆阻器应用于电路实验中,这也对忆阻器的分析研究有非常重要的意义。
发明内容
针对现有技术存在的上述不足,本发明提出了一种四阶局部有源忆阻器数学模型和等效电路模型,用以模拟忆阻器的电压-电流特性,替代实际忆阻器进行电路设计和应用。
本发明解决技术问题所采取的技术方案如下:包括控制忆导值的状态变量产生电路和局部有源忆阻器等效电路,控制忆导值的状态变量产生电路由集成运算放大器U1和乘法器U3、U4、U5组成,产生的状态变量作为局部有源忆阻器等效电路的忆导控制输入信号,集成运算放大器U1用于实现积分运算、加法运算和反相放大运算。局部有源忆阻器等效电路由集成运算放大器U2和乘法器U6构成,集成运算放大器U2用于实现反向放大和加法运算,得到需要的控制信号,乘法器U3实现将控制信号和输入的电压信号相乘,得到最终的忆阻器电流量。
优选的,所述的一种局部有源忆阻器等效电路,包括集成运算放大器U1,集成运算放大器U2,乘法器U3、U4、U5、U6,十九个电阻,一个电容;
所述的集成运算放大器U1和集成运算放大器U2采用LM324;乘法器U3、U4、U5、U6采用AD633;
所述的集成运算放大器U1的第1引脚与第二电阻R2的一端、第三电阻R3的一端连接,第2引脚与第一电阻R1的一端、第二电阻R2的另一端连接,第3、5引脚接地,第4引脚接电源VCC,第6引脚与第十电阻R10的一端、第十一电阻R11的一端连接,第7引脚与第九电阻R9的一端连接,第8引脚与第一电容C1的一端、第八电阻R8的一端连接,第9引脚与第一电容C1的另一端、第八电阻R8的另一端、第七电阻R7的一端连接,第10、12引脚接地,第11引脚接VEE,第13引脚与第九电阻R9的另一端、第六电阻R6的一端、第三电阻R3的另一端、第四电阻R4的一端、第五电阻R5的一端连接,第14引脚与第七电阻R7的另一端、第六电阻R6的另一端连接,第五电阻R5的另一端接1V的电压。
所述的乘法器U3的第7引脚与乘法器U4的第1引脚、第一电阻R1的另一端、第十三电阻R13的一端连接,乘法器U3的第1引脚作为状态变量输出端并与U3的第3引脚、U4的第3引脚、U5的第3引脚连接,乘法器U4的第7引脚与第十三电阻R3、乘法器U5的第1引脚连接,乘法器U5的第7引脚与第四电阻R4的另一端、第十二电阻R12的另一端连接。
所述乘法器的第2、4、6引脚接地,第5引脚接电源VEE,第8引脚接电源VCC。
所述的集成运算放大器U2的第1引脚与第十四电阻R14的一端、第十五电阻R15的一端连接,第2引脚与第十三电阻R13的另一端、第十四电阻R14的另一端连接,第3、10、12引脚接地,第4引脚接电源VCC,第8引脚与第十九电阻R19的一端、乘法器U6的第3引脚连接,第9引脚与第十九电阻R19的另一端、第十八电阻R18的一端连接,第11引脚接电源VEE,第13引脚与第十六电阻R16的一端、第十二电阻R12的一端、第十七电阻R17的一端、第十八电阻R18的另一端、第十五电阻R15的另一端连接,第14引脚与第十七电阻R17的另一端连接,第一电阻R1的另一端作为电压输入端,第十六电阻R16的另一端接-1V的电压,乘法器U6的第1引脚接电压的输入端,U6的第7引脚为电流的输出端。
本发明设计了一种能够实现局部有源忆阻器伏安特性的模拟等效电路,该模拟电路含有2个集成运算放大器芯片和4个乘法器,结构简单,在目前及未来无法获得实际局部有源忆阻器件的情况下,可代替实际器件实现与局部有源忆阻器相关的电路设计、实验及应用,对局部有源忆阻器的特性和应用研究具有重要的实际意义。
本发明设计的实现局部有源忆阻器的模拟电路,其利用模拟电路实现局部有源忆阻器的伏安特性,具体实现了压控局部有源忆阻器的伏安特性。本发明利用集成运算放大器和模拟乘法器电路实现忆感器特性中的相应运算,其中,集成运算放大器主要用于实现状态变量的积分运算、电压反向放大和加法运算,模拟乘法器用于实现电压与忆导控制函数的乘积运算。
附图说明
图1是本发明的等效电路框图。
图2是本发明的模拟等效电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是下面定义的一种新型压控忆阻器数学模型:
i(t)和u(t)表示局部有源忆阻器的电流与电压,变量x表示忆阻器的状态。
根据局部有源忆阻器的数学模型,可设计出其等效电路模型,其原理方框图如图1所示。
如图1所示,本实例压控局部有源忆阻器模拟等效电路包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4、U5、U6和少量电阻、电容,集成运算放大器U1主要实现积分运算、加法运算和反相放大运算;集成运算放大器U2主要实现加法运算和反向放大运算;乘法器U3、U4、U5、U6实现两个信号的相乘运算。U1、U2采用LM324,U3、U4、U5、U6采用AD633,LM324、AD633均为现有技术。
如图2所示,集成运算放大器U1内集成了4个运算放大器,其中第8、9、10引脚对应的运算放大器与第七电阻R7、第八电阻R8以及第一电容C1构成积分电路,来获得忆阻器的状态变量x,输入的电压为u(t)通过第十一电阻R11输入到集成运算放大器U1的第5引脚,U1引脚8的电压为u8(t):
集成运算放大器U1的第1、2、3引脚对应的运算放大器,与外围第一电阻R1、第二电阻R2构成反相运算放大器,用于实现U4的引脚1的电压u1(t)的反相增益,U1引脚1的电压为u2(t):
集成运算放大器U1的第5、6、7引脚对应的运算放大器,与外围第一电阻R10、第二电阻R11构成反相运算放大器,用于实现U1的引脚5的电压的反相增益,U1引脚5的电压为u11(t):
集成运算放大器U1的第12、13、14引脚对应的运算放大器与第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6以及第九电阻R9构成反相加法电路,来获得忆阻器的状态变量x,输入的电压为u(t)通过第四电阻R4输入到集成运算放大器U1的第13引脚,U1引脚13的电压为u4(t),U1引脚14的电压为u7(t):
集成运算放大器U2的第1、2、3引脚与第十三电阻R13及第十四电阻R14构成反相运算电路,用于实现忆导控制函数的输入运算,乘法器U4的第七引脚的电压为u3(t),引脚1的电压u14(t):
集成运算放大器U2的第12、13、14引脚与外围第十五电阻R15、第十二电阻R12以及第十六电阻R16及第十七电阻R17构成反相加法器,用于实现忆阻器忆导的运算,U2引脚14的电压u17(t):
集成运算放大器U2的第8、9、10引脚与外围第十八电阻R18以及第十九电阻R19构成反相运算器,U2引脚8的电压u19(t):
乘法器U6的型号为AD633,用以实现忆阻器电压量与忆导值四阶函数形式的乘积运算,即U6输出端W引脚的电流iw(t):
为四阶局部有源忆阻器等效电路的电压与电流特性,
与上式得到的状态变量控制函数联立即可得到局部有源忆阻器的模型。
集成运算放大器U1的第1引脚与第二电阻R2的一端、第三电阻R3的一端连接,第2引脚与第一电阻R1的一端、第二电阻R2的另一端连接,第3、5引脚接地,第4引脚接电源VCC,第6引脚与第十电阻R10的一端、第十一电阻R11的一端连接,第7引脚与第九电阻R9的一端连接,第8引脚与第一电容C1的一端、第八电阻R8的一端连接,第9引脚与第一电容C1的另一端、第八电阻R8的另一端、第七电阻R7的一端连接,第10、12引脚接地,第11引脚接VEE,第13引脚与第九电阻R9的另一端、第六电阻R6的一端、第三电阻R3的另一端、第四电阻R4的一端、第五电阻R5的一端连接,第14引脚与第七电阻R7的另一端、第六电阻R6的另一端连接,第五电阻R5的另一端接1V的电压。
集成运算放大器U2的第1引脚与第十四电阻R14的一端、第十五电阻R15的一端连接,第2引脚与第十三电阻R13的另一端、第十四电阻R14的另一端连接,第3、10、12引脚接地,第4引脚接电源VCC,第8引脚与第十九电阻R19的一端、乘法器U6的第3引脚连接,第9引脚与第十九电阻R19的另一端、第十八电阻R18的一端连接,第11引脚接电源VEE,第13引脚与第十六电阻R16的一端、第十二电阻R12的一端、第十七电阻R17的一端、第十八电阻R18的另一端、第十五电阻R15的另一端连接,第14引脚与第十七电阻R17的另一端连接,第一电阻R1的另一端作为电压输入端,第十六电阻R16的另一端接-1V的电压,乘法器U6的第1引脚接电压的输入端,U6的第7引脚为电流的输出端。
乘法器U3的第7引脚与乘法器U4的第1引脚、第一电阻R1的另一端、第十三电阻R13的一端连接,乘法器U3的第1引脚作为状态变量输出端并与U3的第3引脚、U4的第3引脚、U5的第3引脚连接,乘法器U4的第7引脚与第十三电阻R3、乘法器U5的第1引脚连接,乘法器U5的第7引脚与第四电阻R4的另一端、第十二电阻R12的另一端连接。乘法器的第2、4、6引脚接地,第5引脚接电源VEE,第7引脚作为电流的输出端,第8引脚接电源VCC。
本领域的普通技术人员应当认识到,以上实施例仅是用来验证本发明,而并非作为对本发明的限定,只要是在本发明的范围内,对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (4)

1.一种四阶局部有源忆阻器电路模型,其特征在于,该电路模型基于以下数理关系设计:
i(t)和u(t)为忆阻器的电流与电压,变量x为忆阻器的状态;
该电路模型包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4、U5、U6,集成运算放大器U1和乘法器U3、U4、U5构成控制忆导的状态变量产生电路,集成运算放大器U1用于实现积分运算、加法运算和反相放大运算,将输出信号作为忆阻器等效电路的忆导控制信号;局部有源忆阻器等效电路由集成运算放大器U2和乘法器U6构成,集成运算放大器U2用于实现反向放大运算和加法运算,得到需要的四阶控制信号,乘法器U6用于实现将四阶控制信号和电压量相乘,得到最终的忆阻器电流量。
2.根据权利要求1所述的电路模型,其特征在于:所述的集成运算放大器U1、集成运算放大器U2采用LM324,乘法器U2采用AD633;集成运算放大器U1的第5脚输出忆阻器电压量,乘法器U6的第7引脚输出忆阻器电流。
3.根据权利要求2所述的电路模型,其特征在于:所述的集成运算放大器U1的第1引脚与第二电阻R2的一端、第三电阻R3的一端连接,集成运算放大器U1的第2引脚与第一电阻R1的一端、第二电阻R2的另一端连接,集成运算放大器U1的第3、5引脚接地,集成运算放大器U1的第4引脚接电源VCC,集成运算放大器U1的第6引脚与第十电阻R10的一端、第十一电阻R11的一端连接,第7引脚与第九电阻R9的一端连接,第8引脚与第一电容C1的一端、第八电阻R8的一端连接,集成运算放大器U1的第9引脚与第一电容C1的另一端、第八电阻R8的另一端、第七电阻R7的一端连接,集成运算放大器U1的第10、12引脚接地,集成运算放大器U1的第11引脚接VEE,集成运算放大器U1的第13引脚与第九电阻R9的另一端、第六电阻R6的一端、第三电阻R3的另一端、第四电阻R4的一端、第五电阻R5的一端连接,集成运算放大器U1的第14引脚与第七电阻R7的另一端、第六电阻R6的另一端连接,第五电阻R5的另一端接1V的电压;
其中集成运算放大器U1的第8、9、10引脚对应的运算放大器与第七电阻R7、第八电阻R8以及第一电容C1构成积分电路,来获得忆阻器的状态变量x,输入的电压为u(t)通过第十一电阻R11输入到集成运算放大器U1的第5引脚,U1引脚8的电压为u8(t):
集成运算放大器U1的第1、2、3引脚对应的运算放大器,与外围第一电阻R1、第二电阻R2构成反相运算放大器,用于实现乘法器U4的第1引脚的电压u1(t)的反相增益,集成运算放大器的U1的第1引脚的电压为u2(t):
集成运算放大器U1的第5、6、7引脚对应的运算放大器,与外围第一电阻R10、第二电阻R11构成反相运算放大器,用于实现集成运算放大器U1的第5引脚的电压的反相增益,集成运算放大器U1的第5引脚的电压为u11(t):
集成运算放大器U1的第12、13、14引脚对应的运算放大器与第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6以及第九电阻R9构成反相加法电路,来获得忆阻器的状态变量x,输入的电压为u(t)通过第四电阻R4输入到集成运算放大器U1的第13引脚,集成运算放大器U1的第13引脚的电压为u4(t),集成运算放大器U1的第14引脚的电压为u7(t):
4.根据权利要求3所述的电路模型,其特征在于:所述的集成运算放大器U2的第1引脚与第十四电阻R14的一端、第十五电阻R15的一端连接,第2引脚与第十三电阻R13的另一端、第十四电阻R14的另一端连接,第3、10、12引脚接地,第4引脚接电源VCC,第8引脚与第十九电阻R19的一端、乘法器U6的第3引脚连接,第9引脚与第十九电阻R19的另一端、第十八电阻R18的一端连接,第11引脚接电源VEE,第13引脚与第十六电阻R16的一端、第十二电阻R12的一端、第十七电阻R17的一端、第十八电阻R18的另一端、第十五电阻R15的另一端连接,第14引脚与第十七电阻R17的另一端连接,第一电阻R1的另一端作为电压输入端,第十六电阻R16的另一端接-1V的电压,乘法器U6的第1引脚接电压的输入端,乘法器U6的第7引脚为电流的输出端;
其中集成运算放大器U2的第1、2、3引脚与第十三电阻R13及第十四电阻R14构成反相运算电路,用于实现忆导控制函数的输入运算,乘法器U4的第7引脚的电压为u3(t),集成运算放大器U2的第1引脚的电压u14(t):
集成运算放大器U2的第12、13、14引脚与外围第十五电阻R15、第十二电阻R12以及第十六电阻R16及第十七电阻R17构成反相加法器,用于实现忆阻器忆导的运算,集成运算放大器U2的第14引脚的电压u17(t):
集成运算放大器U2的第8、9、10引脚与外围第十八电阻R18以及第十九电阻R19构成反相运算器,集成运算放大器U2的第8引脚的电压u19(t):
乘法器U6的输出端W引脚的电流iw(t):
为四阶局部有源忆阻器等效电路的电压与电流特性,
与上式得到的状态变量控制函数联立即可得到局部有源忆阻器的模型。
CN201810504736.0A 2018-05-24 2018-05-24 一种四阶局部有源忆阻器电路模型 Active CN108846165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810504736.0A CN108846165B (zh) 2018-05-24 2018-05-24 一种四阶局部有源忆阻器电路模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810504736.0A CN108846165B (zh) 2018-05-24 2018-05-24 一种四阶局部有源忆阻器电路模型

Publications (2)

Publication Number Publication Date
CN108846165A true CN108846165A (zh) 2018-11-20
CN108846165B CN108846165B (zh) 2022-10-25

Family

ID=64213380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810504736.0A Active CN108846165B (zh) 2018-05-24 2018-05-24 一种四阶局部有源忆阻器电路模型

Country Status (1)

Country Link
CN (1) CN108846165B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110222425A (zh) * 2019-06-09 2019-09-10 山东科技大学 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路
CN110245421A (zh) * 2019-06-14 2019-09-17 杭州电子科技大学 一种新型对数绝对值局部有源忆阻器电路模型
CN110765718A (zh) * 2019-09-24 2020-02-07 杭州电子科技大学 一种二值型忆阻器电路仿真器
CN111125980A (zh) * 2019-12-12 2020-05-08 杭州电子科技大学 一种分数阶指数型忆阻器电路模型
CN111786769A (zh) * 2020-06-01 2020-10-16 杭州电子科技大学 一种基于s型局部有源忆阻器混沌电路结构
CN111950213A (zh) * 2019-11-26 2020-11-17 杭州电子科技大学 二值局部有源忆阻器的仿真器电路模型
CN113054987A (zh) * 2021-03-11 2021-06-29 杭州电子科技大学 一种同侧双生局部有源忆阻器仿真器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219983A (zh) * 2013-04-16 2013-07-24 杭州电子科技大学 一种忆阻器等效模拟电路
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN103744288A (zh) * 2013-12-20 2014-04-23 广西大学 一种基于忆阻器的自适应pd控制器电路
US20150220484A1 (en) * 2012-10-22 2015-08-06 China University Of Mining And Technology Memristor linear modeling method for switched reluctance motor
CN105373677A (zh) * 2015-12-10 2016-03-02 杭州电子科技大学 一种磁控忆容器等效电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150220484A1 (en) * 2012-10-22 2015-08-06 China University Of Mining And Technology Memristor linear modeling method for switched reluctance motor
CN103219983A (zh) * 2013-04-16 2013-07-24 杭州电子科技大学 一种忆阻器等效模拟电路
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN103744288A (zh) * 2013-12-20 2014-04-23 广西大学 一种基于忆阻器的自适应pd控制器电路
CN105373677A (zh) * 2015-12-10 2016-03-02 杭州电子科技大学 一种磁控忆容器等效电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GUANGYI WANG 等: "Digital model of TiO2 memristor for field-programmable gate array", 《THE JOURNAL OF ENGINEERING》 *
胡体玲: "基于电流控制传输器的通用忆阻器模拟电路", 《杭州电子科技大学学报(自然科学版)》 *
靳培培: "忆阻器和忆感器模型及其在混沌电路与数字水印中的应用研究", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110222425A (zh) * 2019-06-09 2019-09-10 山东科技大学 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路
CN110222425B (zh) * 2019-06-09 2023-04-18 山东科技大学 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路
CN110245421A (zh) * 2019-06-14 2019-09-17 杭州电子科技大学 一种新型对数绝对值局部有源忆阻器电路模型
CN110765718A (zh) * 2019-09-24 2020-02-07 杭州电子科技大学 一种二值型忆阻器电路仿真器
CN110765718B (zh) * 2019-09-24 2024-05-03 杭州电子科技大学 一种二值型忆阻器电路仿真器
CN111950213A (zh) * 2019-11-26 2020-11-17 杭州电子科技大学 二值局部有源忆阻器的仿真器电路模型
CN111950213B (zh) * 2019-11-26 2024-03-22 杭州电子科技大学 二值局部有源忆阻器的仿真器电路模型
CN111125980A (zh) * 2019-12-12 2020-05-08 杭州电子科技大学 一种分数阶指数型忆阻器电路模型
CN111125980B (zh) * 2019-12-12 2023-06-02 杭州电子科技大学 一种分数阶指数型忆阻器电路模型
CN111786769A (zh) * 2020-06-01 2020-10-16 杭州电子科技大学 一种基于s型局部有源忆阻器混沌电路结构
CN111786769B (zh) * 2020-06-01 2022-04-19 杭州电子科技大学 一种基于s型局部有源忆阻器混沌电路结构
CN113054987A (zh) * 2021-03-11 2021-06-29 杭州电子科技大学 一种同侧双生局部有源忆阻器仿真器

Also Published As

Publication number Publication date
CN108846165B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
CN108846165A (zh) 一种四阶局部有源忆阻器电路模型
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN103219983B (zh) 一种忆阻器等效模拟电路
CN110245421A (zh) 一种新型对数绝对值局部有源忆阻器电路模型
CN108959837A (zh) 一种四值忆阻器仿真器的实现电路
CN105553459B (zh) 浮地压控忆阻器仿真器电路
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN107169253A (zh) 对数型忆容器等效模拟电路
CN105447270B (zh) 指数型忆感器电路
CN107451380A (zh) 实现指数型荷控忆容器仿真器的电路
CN110222451A (zh) 三阶绝对值局部有源忆阻器电路模型
CN105373679B (zh) 一种实现忆容器电容特性的模拟电路
CN108696274A (zh) 一种指数型流控忆阻器的电路模型
CN108833073A (zh) 一种基于忆容器和忆感器的混沌振荡器的等效电路模型
CN205232190U (zh) 实现忆感器特性的模拟电路
CN108718190A (zh) 一种指数型局部有源忆阻器仿真器
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
CN105701306B (zh) 指数型磁控忆容器等效电路
CN105389443B (zh) 一种忆感器对数模型等效电路
CN205263816U (zh) 一种指数型忆感器电路
CN208705884U (zh) 一种四值忆阻器仿真器
CN105373678B (zh) 一种忆容器仿真器电路
CN108736860A (zh) 一种荷控忆容器等效电路模型
CN108416102A (zh) 一种忆感器的等效模拟电路
CN207148838U (zh) 一种实现指数型荷控忆容器仿真器的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant