CN108416102A - 一种忆感器的等效模拟电路 - Google Patents

一种忆感器的等效模拟电路 Download PDF

Info

Publication number
CN108416102A
CN108416102A CN201810111007.9A CN201810111007A CN108416102A CN 108416102 A CN108416102 A CN 108416102A CN 201810111007 A CN201810111007 A CN 201810111007A CN 108416102 A CN108416102 A CN 108416102A
Authority
CN
China
Prior art keywords
pins
operational amplifier
resistance
integrated operational
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810111007.9A
Other languages
English (en)
Other versions
CN108416102B (zh
Inventor
王光义
郑利京
韩春艳
马德明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810111007.9A priority Critical patent/CN108416102B/zh
Publication of CN108416102A publication Critical patent/CN108416102A/zh
Application granted granted Critical
Publication of CN108416102B publication Critical patent/CN108416102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/10Numerical modelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种忆感器的等效模拟电路。本发明包括集成运算放大器U1、U4、乘法器U2和乘法器U3,集成运算放大器U1的8引脚和乘法器U3的7引脚分别作为输入端和输出端,即忆感器的磁通和电流的测试端;集成运算放大器U1用于积分运算、求和运算、加法运算、反相运算;集成运算放大器U1与乘法器U2、乘法器U3相连,乘法器U2、U3实现信号的相乘,集成运算放大器U3实现加法运算以及和二极管实现指数运算。本发明提出了一种实现忆感器特性模拟电路,用以模拟忆感器的磁通‑电流特性,替代实际忆感器进行实验和应用及研究。

Description

一种忆感器的等效模拟电路
技术领域
本发明属于电路设计技术领域,具体涉及一种实现符合忆感器磁通量与电流的关系的等效模拟电路。
背景技术
2008年HP实验室第一次实现了忆阻器,一年后又进一步扩展了记忆元器件的范围,提出了两种新型的记忆元器件的概念,分别为忆容器和忆感器。这三种纳米尺度的记忆元件,无需外部电源即可实现信息存储、人工神经网络等功能。
到目前为止,忆阻器得到大量的研究和应用,但是,对忆感器的研究尚处于理论阶段,实际物理器件尚未实现,许多新的特性没有被发现。一方面,忆感器所具有的记忆数学模型不够完备,使得对于忆感器的基本电路分析及其应用受到限制,另一方面,在忆感器尚未实现情况下,可用其等效电路模型来研究其特性,但目前忆感器的电路模型还不完善,不能真实反映其实际特性。因此,本发明提出了一种新型的忆感器数学模型,基于该模型设计了其等效电路,该等效电路可替代尚未实现的忆感器,从而更好地研究忆感器的基本电路特性和应用电路设计。
发明内容
针对现有技术存在的上述不足,本发明提出了一种忆感器数学模型及实现忆感器特性的模拟电路,用以模拟忆感器的磁通量电流特性,替代实际忆感器进行理论、实验和应用等方面的研究。
本发明解决技术问题所采取的技术方案如下:
设计了一种反映忆感器电流i(t)与磁通非线性关系的精确数学模型其中k、a、b为系数,为实现上述数学模型所设计的模拟电路为:
输入电压U通过一个电阻R1与集成运算放大器U1的2引脚连接,电阻R2通过和电容C1并联,两端分别接到集成运算放大器U1的2引脚和1引脚。集成运算放大器U1的3引脚接地,集成运算放大器U1的4引脚接电源VCC。集成运算放大器U1的引脚1通过电阻R4连接到集成运算放大器U1的5引脚、电阻R3和电容C2并联的一端,电阻R3和电容C2并联的另一端连接到集成运算放大器U1的7引脚。集成运算放大器U1的1引脚连接到集成运算放大器U1的9引脚,集成运算放大器U1的9引脚通过电阻R6连接到集成运算放大器U1的8引脚,集成运算放大器U1的8引脚连接电阻R5;外加电压U0通过R8、R9连接到U1的14引脚;其中集成运算放大器U1的引脚1、2、3与电阻R1、电阻R2和电容C1构成积分运算电路,实现将电压U积分后转换为磁通;集成运算放大器U1的5、6、7引脚对应的运算放大器,与电阻R3、R4组成积分运算放大器,将磁通进行积分运算,得到磁通量的积分量;集成运算放大器U1的8、9、10引脚与电阻R5、R6组成反相器,将磁通量进行取反,得到正的磁通量;集成运算放大器U1的12、13、14引脚与电阻R7、R8、R9组成加法器,得到指数项的指数。
乘法器U2的1、3引脚连接到集成运算放大器U1的7引脚,其余的引脚2、4、6引脚接地,8引脚接电源VCC,5引脚接电源VEE。乘法器U2的7引脚通过电阻R7连接到集成运算放大器U1的13引脚,其中乘法器U2的1、3、7引脚实现乘法运算,将磁通量的积分和磁通量积分相乘。
乘法器U3的1引脚连接电阻R5的一端,乘法器U3的3引脚通过电阻R12连接到集成运算放大器U4的14引脚。乘法器U3的2、4、6引脚接地,乘法器U3的8引脚接电源VCC,乘法器U3的5引脚接电源VEE。其中乘法器U3的1、3、7引脚实现乘法运算,将指数项和磁通量相乘。
集成运算放大器U1的14引脚通过二极管MBR1045连接到集成运算放大器U4的13引脚,外界电压-1V通过电阻R15、R14连接到U4的8引脚,其中集成运算放大器U4的12、13、14引脚与二极管MBR1045和电阻R12组成指数电路;集成运算放大器U4的8、9、10引脚与电阻R13、R14、R15组成加法电路。
所述的集成运算放大器U1、U4采用LF347N;乘法器U2和乘法器U3采用AD633。
本发明新设计了一种新型的忆感器模拟电路,可以用来模拟忆感器的基本的磁通电流特性。可以用来替代实际的忆感器研究,电路设计以及忆感器的应用等方面。所使用的元器件只有2片集成运算放大器芯片、2个乘法器,电路结构设计简单,集成运算放大器的主要功能是积分运算和反向运算和指数运算以及加法运算,而乘法器的功能是乘法运算。
附图说明
图1是本发明的忆感器等效电路框图。
图2是本发明忆感器特性的模拟电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是忆感器的电流i(t)与磁通的一般数学表达式:
其中a、b为系数,
基于该忆感器数学模型,采用集成运算电路实现了其等效电路。如图1所示,本实例忆感器模拟等效电路包括集成运算放大器U1,用于积分运算、反向运算和加法运算;乘法器U2、U3,用于乘法运算;集成运算放大器U4,用于积分运算和加法运算。集成运算放大器U1、U4采用芯片LF347N,乘法器U2和U3分别使用AD633。
集成运算放大器内置4个运算放大器,其中引脚1、2、3外接电阻和电容构成积分运算电路,从而实现将电压U积分后转换为磁通。电压U通过电阻R1连接到集成运算放大器U1的2引脚,U1的1引脚通过电容C1和R2的并联连接到U1的2引脚,构成了积分运算电路。从而磁通为:
集成运算放大器U1的5、6、7引脚对应的运算放大器,与外围电阻R3、R4组成了积分运算放大器,将磁通进行积分运算,得到磁通量的积分量,U1的7引脚磁通量的积分为:
集成运算放大器U1的8、9、10引脚与外围电阻R5、R6组成反相器,将磁通量进行取反,得到正的磁通量,U1的14引脚正磁通量为:
乘法器U2的1、3、7引脚实现乘法运算,将磁通量积分和磁通量积分相乘,乘法器U2的7引脚为:
集成运算放大器U1的12、13、14引脚与外围电阻R7、R8、R9组成加法器,得到指数项的指数,集成运算放大器U1的14引脚为:
集成运算放大器U4的12、13、14引脚与二极管MBR1045和电阻R12组成指数电路,集成运算放大器U4的14引脚为:
集成运算放大器U4的8、9、10引脚与外围电阻R13、R14、R15组成加法电路,集成运算放大器U4的8引脚为:
乘法器U3的1、3、7引脚实现乘法运算,将指数项和磁通量相乘,乘法器U3的7引脚为:
忆感器模拟等效电路的伏库特性,与忆感器数学模型比较可知:
集成运算放大器U1使用LF347N;输入电压U通过一个电阻R1与集成运算放大器U1的2引脚连接,电阻R2和电容C1并联,两端分别接到放大器的2引脚和1引脚。3引脚接地,4引脚接电源VCC。引脚1通过电阻R4连接到5引脚和电阻R3与电容C2并联一端,阻R3与电容C2并联另一端连接到7引脚。1引脚连接到9引脚,9引脚通过电阻R6连接到8引脚。集成运算放大器U1的10、12引脚接地,11引脚接电源VEE
乘法器U2选择AD633;乘法器U2的1、3引脚连接到集成运算放大器U1的7引脚,其余的引脚2、4、6引脚接地,8引脚接电源VCC,5引脚接电源VEE
乘法器U3采用AD633。乘法器U1的8引脚通过电阻R5连接到乘法器U3的1引脚,U4的14引脚通过电阻R12连接到乘法器U3的3引脚。乘法器U3的2、4、6引脚接地,U3的8引脚接电源VCC,U3的5引脚接电源VEE。集成运算放大器U4采用LF347F。集成运算放大器U1的14引脚通过电阻R9和二极管MBR1045连接到集成运算放大器U4的13引脚,U4的14引脚通过电阻R12、R13连接到U4的9引脚,外加电压-1V通过电阻R15、R14连接到U4的8引脚。
本领域的普通技术人员应当认识到,以上实施例仅是用来验证本发明,而并非作为对发明的限定,只要是在本发明的范围内,对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (1)

1.一种忆感器的等效模拟电路,其特征在于:该电路基于下述数学模型而设计:
其中i(t)表示忆感器电流,表示忆感器磁通,k、a、b为系数,
电路的具体结构是:
输入电压U通过一个电阻R1与集成运算放大器U1的2引脚连接,电阻R2通过和电容C1并联,两端分别接到集成运算放大器U1的2引脚和1引脚;集成运算放大器U1的3引脚接地,集成运算放大器U1的4引脚接电源VCC;集成运算放大器U1的引脚1通过电阻R4连接到集成运算放大器U1的5引脚、电阻R3和电容C2并联的一端,电阻R3和电容C2并联的另一端连接到集成运算放大器U1的7引脚;集成运算放大器U1的1引脚连接到集成运算放大器U1的9引脚,集成运算放大器U1的9引脚通过电阻R6连接到集成运算放大器U1的8引脚,集成运算放大器U1的8引脚连接电阻R5;外加电压U0通过R8、R9连接到集成运算放大器U1的14引脚;其中集成运算放大器U1的引脚1、2、3与电阻R1、电阻R2和电容C1构成积分运算电路,实现将电压U积分后转换为磁通;集成运算放大器U1的5、6、7引脚对应的运算放大器,与电阻R3、R4组成积分运算放大器,将磁通进行积分运算,得到磁通量的积分量;集成运算放大器U1的8、9、10引脚与电阻R5、R6组成反相器,将磁通量进行取反,得到正的磁通量;集成运算放大器U1的12、13、14引脚与电阻R7、R8、R9组成加法器,得到指数项的指数;
乘法器U2的1、3引脚连接到集成运算放大器U1的7引脚,其余的引脚2、4、6引脚接地,8引脚接电源VCC,5引脚接电源VEE;乘法器U2的7引脚通过电阻R7连接到集成运算放大器U1的13引脚,其中乘法器U2的1、3、7引脚实现乘法运算,将磁通量积分和磁通量积分相乘;
乘法器U3的1引脚连接电阻R5的一端,乘法器U3的3引脚通过电阻R12连接到集成运算放大器U4的14引脚;乘法器U3的2、4、6引脚接地,乘法器U3的8引脚接电源VCC,乘法器U3的5引脚接电源VEE;其中乘法器U3的1、3、7引脚实现乘法运算,将指数项和磁通量相乘;
集成运算放大器U1的14引脚通过二极管MBR1045连接到集成运算放大器U4的13引脚,外界电压-1V通过电阻R15、R14连接到U4的8引脚,其中集成运算放大器U4的12、13、14引脚与二极管MBR1045、电阻R12组成指数电路;集成运算放大器U4的8、9、10引脚与电阻R13、R14、R15组成加法电路;
所述的集成运算放大器U1、U4采用LF347N;乘法器U2和乘法器U3采用AD633。
CN201810111007.9A 2018-02-05 2018-02-05 一种忆感器的等效模拟电路 Active CN108416102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810111007.9A CN108416102B (zh) 2018-02-05 2018-02-05 一种忆感器的等效模拟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810111007.9A CN108416102B (zh) 2018-02-05 2018-02-05 一种忆感器的等效模拟电路

Publications (2)

Publication Number Publication Date
CN108416102A true CN108416102A (zh) 2018-08-17
CN108416102B CN108416102B (zh) 2021-08-31

Family

ID=63127737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810111007.9A Active CN108416102B (zh) 2018-02-05 2018-02-05 一种忆感器的等效模拟电路

Country Status (1)

Country Link
CN (1) CN108416102B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109871583A (zh) * 2019-01-16 2019-06-11 山东科技大学 一种磁控平方关系忆感器仿真器
CN113095017A (zh) * 2021-02-25 2021-07-09 广东技术师范大学 一种记忆元件通用模拟器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249838B2 (en) * 2009-11-17 2012-08-21 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for modeling memristor devices
US9019030B1 (en) * 2014-09-18 2015-04-28 King Fahd University Of Petroleum And Minerals Memristor-based emulator for use in digital modulation
CN105375914A (zh) * 2015-12-10 2016-03-02 杭州电子科技大学 一种实现忆感器特性的模拟电路
CN105447270A (zh) * 2015-12-15 2016-03-30 杭州电子科技大学 指数型忆感器电路
US9619596B2 (en) * 2015-06-23 2017-04-11 King Fahd University Of Petroleum And Minerals Floating memristor emulator
CN107526896A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种磁控忆感器模型的等效模拟电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249838B2 (en) * 2009-11-17 2012-08-21 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for modeling memristor devices
US9019030B1 (en) * 2014-09-18 2015-04-28 King Fahd University Of Petroleum And Minerals Memristor-based emulator for use in digital modulation
US9619596B2 (en) * 2015-06-23 2017-04-11 King Fahd University Of Petroleum And Minerals Floating memristor emulator
CN105375914A (zh) * 2015-12-10 2016-03-02 杭州电子科技大学 一种实现忆感器特性的模拟电路
CN105447270A (zh) * 2015-12-15 2016-03-30 杭州电子科技大学 指数型忆感器电路
CN107526896A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种磁控忆感器模型的等效模拟电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BIRONG XU ET AL: "A simple meminductor-based chaotic system with complicated dynamics", 《NONLINEAR DYNAMICS》 *
FANG YUAN ET AL.: "Dynamical characteristics of an HP memristor based on an equivalent circuit model in a chaotic oscillator", 《CHINESE PHYSICS B》 *
袁方,等: "一种忆感器模型及其振荡器的动力学特性研究", 《物理学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109871583A (zh) * 2019-01-16 2019-06-11 山东科技大学 一种磁控平方关系忆感器仿真器
CN113095017A (zh) * 2021-02-25 2021-07-09 广东技术师范大学 一种记忆元件通用模拟器

Also Published As

Publication number Publication date
CN108416102B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN108846165A (zh) 一种四阶局部有源忆阻器电路模型
CN107169253A (zh) 对数型忆容器等效模拟电路
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN108959837A (zh) 一种四值忆阻器仿真器的实现电路
CN107526896A (zh) 一种磁控忆感器模型的等效模拟电路
CN108416102A (zh) 一种忆感器的等效模拟电路
CN105447270B (zh) 指数型忆感器电路
CN108696274A (zh) 一种指数型流控忆阻器的电路模型
CN110245421A (zh) 一种新型对数绝对值局部有源忆阻器电路模型
CN107526897A (zh) 一种流控忆感器的等效模拟电路
CN105373679B (zh) 一种实现忆容器电容特性的模拟电路
CN105389443B (zh) 一种忆感器对数模型等效电路
CN105701306B (zh) 指数型磁控忆容器等效电路
CN205232190U (zh) 实现忆感器特性的模拟电路
CN108718190A (zh) 一种指数型局部有源忆阻器仿真器
CN205263816U (zh) 一种指数型忆感器电路
CN109840365A (zh) 一种有源忆阻器仿真器
CN105373678B (zh) 一种忆容器仿真器电路
CN208705884U (zh) 一种四值忆阻器仿真器
CN108736860A (zh) 一种荷控忆容器等效电路模型
Carullo et al. VLSI based analog power system emulator for fast contingency analysis
CN211506501U (zh) 一种浮地型磁控忆阻模拟器
CN113078883B (zh) 一种磁通控制型忆容器等效电路及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant