CN108833073A - 一种基于忆容器和忆感器的混沌振荡器的等效电路模型 - Google Patents
一种基于忆容器和忆感器的混沌振荡器的等效电路模型 Download PDFInfo
- Publication number
- CN108833073A CN108833073A CN201810340771.3A CN201810340771A CN108833073A CN 108833073 A CN108833073 A CN 108833073A CN 201810340771 A CN201810340771 A CN 201810340771A CN 108833073 A CN108833073 A CN 108833073A
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- pin
- resistance
- variable
- amplifier chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000739 chaotic effect Effects 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 38
- 230000005611 electricity Effects 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000010354 integration Effects 0.000 claims description 6
- 230000004907 flux Effects 0.000 claims description 4
- 238000011160 research Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241000238631 Hexapoda Species 0.000 description 1
- 235000018992 Prunus glandulosa Nutrition 0.000 description 1
- 240000001619 Prunus glandulosa Species 0.000 description 1
- 235000013999 Prunus japonica Nutrition 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种基于忆容器和忆感器的混沌振荡器的等效电路模型。本发明包括集成运算放大器芯片U1，集成运算放大器芯片U2，乘法器U3，乘法器U4和乘法器U5；所述的集成运算放大器U1主要实现反向比例运算和积分运算；集成运算放大器U2主要实现求和运算和积分运算；乘法器U3、U4和U5实现两个信号的相乘运算；U1、U2采用LF347，U3、U4和U5采用AD633。该模型含有2个集成运算放大器芯片、3个乘法器，结构清晰简单、易于实现。
Description
技术领域
本发明属于电路设计技术领域，涉及一种新型忆容器和忆感器的混沌振荡器，具体涉及一种具有物理可实现性以及丰富的动力学特性的混沌振荡器的电路模型。
背景技术
十九世纪末，法国科学家庞加莱在研究三体运动时首次发现了混沌现象。1963年，美国气象学家洛伦兹(Lorenz)通过“蝴蝶效应”向人们展示了混沌的魅力。1976年，美国数学生态学家梅(May R)提出了著名的虫口模型，推动了混沌学的发展。1971年蔡少棠教授根据电路完备性首次提出了忆阻器的概念。1983年，蔡少棠提出了堪称混沌系统典范的蔡氏电路，极大地促进了混沌电路的发展，得出了大量的研究成果。2009年，Bharathwaj M和Pracheta K将分段线性模型的忆阻器替换蔡氏电路中的非线性元件，首次提出了基于忆阻器的混沌电路，实现了记忆元件与混沌电路的完美结合，为混沌电路的设计提供了一个新的切入点，得到了丰硕的研究成果。同年，蔡少棠团队将忆阻概念扩展到电容和电感层面，提出了忆容器和忆感器的概念。相较于忆阻器而言，忆容器和忆感器在混沌电路上的发展较为缓慢。目前，已经报导了一些含有忆容器、忆感器的混沌电路，这些混沌电路所展现出的动力学特性较之典型蔡氏电路更加丰富，并能产生一些新的特性，比如对初值敏感、能产生伪随机性更好的序列、具有共存吸引子等，这些更加复杂的动力学特性对于混沌电路在信息加密等领域上的应用具有更实用、更深远的意义。但是，目前的研究主要集中在仅含有一个忆容器或一个忆感器的混沌电路，同时含有忆容器和忆感器的混沌振荡器电路研究仅有两篇报导，其一是应用忆容器、忆感器和电感构成的混沌电路，由于电感的应用使实际电路体积增大，且参数的配置更难实现，在实际应用中存在许多弊端；其二是应用忆容器、忆感器和电容构成的混沌电路，但该电路只是在蔡氏经典电路的基础上，用忆容器和忆感器分别替换了原电路中的电容和电感，并没有构成新的混沌电路结构。
发明内容
针对现有技术存在的上述不足，本发明提出一种新型忆容器和忆感器的混沌振荡器及其等效电路模型，用来模拟混沌系统的动力学特性。
本发明解决技术问题所采取的技术方案如下：包括x项产生电路、y和-y项产生电路、z和-z项产生电路、w项产生电路、v项产生电路和-zw项产生电路。x项产生电路由集成运算放大器芯片U2中的运算放大器4、电阻R13、R14、R15和电容C4构成，具体地，-zw项、x项和-z项加至集成运算放大器芯片U2中的运算放大器4，通过反相求和运算以及积分运算实现x的输出。y项产生电路由集成运算放大器芯片U2中的运算放大器2、乘法器U3、乘法器U4、乘法器U5、电阻R9、R10、R11、R12和电容C3构成，具体地，乘法器U3输出0.1zw项，乘法器U4输出的0.1v2项与-y项加至乘法器U5得到-0.01yv2项，0.1zw项、-y项、-0.01yv2项与z项加至集成运算放大器芯片U2中的运算放大器2，通过反相求和运算以及积分运算实现y的输出。z项产生电路由集成运算放大器芯片U2中的运算放大器3、乘法器U4、乘法器U5、电阻R16、R17、R18和电容C5构成，乘法器U4输出0.1v2项，0.1v2项与-y项加至乘法器U5得到-0.01yv2项，-y项、x项与-0.01yv2项加至集成运算放大器芯片U2中的运算放大器3，通过反相求和运算以及积分运算实现z的输出。-y项产生电路由集成运算放大器芯片U1中的运算放大器2和电阻R3、R4构成的反相比例放大器实现。-z项产生电路由集成运算放大器芯片U1中的运算放大器1和电阻R1、R2构成的反相比例放大器实现。w项产生电路由集成运算放大器芯片U1中的运算放大器3和电阻R5、电容C1构成，-z项加至集成运算放大器芯片U1中的运算放大器3，通过积分运算实现w的输出。v项产生电路由集成运算放大器芯片U1中的运算放大器4和电阻R6、电容C2构成，-y项加至集成运算放大器芯片U1中的运算放大器4，通过积分运算实现v的输出。-zw项产生电路由集成运算放大器芯片U2中的运算放大器1、乘法器U3、电阻R7、R8构成，乘法器U3输出的0.1zw项，通过反相比例放大器实现-zw的输出。
所述的集成运算放大器芯片U1和集成运算放大器芯片U2采用LF347；乘法器U3、乘法器U4、乘法器U5采用AD633；
所述的集成运算放大器芯片U1的第1引脚与第二电阻R2的一端相连；第2引脚与第二电阻R2的另一端、第一电阻R1的一端相连，第一电阻R1的另一端与集成运算放大器芯片U2的第8引脚相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第三电阻R3、第四电阻R4的一端相连，第三电阻R3的另一端与集成运算放大器芯片U2的第7引脚相连；第7引脚与第四电阻R4的另一端相连；第8引脚与第一电容C1的一端相连；第9引脚与第五电阻R5的一端、第一电容C1的另一端相连，第五电阻R5的另一端与集成运算放大器芯片U1的第1引脚相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第六电阻R6的一端、第二电容C2的一端相连，第六电阻R6的另一端与集成运算放大器U1芯片的第7引脚相连；第14引脚与第二电容C2的另一端相连。
所述的集成运算放大器芯片U2的第1引脚与第八电阻R8的一端相连；第2引脚与第八电阻R8的另一端、第七电阻R7的一端相连，第七电阻R7的另一端与乘法器U3的第7引脚相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第三电容C3的一端、第九电阻R9的一端、第十电阻R10的一端、第十一电阻R11的一端和第十二电阻R12的一端相连，第九电阻R9的另一端与乘法器U3的第7引脚相连，第十电阻R10的另一端与集成运算放大器芯片U1的第7引脚相连，第十一电阻R11的另一端与乘法器U5的第7引脚相连，第十二电阻R12的另一端与集成运算放大器芯片U2的第8引脚相连；第8引脚与第五电容C5的一端相连；第9引脚与第五电容C5的另一端、第十六电阻R16的一端、第十七电阻R17的一端和第十八电阻R18的一端相连，第十六电阻R16的另一端与集成运算放大器芯片U1的第7引脚相连，第十七电阻R17的另一端与集成运算放大器芯片U2的第14引脚相连，第十八电阻R18的另一端与乘法器U5的第7引脚相连；第10引脚接地；第11引脚接负15负电源；第12引脚接地；第13引脚与第十三电阻R13的一端、第十四电阻R14的一端、第十五电阻R15的一端和第四电容C4的一端相连，第十三电阻R13的另一端与集成运算放大器芯片U2的第1引脚相连；第十四电阻R14的另一端与集成运算放大器芯片U2的第14引脚相连，第十五电阻R15的另一端与集成运算放大器芯片U1的第1引脚相连；第14引脚与第四电容C4的另一端相连。
所述的乘法器U3的第1引脚与集成运算放大器芯片U2的第8引脚相连；第2引脚接地；第3引脚与集成运算放大器芯片U1的第8引脚相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第七电阻R7的一端、第九电阻R9的一端相连；第8引脚接正15伏电源。
所述的乘法器U4的第1引脚与集成运算放大器芯片U1的第14引脚相连；第2引脚接地；第3引脚与集成运算放大器芯片U1的第14引脚相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与乘法器U5的第1引脚相连；第8引脚接正15伏电源。
所述的乘法器U5的第1引脚与乘法器U4的第7引脚相连；第2引脚接地；第3引脚与集成运算放大器芯片U1的第7引脚相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第十电阻R11的一端、第十八电阻R18的一端相连；第8引脚接正15伏电源。
本发明设计了一种具有丰富动力学特性的基于忆容器和忆感器的混沌振荡器的电路模型，该模型含有2个集成运算放大器芯片、3个乘法器，结构清晰简单、易于实现。该等效电路模型可用于混沌电路实验以及应用，对忆容器和忆感器在非线性电路的研究以及该系统中的系统初值、参数敏感性等问题的研究具有显著意义。
本发明设计的基于忆容器和忆感器的混沌振荡器电路模型，其利用电路模拟混沌系统各微分方程之间的关系，具体实现了混沌系统各微分方程之间的数理关系。本发明利用集成运算放大器芯片和模拟乘法器电路实现混沌系统方程中相应运算，其中，集成运算放大器芯片主要用于实现反相运算、比例运算、求和运算和积分运算，模拟乘法器用于实现乘积运算。
附图说明
图1是本发明的基于忆容器和忆感器的混沌振荡器电路图。
图2是本发明等效电路框图。
图3是本发明等效模拟电路图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是一个基于忆容器和忆感器的混沌振荡器电路图，如图1所示，根据基尔霍夫定律和变量内部关系，可以得到如下表达式：
其中v2＝(α+βσ2)q为忆容器电压，q为忆容器两端电荷，σ是忆容器两端电荷的积分变量；为忆感器电流，为忆感器的磁通，ρ是忆感器的磁通的积分变量；v1为电容器两端的电压，C1为电容器的电容值，G为电导，R为电阻，α、β、α'、β'为常数；令a＝α'/C1，b＝β'/C1，c＝1/C1R，d＝Gα，e＝Gβ，f＝α'，g＝β'，h＝α，i＝β，x＝v1，y＝q，w＝ρ，v＝σ得到：
其中，x、y、z、w、v为系统的无量纲状态变量，a、b、c、d、e、f、g、i为系数。
如图2所示，本实例基于忆容器和忆感器混沌振荡器的等效模拟电路包括集成运算放大器芯片U1，集成运算放大器芯片U2，乘法器U3，乘法器U4和乘法器U5。变量y、z经过集成运算放大器芯片U1中的运算放大器2和运算放大器1分别得到变量-y和-z；变量-y、-z经过集成运算放大器芯片U1中的运算放大器4和运算放大器3分别得到变量v和w；变量v与v经过乘法器U4得到0.1v2，0.1v2和变量-y经过乘法器U5得到-0.01yv2；变量w和z经过乘法器U3得到0.1zw；0.1zw经过集成运算放大器芯片U2中的运算放大器1得到-zw；0.1zw、-y、-0.01yv2和z经过集成运算放大器芯片U2中的运算放大器2得到变量y；-y、x和-0.01yv2经过集成运算放大器芯片U2中的运算放大器3得到变量z；-zw、x和-z经过集成运算放大器芯片U2中的运算放大器4得到变量x。集成运算放大器U1主要实现反向比例运算和积分运算；集成运算放大器U2主要实现求和运算和积分运算；乘法器U3、U4和U5实现两个信号的相乘运算。U1、U2采用LF347，U3、U4和U5采用AD633，LF347、AD633均为现有技术。
如图3所示，集成运算放大器芯片U1内集成了4个运算放大器，其中第1、2、3引脚对应的运算放大器与第一电阻R1和第二电阻R2构成反相比例运算电路，得到-z，输入的变量为z，通过第一电阻R1输入到集成运算放大器芯片U1的第2引脚，U1引脚1的输出为-z：
集成运算放大器芯片U1的第5、6、7引脚对应的运算放大器与第三电阻R3和第四电阻R4构成反相比例运算电路，得到-y，输入的变量为y，通过第三电阻R3输入到集成运算放大器芯片U1的第6引脚，U1引脚7的输出为-y：
集成运算放大器芯片U1的第8、9、10引脚对应的运算放大器与第五电阻R5和第一电容C1构成反相比例积分运算电路，得到w，输入的变量为-z，通过第五电阻R5输入到集成运算放大器芯片U1的第9引脚，U1引脚8的输出为w：
集成运算放大器芯片U1的第12、13、14引脚对应的运算放大器与第六电阻R6和第二电容C2构成反相比例积分运算电路，得到v，输入的变量为-y，通过第六电阻R6输入到集成运算放大器芯片U1的第13引脚，U1引脚14的输出为v：
集成运算放大器芯片U2内集成了4个运算放大器，其中，集成运算放大器芯片U2的1、2、3引脚对应的运算放大器与第七电阻R7、第八电阻R8构成反相比例运算电路，得到-zw，输入变量0.1zw通过第七电阻R7输入到集成运算放大器芯片U2的第2引脚，U2引脚1的输出为-zw：
集成运算放大器芯片U2的5、6、7引脚对应的运算放大器与第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12和第三电容C3构成四个反相比例求和运算和积分运算电路，得到y，输入变量0.1zw、-y、-0.01yv2和z通过第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12输入到集成运算放大器芯片U2的第6引脚，其中0.1zw由乘法器U3得到，-0.01yv2由乘法器U4和乘法器U5得到，U2引脚7的输出为y：
集成运算放大器芯片U2的8、9、10引脚对应的运算放大器与第十六电阻R16、第十七电阻R17、第十八电阻R18和第五电容C5构成3个反相比例求和运算和积分运算电路，得到z，输入变量-y、x和-0.01yv2通过第十六电阻R16、第十七电阻R17、第十八电阻R18输入到集成运算放大器芯片U2的第9引脚，U2引脚8的输出为z：
集成运算放大器芯片U2的12、13、14引脚对应的运算放大器与第十三电阻R13、第十四电阻R14、第十五电阻R15和第四电容C4构成三个反相比例求和运算和积分运算电路，输入的变量为-zw、x和-z，其中-zw项通过乘法器U5和集成运算放大器U2中的运算放大器3得到，再通过第十三电阻R13输入到集成运算放大器芯片U2的第2引脚，变量x、-z分别通过第十四电阻R14、第十五电阻R15输入到集成运算放大器芯片U2的第13引脚，第U2引脚14的输出为x：
乘法器U3的型号为AD633，用以实现变量z与w的乘积运算，即乘法器U3的第七引脚的输出为0.1zw，乘法器U4的型号为AD633，用以实现变量v与v的乘积运算，即乘法器U4的第7引脚的输出为0.1v2，乘法器U5的型号为AD633，用以实现变量-y与0.1v2的乘积运算，即乘法器U5的第7引脚的输出为-0.01yv2。
集成运算放大器芯片U1的第1引脚与第二电阻R2的一端连接并作为-z的输出端，第2引脚与第一电阻R1的一端和第二电阻R2的另一端连接，第3引脚接地，第4引脚接正15伏电源，第5引脚接地，第6引脚与第三电阻R3一端和第四电阻R4的一端连接，第7引脚与第四电阻R4的另一端连接并作为-y的输出端，第8引脚与第一电容C1的一端连接，并作为w的输出端，第9引脚与第一电容C1的另一端和第五电阻R5的一端连接，第10引脚接地，第11引脚接负15伏电源，第12引脚接地，第13引脚与第二电容C2的一端和第六电阻R6的一端连接，第14引脚与第二电容C2的另一端连接，并作为v的输出端。
集成运算放大器芯片U2的第1引脚与第八电阻R8的一端连接并作为-zw的输出端，第2引脚与第七电阻R7的一端、第八电阻R8的另一端连接，第3引脚接地，第4引脚接正15伏电源，第5引脚接地，第6引脚与第九电阻R9的一端、第十电阻R10的一端、第十一电阻R11的一端、第十二电阻R12的一端和第三电容C3的一端连接，第7引脚与第三电容C3的另一端连接并作为变量y的输出端，第8引脚与第五电容C5的一端连接并作为变量z的输出端，第9引脚与第五电容C5的另一端、第十六电阻R16的一端、第十七电阻R17的一端、第十八电阻R18的一端连接，第10引脚接地，第11引脚接负15伏电源，第12引脚接地，第13引脚与第十三电阻R13的一端、第十四电阻R14和第十五电阻R15的一端连接，第14引脚与第四电容C4的另一端连接，并作为x的输出端。
乘法器U3的第2、4、6引脚接地，第5引脚接负15伏电源，第7引脚作为0.1v2的输出端，第8引脚接正15伏电源。
乘法器U4的第2、4、6引脚接地，第5引脚接负15伏电源，第7引脚作为-0.01yv2的输出端，第8引脚接正15伏电源。
乘法器U5的第2、4、6引脚接地，第5引脚接负15伏电源，第7引脚作为0.1zw的输出端，第8引脚接正15伏电源。
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。
Claims (4)
1.一种基于忆容器和忆感器的混沌振荡器的等效电路模型，该电路模型基于以下数理关系建立：
其中v2＝(α+βσ2)q为忆容器电压，q为忆容器两端电荷，σ是忆容器两端电荷的积分变量；为忆感器电流，为忆感器的磁通，ρ是忆感器的磁通的积分变量；v1为电容器两端的电压，C1为电容器的电容值，G为电导，R为电阻，α、β、α'、β'为常数；令a＝α'/C1，b＝β'/C1，c＝1/C1R，d＝Gα，e＝Gβ，f＝α'，g＝β'，h＝α，i＝β，x＝v1，y＝q，w＝ρ，v＝σ得到：
其中x、y、z、w、v为系统的无量纲状态变量，a、b、c、d、e、f、g、i为系数，其特征在于：
包括集成运算放大器芯片U1，集成运算放大器芯片U2，乘法器U3，乘法器U4和乘法器U5；变量y、z经过集成运算放大器芯片U1中的第二运算放大器和第一运算放大器分别得到变量-y和-z；变量-y、-z经过集成运算放大器芯片U1中的第四运算放大器和运算放大器分别得到变量v和w；变量v与v经过乘法器U4得到0.1v2，0.1v2和变量-y经过乘法器U5得到-0.01yv2；变量w和z经过乘法器U3得到0.1zw；0.1zw经过集成运算放大器芯片U2中的第一运算放大器得到-zw；0.1zw、-y、-0.01yv2和z经过集成运算放大器芯片U2中的第二运算放大器得到变量y；-y、x和-0.01yv2经过集成运算放大器芯片U2中的第三运算放大器得到变量z；-zw、x和-z经过集成运算放大器芯片U2中的运算放大器4得到变量x，所述的集成运算放大器U1主要实现反向比例运算和积分运算；集成运算放大器U2主要实现求和运算和积分运算；乘法器U3、U4和U5实现两个信号的相乘运算；U1、U2采用LF347，U3、U4和U5采用AD633。
2.根据权利要求1所述的电路模型，其特征在于：集成运算放大器芯片U1内集成了4个运算放大器，其中第1、2、3引脚对应的运算放大器与第一电阻R1和第二电阻R2构成反相比例运算电路，得到-z，输入的变量为z，通过第一电阻R1输入到集成运算放大器芯片U1的第2引脚，集成运算放大器芯片U1引脚1的输出为-z：
集成运算放大器芯片U1的第5、6、7引脚对应的运算放大器与第三电阻R3和第四电阻R4构成反相比例运算电路，得到-y，输入的变量为y，通过第三电阻R3输入到集成运算放大器芯片U1的第6引脚，集成运算放大器芯片U1引脚7的输出为-y：
集成运算放大器芯片U1的第8、9、10引脚对应的运算放大器与第五电阻R5和第一电容C1构成反相比例积分运算电路，得到w，输入的变量为-z，通过第五电阻R5输入到集成运算放大器芯片U1的第9引脚，集成运算放大器芯片U1引脚8的输出为w：
集成运算放大器芯片U1的第12、13、14引脚对应的运算放大器与第六电阻R6和第二电容C2构成反相比例积分运算电路，得到v，输入的变量为-y，通过第六电阻R6输入到集成运算放大器芯片U1的第13引脚，U1引脚14的输出为v：
3.根据权利要求1所述的电路模型，其特征在于：集成运算放大器芯片U2内集成了4个运算放大器，其中，集成运算放大器芯片U2的1、2、3引脚对应的运算放大器与第七电阻R7、第八电阻R8构成反相比例运算电路，得到-zw，输入变量0.1zw通过第七电阻R7输入到集成运算放大器芯片U2的第2引脚，U2引脚1的输出为-zw：
集成运算放大器芯片U2的5、6、7引脚对应的运算放大器与第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12和第三电容C3构成四个反相比例求和运算和积分运算电路，得到y，输入变量0.1zw、-y、-0.01yv2和z通过第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12输入到集成运算放大器芯片U2的第6引脚，其中0.1zw由乘法器U3得到，-0.01yv2由乘法器U4和乘法器U5得到，集成运算放大器芯片U2引脚7的输出为y：
集成运算放大器芯片U2的8、9、10引脚对应的运算放大器与第十六电阻R16、第十七电阻R17、第十八电阻R18和第五电容C5构成3个反相比例求和运算和积分运算电路，得到z，输入变量-y、x和-0.01yv2通过第十六电阻R16、第十七电阻R17、第十八电阻R18输入到集成运算放大器芯片U2的第9引脚，集成运算放大器芯片U2引脚8的输出为z：
集成运算放大器芯片U2的12、13、14引脚对应的运算放大器与第十三电阻R13、第十四电阻R14、第十五电阻R15和第四电容C4构成三个反相比例求和运算和积分运算电路，输入的变量为-zw、x和-z，其中-zw项通过乘法器U5和集成运算放大器U2中的运算放大器得到，再通过第十三电阻R13输入到集成运算放大器芯片U2的第2引脚，变量x、-z分别通过第十四电阻R14、第十五电阻R15输入到集成运算放大器芯片U2的第13引脚，集成运算放大器芯片U2引脚14的输出为x：
4.根据权利要求1所述的电路模型，其特征在于：乘法器U3用以实现变量z与w的乘积运算，即乘法器U3的第七引脚的输出为0.1zw，乘法器U4用以实现变量v与v的乘积运算，即乘法器U4的第7引脚的输出为0.1v2，乘法器U5用以实现变量-y与0.1v2的乘积运算，即乘法器U5的第7引脚的输出为-0.01yv2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810340771.3A CN108833073B (zh) | 2018-04-17 | 2018-04-17 | 一种基于忆容器和忆感器的混沌振荡器的等效电路模型 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810340771.3A CN108833073B (zh) | 2018-04-17 | 2018-04-17 | 一种基于忆容器和忆感器的混沌振荡器的等效电路模型 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108833073A true CN108833073A (zh) | 2018-11-16 |
| CN108833073B CN108833073B (zh) | 2021-09-07 |
Family
ID=64154595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810340771.3A Expired - Fee Related CN108833073B (zh) | 2018-04-17 | 2018-04-17 | 一种基于忆容器和忆感器的混沌振荡器的等效电路模型 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108833073B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109743154A (zh) * | 2019-01-25 | 2019-05-10 | 杭州电子科技大学 | 一种忆阻指数混沌系统的电路模型 |
| CN109766644A (zh) * | 2019-01-16 | 2019-05-17 | 杭州电子科技大学 | 三值忆感器的电路模型 |
| CN109766643A (zh) * | 2019-01-16 | 2019-05-17 | 杭州电子科技大学 | 三值忆阻器的电路模型 |
| CN110516352A (zh) * | 2019-08-27 | 2019-11-29 | 杭州电子科技大学 | 基于对数型忆容器的混沌振荡器的等效电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023434A (zh) * | 2013-01-09 | 2013-04-03 | 武汉科技大学 | 一种基于忆阻器的频率可调正弦波振荡电路 |
| CN105373677A (zh) * | 2015-12-10 | 2016-03-02 | 杭州电子科技大学 | 一种磁控忆容器等效电路 |
| EP2503556B1 (en) * | 2011-03-25 | 2016-10-12 | Technische Universität Dresden | Memristive system |
| CN106911463A (zh) * | 2017-01-17 | 2017-06-30 | 常州大学 | 一种基于有源带通滤波器的蔡氏忆阻混沌电路 |
| CN107169253A (zh) * | 2017-07-19 | 2017-09-15 | 杭州电子科技大学 | 对数型忆容器等效模拟电路 |
-
2018
- 2018-04-17 CN CN201810340771.3A patent/CN108833073B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2503556B1 (en) * | 2011-03-25 | 2016-10-12 | Technische Universität Dresden | Memristive system |
| CN103023434A (zh) * | 2013-01-09 | 2013-04-03 | 武汉科技大学 | 一种基于忆阻器的频率可调正弦波振荡电路 |
| CN105373677A (zh) * | 2015-12-10 | 2016-03-02 | 杭州电子科技大学 | 一种磁控忆容器等效电路 |
| CN106911463A (zh) * | 2017-01-17 | 2017-06-30 | 常州大学 | 一种基于有源带通滤波器的蔡氏忆阻混沌电路 |
| CN107169253A (zh) * | 2017-07-19 | 2017-09-15 | 杭州电子科技大学 | 对数型忆容器等效模拟电路 |
Non-Patent Citations (2)
| Title |
|---|
| 王晓媛; 俞军; 王光义: "忆阻器、忆容器和忆感器的Simulink建模及其特性分析", 《物理学报》 * |
| 臧寿池，王光义，史传宝: "基于忆容器和忆感器的混沌振荡电路设计", 《杭州电子科技大学学报》 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109766644A (zh) * | 2019-01-16 | 2019-05-17 | 杭州电子科技大学 | 三值忆感器的电路模型 |
| CN109766643A (zh) * | 2019-01-16 | 2019-05-17 | 杭州电子科技大学 | 三值忆阻器的电路模型 |
| CN109766643B (zh) * | 2019-01-16 | 2022-12-09 | 杭州电子科技大学 | 三值忆阻器的电路模型 |
| CN109766644B (zh) * | 2019-01-16 | 2022-12-09 | 杭州电子科技大学 | 三值忆感器的电路模型 |
| CN109743154A (zh) * | 2019-01-25 | 2019-05-10 | 杭州电子科技大学 | 一种忆阻指数混沌系统的电路模型 |
| CN109743154B (zh) * | 2019-01-25 | 2021-11-02 | 杭州电子科技大学 | 一种忆阻指数混沌系统的电路模型 |
| CN110516352A (zh) * | 2019-08-27 | 2019-11-29 | 杭州电子科技大学 | 基于对数型忆容器的混沌振荡器的等效电路 |
| CN110516352B (zh) * | 2019-08-27 | 2023-05-19 | 杭州电子科技大学 | 基于对数型忆容器的混沌振荡器的等效电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108833073B (zh) | 2021-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108833073A (zh) | 一种基于忆容器和忆感器的混沌振荡器的等效电路模型 | |
| Wiegmann et al. | Bethe-ansatz for the Bloch electron in magnetic field | |
| CN108846165A (zh) | 一种四阶局部有源忆阻器电路模型 | |
| Zhang et al. | Approximated SPICE model for memristor | |
| CN105375914B (zh) | 一种实现忆感器特性的模拟电路 | |
| CN110245421A (zh) | 一种新型对数绝对值局部有源忆阻器电路模型 | |
| CN105447270B (zh) | 指数型忆感器电路 | |
| CN204721366U (zh) | 一种基于忆阻器的混沌信号产生电路 | |
| CN109086558A (zh) | 对数型局部有源忆阻器仿真器 | |
| CN110222451A (zh) | 三阶绝对值局部有源忆阻器电路模型 | |
| CN108512644A (zh) | 一种实现指数混沌系统特性的电路模型 | |
| Richardson et al. | Aging and the metrics of time | |
| CN109840365A (zh) | 一种有源忆阻器仿真器 | |
| CN205263816U (zh) | 一种指数型忆感器电路 | |
| CN108599919A (zh) | 一种对数混沌系统的电路模型 | |
| CN109743154A (zh) | 一种忆阻指数混沌系统的电路模型 | |
| CN108736860A (zh) | 一种荷控忆容器等效电路模型 | |
| CN109543313A (zh) | 基于忆阻器反馈的超混沌系统的电路模型 | |
| CN208705883U (zh) | 一种对数型局部有源忆阻器仿真器 | |
| CN209001980U (zh) | 一种含分数阶电感的忆阻器构成的混沌电路 | |
| CN110516352B (zh) | 基于对数型忆容器的混沌振荡器的等效电路 | |
| CN110198164A (zh) | 一种绝对值流控忆阻器模拟电路 | |
| CN208985163U (zh) | 一种基于忆阻器反馈的超混沌系统的电路模型 | |
| CN108737065A (zh) | 一种新型混沌系统的等效电路模型 | |
| Hlawka | Olga Taussky-Todd, 1906–1995 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210907 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |