CN110198164B - 一种绝对值流控忆阻器模拟电路 - Google Patents

一种绝对值流控忆阻器模拟电路 Download PDF

Info

Publication number
CN110198164B
CN110198164B CN201910412686.8A CN201910412686A CN110198164B CN 110198164 B CN110198164 B CN 110198164B CN 201910412686 A CN201910412686 A CN 201910412686A CN 110198164 B CN110198164 B CN 110198164B
Authority
CN
China
Prior art keywords
pin
resistor
circuit
multiplier
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910412686.8A
Other languages
English (en)
Other versions
CN110198164A (zh
Inventor
李玉霞
常辉
宋庆海
袁方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University of Science and Technology
Original Assignee
Shandong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University of Science and Technology filed Critical Shandong University of Science and Technology
Priority to CN201910412686.8A priority Critical patent/CN110198164B/zh
Publication of CN110198164A publication Critical patent/CN110198164A/zh
Application granted granted Critical
Publication of CN110198164B publication Critical patent/CN110198164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种绝对值流控忆阻器模拟电路，其采用集成运算设计实现了忆阻器的本征关系及其伏安紧致特性，属于电路设计技术领域。集成运算电路设计如下：设计基于放大器的电路，实现输入电流信号与输出电压信号的等值转换；设计反相比例器电路，实现输出电压与输入电压的比例运算，并且使它们极性相反；设计反相比例加法器电路，实现多个输入电压的加法运算，使其和作为输出电压且成反相；设计反相积分器电路，实现对输入电压信号的积分运算；设计乘法电路，实现自两端口输入信号的乘法运算；设计绝对值电路网络，实现输入电压信号的绝对值运算，使输出电压信号为极性为正的信号。本发明结构简单，可代替实际绝对值流控忆阻器来实现与此忆阻器相关的电路设计、实验及实际应用，对绝对值流控忆阻器的电气特性及应用研究具有重要的价值与意义。

Description

一种绝对值流控忆阻器模拟电路
技术领域
本发明属于电路设计技术领域，具体涉及一种绝对值流控忆阻器模型的模拟电路。
背景技术
忆阻器作为继电阻、电容和电感之后的第四个基本电路元件，描述了磁通和电荷之间本征关系，其阻值依赖于经过其内部电流的历史。基于电路基本元件内在的完备性，Chua在1971年从理论上提出忆阻器的概念，并预测了忆阻元件的存在性。2008年惠普实验室第一次制备了具有忆阻器特征指纹的具有汉堡三层结构的TiO2器件，验证了忆阻器件的真实存在。之后，多种具有忆阻特征指纹的器件被制备，但反映内部本征关系的相应物理及数学模型仍未构建或虽然构建但仍不完善，这说明构建忆阻器模型具有一定的实践意义和应用价值。目前，多种忆阻模型，包括三次多项式忆阻模型，简单切换忆阻模型，简单绝对值忆阻模型，Chua氏胸花忆阻模型、Hodgkin-Huxley(HH)轴突忆阻电路模型、藤壶肌肉纤维的Morris-Lecar(莫里斯-莱卡尔)忆阻电路模型被发现和提出。忆阻器由于其非易失性、非线性等特征，使其被广泛应用于人工神经网络、非线性电路与系统、类脑计算、计算机科学、神经突触等领域。由于纳米技术具有高成本和实物实现等困难，忆阻器作为实际电路元件仍未市场化。因此，利用其等效模拟电路代替相应的实物忆阻器，利用其模拟电路进行忆阻器特征分析与应用研究具有重要的理论与实际应用价值。
目前，已报道的忆阻器模型，多为PSPICE仿真压控忆阻器模型、压控忆阻器等效电路模型。然而，流控忆阻器的仿真模型、等效电路模型却相对较少。主要表现为流控忆阻器模型压流转换复杂、难以实际实现及模拟实物流控忆阻器的特性。因此，设计一种原理简单、易于实现以及精确程度高的流控忆阻器等效电路具有重要理论实践与应用开发的价值。
发明内容
针对现有技术中存在的上述技术问题，本发明提出了一种绝对值流控忆阻器模拟电路，设计合理，克服了现有技术的不足，展示了忆阻器的特性指纹。
为了实现上述目的，本发明采用如下技术方案：
一种绝对值流控忆阻器模拟电路，包括电阻网络、放大器、反相比例器、反相比例加法器、反相积分器、绝对值电路网络和乘法器。
设计基于运算放大器U1的电路，用于实现模拟电路中电流信号与电压信号的转换；
配置两个反相比例器(第一反相比例器U2和第二反相比例器U5)，用于实现输出电压信号与输入电压信号的比例运算并且使两者成反相；
配置反相比例加法器，用于实现多个输入电压信号的加法运算，使其和作为输出电压信号且使输入输出成反相；
配置反相积分器，用于实现对输入电压信号的积分运算；
采用乘法器，用于实现两个输入信号的乘积运算，包括第一乘法器UA1和第二乘法器UA2；
设计绝对值电路网络，用于实现输入电压信号的绝对值运算，使输出电压极性为正。此电路网络由第二运算放大器U6、第三运算放大器U7、二极管D1和二极管D2通过线路连接组成。
该等效模拟电路包括两个闭环电路。电阻网络、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3、绝对值电路网络、第一乘法器UA1、第二乘法器UA2、第一反相比例器U2、第二反相比例器U5、反相比例加法器U3和反相积分器U4，通过线路连接组成第一闭环电路；直流电压源V1，第11电阻R11和第12电阻R12连接组成第二闭环电路。
优选地，电阻网络包括电阻R1、R2、R3、R4和R21。第1电阻R1的一端连接输入端，该端也与通过第3电阻R3与放大器U1的第2引脚连接，电阻R1的另一端通过第2电阻R2与放大器U1的第3引脚连接，同时也与第二乘法器UA1的W引脚连接；第4电阻R4一端与放大器U1的第3引脚连接，另一端与放大器U1的第6引脚连接；第21电阻R21一端与放大器U1的第2引脚连接，另一端接地。
优选地，放大器U1采用OP07CP芯片，其引脚连接方式如下：
放大器U1的第2引脚通过第2电阻R2与第1电阻R1的一端连接且通过第4电阻R4与自身的第6引脚连接，其第3引脚通过第3电阻R3与第1电阻R1的另一端连接且通过第21电阻接地，第6引脚与乘法器的W引脚连接，其第4引脚接电源VEE，其第7引脚接电源VCC，其第1引脚和第8引脚悬空。
优选地，第一反相比例器U2和第二反相比例U5器均采用OP07CP芯片，其引脚连接方式如下：
第一反相比例器U2的引脚连接方式如下：
反相比例器U2的第2引脚通过第9电阻R9与第一乘法器UA1的W引脚连接且通过第10电阻R10与其第6引脚连接，其第3引脚接地，其第4引脚接电源VEE，其第7引脚接电源VCC，其第1引脚和第8引脚悬空。
第二反相比例器U5的引脚连接方式如下：
反相比例器U5的第2引脚通过第23电阻R23与反相积分器U4的第6引脚连接且通过第22电阻R22与自身的第6引脚连接，其第6引脚与第二乘法器的X1引脚连接，其第3引脚接地，其第4引脚接电源VEE，其第7引脚接电源VCC，其第1引脚和第8引脚悬空。
优选地，反相比例加法器U3采用OP07CP芯片，其引脚的连接方式如下：
反相比例器加法器U3的第2引脚通过第13电阻R13与反相比例器U2的第6引脚连接且通过第14电阻R14与第二闭合环路的第12电阻R12的一端连接，同时通过第15电阻R15与第三放大器U7的第6引脚连接，其第2引脚也通过第16电阻R16与其第6引脚连接，其第6引脚通过第17电阻R17与反相积分器U4的第2引脚连接，其第3引脚接地，其第4引脚接电源VEE，其第7引脚接电源VCC，其第1引脚和第8引脚悬空；
优选地，反相积分器U4采用OP07CP芯片，其引脚的连接方式如下：
反相积分器U4的第2引脚通过第17电阻R17与反相比例器加法器U3的第6引脚连接，并且其第2引脚也通过第18电阻R18与电容C1并联与其第6引脚连接，第6引脚通过电阻R23与第二反相比例器U5的第2引脚连接，其第3引脚接地，其第4引脚接电源VEE，其第7引脚接电源VCC，其第1引脚和第8引脚悬空。
优选地，第一乘法器UA1、第二乘法器UA2和第二乘法器UA2均采用AD633JN芯片；
第一乘法器UA1的引脚连接方式如下：
第一乘法器UA1的X1引脚和Y1引脚接放大器U1的第6引脚，其X2引脚和Y2引脚接地，其VS+引脚接电源VCC，其VS-引脚接电源VEE，其Z引脚通过第6电阻R6接地，其W引脚通过第5电阻R5和第6电阻R6串联后接地，同时通过第9电阻R9与反相比例器U2的第2引脚连接。
第二乘法器UA2的引脚连接方式如下：
第二乘法器UA2的X1引脚与反相积分器的第6引脚连接，Y1引脚与放大器U1的第6引脚连接，其X2引脚和Y2引脚接地，其VS+引脚接电源VCC，其VS-引脚接电源VEE，其Z引脚通过第20电阻R20接地，其W引脚通过第19电阻R19与第20电阻R20串联后接地，同时与放大器U1的第6引脚连接。
优选地，第二运算放大器U6和第三运算放大器U7均采用OP07CP芯片；
第二运算放大器U6的引脚连接方式如下：
第二运算放大器U6的第2引脚通过第25电阻R25接地，其第2引脚也通过第24电阻R24与二极管D1串联再与二极管D2并联后与自身第6引脚连接，其第3引脚与反相积分器U4的第6引脚连接，其第4引脚接电源VEE，其第7引脚接VCC，其第6引脚通过二极管D1和第7电阻R7第三放大器U7的第2引脚连接，其第1，5，8引脚悬空；
第三运算放大器U7的引脚连接方式如下：
第三运算放大器U7的第2引脚通过第8电阻R8与其第6引脚连接也与第7电阻R7的一端连接，其第3引脚与反相积分器U4的第6引脚连接，其第6引脚通过第15电阻R15与反相比例加法器的第2引脚连接，其第4引脚接电源VEE，其第7引脚接VCC，其第1，5，8引脚悬空。
本发明所带来的有益技术效果：
本发明设计了一种绝对值流控忆阻器的模拟等效电路，该模拟电路含7个运算放大器和2个乘法器，可代替实物绝对值流控忆阻器实现与绝对值流控忆阻器相关的电路设计、实验及应用，对绝对值流控忆阻器的特性和应用研究具有重要的意义。
本发明设计的忆阻器模拟电路，实现了绝对值流控忆阻器伏安紧致特性。利用集成运算电路构建了忆阻器的本征关系。其中，放大器U1用于实现电路中的电流信号与电压信号的等值转换；反相积分器用于实现对输入电压的积分运算；反相比例器用于实现输出电压与输入电压的比例运算，并使两者成反相；反相比例加法器，用于实现多个输入电压信号的相加，使其和作为输出电压且成反相；乘法电路用于实现来自两端输入信号的乘积运算，绝对值电路网络用于实现对输入电压信号的绝对值运算，使输出信号极性为正。
附图说明
图1是本发明的绝对值流控忆阻器电路结构框图。
图2是本发明绝对值流控忆阻器模拟电路原理图。
图3通过电阻R1的电流信号iin转化为电压信号v0的仿真关系图。
图4在输入端接入幅值为5V交流电压源后，通过压流转化，在不同频率情况下，获得绝对值流控忆阻器的v-iin曲线图。
为了用方便仿真验证，图3采用5V电压源，利用放大器U1实现了电流、电压信号的转换，解决了忆阻器的流控特性。图4采用频率为30Hz、80Hz、160Hz的电压信号，实现了忆阻器仿真电路的伏安紧致特性。
具体实施方案
下面结合附图以及具体实施方案对本发明作进一步详细说明：
本发明理论出发点是广义绝对值流控忆阻器模型的数学表达式：
Figure BDA0002063325990000041
图1为绝对值流控忆阻器的电路结构框图，包括电阻网络、放大器、反相比例器、反相比例加法器、反相积分器、绝对值电路网络和乘法器。
放大器U1，用于实现电路中电流信号与电压信号的转换；
反相比例器，用于实现输出电压与输入电压的比例运算并且使两者成反相，共采用两个反相比例器：第一反相比例U2和第二反相比例U5；
反相比例加法器，用于实现多个输入电压信号的加法运算，使其和作为输出电压信号且成反相；
反相积分器，用于实现对输入电压信号的积分运算；
乘法器，用于实现两个输入信号的相乘，共采用两个乘法器：第一乘法器UA1和第二乘法器UA2；
设计绝对值电路网络，用于实现输入电压信号的绝对值运算，使输出电压极性为正。
该忆阻器等效模拟电路包括两个闭环电路：电阻网络、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3、绝对值电路网络、第一乘法器UA1和第二乘法器UA2、第一反相比例器U2、第二反相比例器U5、反相比例加法器U3和反相积分器U4，通过线路连接组成第一闭环电路；直流电压源V1，第11电阻R11和第12电阻R12连接组成第二闭环电路。
图2给出此忆阻器的等效模拟电路原理图，第1电阻R1的一端与第3电阻R3的一端相连接作为输入端与输入信号相连接，第1电阻R1的另一端与第二电阻R2的一端、第19电阻R19的一端、第二乘法器UA2的W引脚连接作为输出端；
第2电阻R2的另一端与第4电阻R4的一端、第一放大器U1的第2引脚相连接，第4电阻R4的另一端与第一放大器U1的第6引脚、第一乘法器UA1的X1和Y1引脚、第二乘法器UA2的Y1引脚相连接；第21电阻R21的一端与第一放大器U1的第3引脚连接，其另一端接地；第一放大器U1的第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第9电阻R9的一端与第一乘法器UA1的W引脚、第5电阻R5的一端连接，第5电阻R5的另一端与第一乘法器UA1的z引脚、第6电阻R6的一端连接，第6电阻的另一端接地；第一乘法器UA1的X2和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE；
第9电阻R9的另一端与第10电阻R10的一端、第一反相比例器U2的第2引脚连接；第10电阻R10的另一端与第一反相比例器U2的第6引脚、第13电阻R13的一端连接；第一反相比例器U2的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第12电阻R12的一端与直流电压源的正极相连接，另一端与第14电阻R14的一端、第11电阻R11的一端连接，第11电阻R11的另一端与直流电压源的负极连接并接地；
第15电阻R15的一端与第二运算放大器U7的第6引脚、第8电阻R8的一端连接，第8电阻R8的另一端与第二运算放大器U7的第2引脚、第7电阻R7的一端连接，第二运算放大器U7的第3引脚与反相积分器U4的第6引脚连接；第二运算放大器U7的第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第7电阻R7的另一端与第24电阻R24的一端、第一二极管D1的正极连接；第24电阻R24的另一端与第25电阻R25的一端、第二二极管D2的负极、第三运算放大器的第2引脚连接；第25电阻R25的另一端接地；第二二极管D2的正极与第一二极管D1的负极、第三运算放大器U6的第6引脚连接；第三运算放大器的第3引脚与反相积分器U4的第6引脚连接，其第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
反相比例加法器U3的第2引脚与第13电阻R13的另一端、第14电阻R14的另一端、第15电阻R15的另一端、第16电阻R16的一端连接；其第6引脚与第16电阻R16的另一端、第17电阻R17的一端连接；其第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第17电阻R17的另一端与反相积分器U4的第2引脚、第18电阻R18的一端、电容C1的一端连接；反相积分器U4的第6引脚与电容C1的另一端、第18电阻R18的另一端、第23电阻R23的一端连接；反相积分器U4的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第23电阻R23的另一端与第二反相比例器U5的第2引脚、第22电阻R22的一端连接；第22电阻R22的另一端与第二反相比例器U5的第6引脚、第二乘法器UA2的X1引脚连接；第二反相比例器U5的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第19电阻R19的另一端与第二乘法器UA2的z引脚、第20电阻R20的一端连接，第20电阻R20的另一端接地；第二乘法器UA2的X2和Y2引脚接地，Y1引脚与第一运算放大器U1的第6引脚连接，VS+引脚接电源VCC，VS-引脚接电源VEE；
第1电阻R1的一端连接输入端，该端也与通过第2电阻R2与放大器U1的第2引脚连接，电阻R1的另一端通过第3电阻R3与放大器U1的第3引脚连接，同时也与第二乘法器UA2的W引脚连接。
在上述技术方案中，配置的放大器U1，可以实现电阻网络的输入电流与放大器U1的输出电压的等值转换。设流经第1电阻R1的输入电流为iin，放大器U1的输出电压为v0，则放大器U1的输出电压v16为：
Figure BDA0002063325990000071
第一乘法器UA1的X1引脚和Y1引脚接放大器U1的第6引脚，其W引脚通过第5电阻R5和第6电阻串联接地，同时通过第9电阻R9与反相比例器U2的第2引脚连接，从而乘法器UA1的W引脚的输出电压v1w为：
Figure BDA0002063325990000072
v1w＝v0 2 (4)
第一反相比例器U2用以实现输出电压与输入电压之间的比例运算并且使两者成反相，其引脚2通过第9电阻与第一乘法器UA1的W引脚连接，则可得到反相比例器U2输出电压v26：
Figure BDA0002063325990000073
第二闭环电路由直流电压源V1，电阻R11、R12连接组成，该电路经过第14电阻R14的输出电压v2为：
Figure BDA0002063325990000074
绝对值网络包括第二放大器U2和第三放大器U3，定义反相积分器U4引脚6的电压为绝对值流控忆阻器的内部状态变量x，则
v46＝x (7)
由图2可知，第三放大器U7第6引脚的电压v76为：
v76＝|x| (8)
反相比例器加法器U3，用于实现输出电压与输入电压之间的比例运算，同时实现输入电压信号的相加，使其和作为输出电压信号，并且使输入输出极性相反，则由图2可知反相比例加法器U3的第6引脚电压v36为：
Figure BDA0002063325990000075
反相积分器U4用以实现对输入电压信号的积分运算。反相积分器U4的第2引脚通过第17电阻R17与反相比例器加法器U3的第6引脚连接，且通过第18电阻R18与电容C1并联后与U4的第6引脚连接，可得：
Figure BDA0002063325990000076
Figure BDA0002063325990000077
第二反相比例器U5用以实现输出电压信号与输入电压信号之间的比例运算并且两者成反相。其引脚2通过第23电阻R23与反相积分器U4的第6引脚连接，则可得其输出电压v56：
v56＝-x (12)
第二乘法器UA2的X2引脚与第二反相比例器U5的第6引脚连接，Y1引脚与放大器U1的第6引脚连接，其W引脚通过第19电阻R19与第20电阻R20串联接地，同时与第一放大器U1的第6引脚连接，定义第二乘法器UA2的W引脚的输出电压为绝对值流控忆阻器两端的电压v，则其w引脚的输出电压v2w为：
v2w＝v (13)
Figure BDA0002063325990000081
整理可得忆阻器等效电路的内部状态变量方程为：
Figure BDA0002063325990000082
在电阻网络中，第1电阻R1的一端连接输入端，该端也与通过第3电阻R3与放大器U1的第3引脚连接，电阻R1的另一端通过第2电阻R2与放大器U1的第2引脚连接，同时也与第二乘法器UA2的W引脚连接，则第二乘法器UA2的W引脚的输出电压v与输入电压vin和第1电阻R1的电压vR关系为：
v＝vin-vR＝vin-R1iin (16)
综上，忆阻器输出电压v与通过忆阻器的电流vin的等效电路动态关系式为：
Figure BDA0002063325990000083
图3表征基于U1的电阻网络实现电流iin和转换后电压v0两者之间的比例等价关系。由图3可以看出两者成线性关系，可以实现等值转换，便于用转换后的电压信号v0进行后续的模拟运算。
图4为所设计忆阻器电路仿真模型的效果图，满足忆阻器的零点相交及频率依赖特性。当输入端接入5V的交流正弦电压信号时，可以获得通过R1的电流iin与忆阻器仿真模型的端电压v之间的伏安紧致曲线和时域波形图，当f＝30Hz时(a)电压v、电流信号iin的时域图(b)电压v与电流iin的紧致曲线；当f＝80Hz时(c)电压v、电流信号iin的时域图(d)电压v与电流iin的紧致曲线；当f＝160Hz时(e)电压v、电流信号iin的时域图(f)电压v与电流iin的紧致曲线。由时域图(b)、(d)和(f)可以看出，电流iin与电压v满足零点相交特性，其关联的紧致曲线图也确认这一点。由紧致曲线图(a)、(c)和(e)可以看出，忆阻器满足频率依赖特性，即当频率升高时，电压和电流的非线性关系减弱，紧致曲线具有趋向于单值曲线的特征。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做的电路拓扑等价变换、电阻阻值大小变化、乘法器型号改变，或做的等价线性添加、替换，也应属于本发明的保护范围。

Claims (1)

1.一种绝对值流控忆阻器模拟电路，其特征在于，包括电阻网络、反相比例器、反相比例加法器、反相积分器、绝对值电路网络和乘法器；
配置运算放大器，用于实现电路中的电流信号与电压信号的等值转换；
配置反相比例器，用于实现输出电压与输入电压的比例运算，并且使它们的极性相反；
配置反相比例加法器，用于实现多个输入电压信号的加法运算，使其和作为输出电压且成反相；
配置反相积分器，用于实现对输入电压信号的积分运算且成反相；
配置乘法器，用于实现两个输入信号的乘积运算；
设计绝对值电路网络，用于实现输入电压信号的绝对值运算，使输出电压信号极性为正；该网络包括第二运算放大器U6和第三运算放大器U7，它们通过线路连接；
等效模拟电路包括两个闭环电路：第一闭环电路由电阻网络、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3、绝对值电路网络、第一乘法器UA1、第二乘法器UA2、第一反相比例器U2、第二反相比例器U5、反相比例加法器U3、反相积分器U4，通过线路连接组成；第二闭环电路由直流电压源V1，第11电阻R11和第12电阻R12连接组成；
其中，第1电阻R1的一端与第3电阻R3的一端相连接作为输入端与输入信号相连接，第1电阻R1的另一端与第二电阻R2的一端、第19电阻R19的一端、第二乘法器UA2的W引脚连接作为输出端；
第2电阻R2的另一端与第4电阻R4的一端、第一放大器U1的第2引脚相连接，第4电阻R4的另一端与第一放大器U1的第6引脚、第一乘法器UA1的X1和Y1引脚、第二乘法器UA2的Y1引脚相连接；第21电阻R21的一端与第3电阻R3的另一端、第一放大器U1的第3引脚连接，其另一端接地；第一放大器U1的第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第9电阻R9的一端与第一乘法器UA1的W引脚、第5电阻R5的一端连接，第5电阻R5的另一端与第一乘法器UA1的z引脚、第6电阻R6的一端连接，第6电阻的另一端接地；第一乘法器UA1的X2和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE；
第9电阻R9的另一端与第10电阻R10的一端、第一反相比例器U2的第2引脚连接；第10电阻R10的另一端与第一反相比例器U2的第6引脚、第13电阻R13的一端连接；第一反相比例器U2的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第12电阻R12的一端与直流电压源的正极相连接，另一端与第14电阻R14的一端、第11电阻R11的一端连接，第11电阻R11的另一端与直流电压源的负极连接并接地；
第15电阻R15的一端与第二运算放大器U7的第6引脚、第8电阻R8的一端连接，第8电阻R8的另一端与第二运算放大器U7的第2引脚、第7电阻R7的一端连接，第二运算放大器U7的第3引脚与反相积分器U4的第6引脚连接；第二运算放大器U7的第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第7电阻R7的另一端与第24电阻R24的一端、第一二极管D1的正极连接；第24电阻R24的另一端与第25电阻R25的一端、第二二极管D2的负极、第三运算放大器的第2引脚连接；第25电阻R25的另一端接地；第二二极管D2的正极与第一二极管D1的负极、第三运算放大器U6的第6引脚连接；第三运算放大器的第3引脚与反相积分器U4的第6引脚连接，其第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
反相比例加法器U3的第2引脚与第13电阻R13的另一端、第14电阻R14的另一端、第15电阻R15的另一端、第16电阻R16的一端连接；其第6引脚与第16电阻R16的另一端、第17电阻R17的一端连接；其第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第17电阻R17的另一端与反相积分器U4的第2引脚、第18电阻R18的一端、电容C1的一端连接；电容C1的另一端与反相积分器U4的第6引脚、第18电阻R18的另一端、第23电阻R23的一端连接；反相积分器U4的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第23电阻R23的另一端与第二反相比例器U5的第2引脚、第22电阻R22的一端连接；第22电阻R22的另一端与第二反相比例器U5的第6引脚、第二乘法器UA2的X1引脚连接；第二反相比例器U5的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚和第8引脚悬空；
第19电阻R19的另一端与第二乘法器UA2的z引脚、第20电阻R20的一端连接，第20电阻R20的另一端接地；第二乘法器UA2的X2和Y2引脚接地，Y1引脚与第一运算放大器U1的第6引脚连接，VS+引脚接电源VCC，VS-引脚接电源VEE。
CN201910412686.8A 2019-05-17 2019-05-17 一种绝对值流控忆阻器模拟电路 Active CN110198164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910412686.8A CN110198164B (zh) 2019-05-17 2019-05-17 一种绝对值流控忆阻器模拟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910412686.8A CN110198164B (zh) 2019-05-17 2019-05-17 一种绝对值流控忆阻器模拟电路

Publications (2)

Publication Number Publication Date
CN110198164A CN110198164A (zh) 2019-09-03
CN110198164B true CN110198164B (zh) 2023-04-04

Family

ID=67751485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910412686.8A Active CN110198164B (zh) 2019-05-17 2019-05-17 一种绝对值流控忆阻器模拟电路

Country Status (1)

Country Link
CN (1) CN110198164B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114974358B (zh) * 2022-05-19 2023-04-28 兰州交通大学 一种新型三阶荷控忆阻器等效电路及忆阻器测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203193601U (zh) * 2013-04-16 2013-09-11 杭州电子科技大学 实现忆阻器特性的模拟电路
CN108491567A (zh) * 2018-02-05 2018-09-04 杭州电子科技大学 一种磁通控制型忆阻器的Simulink建模方法
CN109726806A (zh) * 2017-10-30 2019-05-07 上海寒武纪信息科技有限公司 信息处理方法及终端设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203193601U (zh) * 2013-04-16 2013-09-11 杭州电子科技大学 实现忆阻器特性的模拟电路
CN109726806A (zh) * 2017-10-30 2019-05-07 上海寒武纪信息科技有限公司 信息处理方法及终端设备
CN108491567A (zh) * 2018-02-05 2018-09-04 杭州电子科技大学 一种磁通控制型忆阻器的Simulink建模方法

Also Published As

Publication number Publication date
CN110198164A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
Chen et al. Flux–charge analysis of two-memristor-based Chua's circuit: dimensionality decreasing model for detecting extreme multistability
Liang et al. S-type locally active memristor-based periodic and chaotic oscillators
CN109829194B (zh) 一种绝对值磁控忆阻器等效模拟电路
CN108804840A (zh) 一种极简的浮地磁控忆阻器电路仿真模型
CN110198164B (zh) 一种绝对值流控忆阻器模拟电路
CN110222425B (zh) 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路
CN108846215A (zh) 一种极简的浮地荷控忆阻器电路仿真模型
Moura et al. Introduction to linear circuit analysis and modelling: from DC to RF
CN110097182B (zh) 用神经激活梯度λ控制的三维Hopfield神经网络模型实现电路
CN110110494B (zh) 一种双局部有源绝对值磁控忆阻器的等效模拟电路
CN110175384B (zh) 一种二次光滑流控忆阻器模拟电路
CN110147597B (zh) 一种多稳态磁控忆阻器等效模拟电路
CN209168107U (zh) 一种三值忆阻器的电路模型
CN109670221B (zh) 一种由分数阶电容构成的三次非线性磁控忆阻电路
CN109766643B (zh) 三值忆阻器的电路模型
Prasad Analog and Digital Electronic Circuits: Fundamentals, Analysis, and Applications
CN113054947B (zh) 一种ReLU型忆阻模拟器
CN110728099B (zh) 一种荷控忆容器仿真器电路
CN109117590B (zh) 电压分数阶积分控制式忆阻器
CN109446647B (zh) 电压分数阶积分控制式忆阶元
Yadav et al. A study on non-linear behavior of memristor emulator using multisim
CN110728100B (zh) 一种分段压控忆阻器等效模拟电路
CN109271703B (zh) 电流分数阶积分控制式忆阻器
CN211506501U (zh) 一种浮地型磁控忆阻模拟器
CN112134680A (zh) 一种基于磁控忆阻器的混沌电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant