CN203193601U

CN203193601U - 实现忆阻器特性的模拟电路

Info

Publication number: CN203193601U
Application number: CN 201320193008
Authority: CN
Inventors: 王光义; 贺洁玲; 苏平
Original assignee: Hangzhou Electronic Science and Technology University
Current assignee: Hangzhou Dianzi University; Hangzhou Electronic Science and Technology University
Priority date: 2013-04-16
Filing date: 2013-04-16
Publication date: 2013-09-11
Anticipated expiration: 2023-04-16

Abstract

本实用新型公开了一种实现忆阻器特性的模拟电路，包括电阻网络、集成运算放大器U1和乘法器U2，电阻网络的两端分别连接输入端（A、B），电阻网络与集成运算放大器U1相连，集成运算放大器U1用于实现电压跟随、反向放大和积分运算；集成运算放大器U1与乘法器U2相连，乘法器U2与电阻网络相连，乘法器U2用于实现信号的相乘。本实用新型提供了一种TiO2忆阻器等效模拟电路，用以模拟忆阻器的伏安特性，替代实际忆阻器进行实验和应用及研究。

Description

实现忆阻器特性的模拟电路

技术领域

本实用新型属于电路设计技术领域，涉及一种忆阻器等效模拟电路，具体涉及一种实现符合TiO2忆阻器电压、电流关系的模拟电路。

背景技术

忆阻器是继电阻、电容和电感之后的第四种基本电路元件，2008年惠普实验室实现了忆阻器。忆阻器具有非易失性和纳米尺度结构，还具有脉冲状态工作和调节神经元突触的理想特性，忆阻器可应用于非遗失性存储器和人工神经网络。但是，由于纳米技术存在实现困难和成本高的缺陷，忆阻器目前还未作为一个实际的元件走向市场。因而，设计一种忆阻器等效电路并用其替代实际忆阻器进行实验和应用研究具有重要意义。即使忆阻器商用化以后，也是以大规模集成电路的形式存在，难有单独分离的纳米级忆阻器可以利用，因此，利用忆阻器等效电路代替实际TiO2忆阻器进行应用电路设计将具有长远的意义与价值。

目前，虽已报导了少量的忆阻器仿真器模型，但以PSPICE仿真模型居多，而少数的几个由硬件等效电路构成的等效电路，有的原理较为复杂，导致实际应用中难以实现；有的则误差较大，难以精确模拟实际忆阻器的特性。因此，设计一种原理简单、精确的忆阻器等效电路具有重要意义。

发明内容

针对现有技术存在的上述不足，本实用新型提供了一种实现忆阻器特性的模拟电路，用以模拟忆阻器的伏安特性，替代实际忆阻器进行实验和应用及研究。

本实用新型解决技术问题所采取的技术方案如下：实现忆阻器特性的模拟电路，包括电阻网络、集成运算放大器U1和乘法器U2，电阻网络的两端分别连接输入端（A、B），电阻网络与集成运算放大器U1相连，集成运算放大器U1用于实现电压跟随、反向放大和积分运算；集成运算放大器U1与乘法器U2相连，乘法器U2与电阻网络相连，乘法器U2用于实现信号的相乘。

优选的，电阻网络包括电阻R1、电阻R7，电阻R1与电阻R7相连，电阻R1、电阻R7的另一端分别连接所述的输入端（A、B）。

进一步优选的，集成运算放大器U1采用LM324；集成运算放大器U1的第3引脚通过电阻R1接地。

再进一步优选的，集成运算放大器U1的第1引脚与第2引脚短接，第4引脚接电源VCC，第11引脚接电源VEE；所述集成运算放大器U1的第1引脚通过电阻R2与第6引脚相连，第5引脚接地，第6引脚通过电阻R3接第7引脚，第7引脚通过电阻R6接第9引脚；第8引脚通过电容C1与第9引脚相连；第10引脚接地；第12、13、14引脚悬空。

更进一步优选的，乘法器U2采用AD633JN；所述乘法器U2的X1引脚接集成运算放大器U1的第8引脚，Y1引脚与集成运算放大器U1的第7引脚相连，X2引脚和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE，Z引脚接地，W引脚通过电阻R7接地。

本实用新型设计了一种能够实现TiO2忆阻器伏安特性的模拟等效电路，该模拟电路只含1个集成运放和1个乘法器，结构简单，在目前及将来无法获得纳米级单个孤立忆阻器器件的情况下，可代替实际TiO2忆阻器实现与忆阻器相关的电路设计、实验及应用，对忆阻器的特性和应用研究具有重要的意义。

本实用新型设计的实现忆阻器的模拟电路，其利用模拟电路实现TiO2忆阻器伏安特性，具体实现了TiO2忆阻器伏安特性。本实用新型利用集成运算电路实现忆阻器特性中的相应运算，其中，集成运算放大器主要用以实现电压跟随、电压反相放大和电流的积分运算，模拟乘法器用以实现电流积分与电流的乘积。

附图说明

图1是本实用新型的电路结构框图。

图2是本实用新型实现忆阻器特性的模拟电路原理图。

具体实施方式

下面结合附图对本实用新型优选实施例作详细说明。

本实用新型的理论出发点是TiO2忆阻器伏安特性的一般表达式：

v (t) = [R_{off} - k {&Integral;}_{- \infty}^{t} i (t) dt] i (t)

如图1所示，本实施例TiO2忆阻器模拟等效电路包括电阻网络、集成运算放大器U1和乘法器U2，电阻网络实现两个电阻的串联，集成运算放大器U1主要实现电压跟随、反向放大和积分运算；乘法器U2实现两个信号的相乘；U1采用LM324，U2采用AD633JN。LM324、AD633JN为现有技术。

如图2所示，电阻网络由电阻R1和电阻R7组成，连接输入端A、B分别接于电阻R1、R7的一端，电阻R1的该端还接入U1的引脚3，即电压跟随器的输入端，电阻R1的另一端与电阻R7的另一端相接并接地。电阻R7的另一端（与输入端B相接的一端）与乘法器U2的引脚W相接，W为乘法器U2的输出端，通过电阻R1实现了输入端A的电压，设流过电阻R1的电流为i(t)：

u_A=R₁i(t)

集成运算放大器U1内有4个运算放大器，其中，第1、2、3引脚对应的运算放大器构成电压跟随器，用以实现电压u_A的无电流、无衰减传输；集成运算放大器U1的第5、6、7引脚对应的运算放大器，与外围电阻R2、R3构成反向运算放大器，用以实现输入电压u_A的反相增益，即U1引脚7的电压为：

u_{7} = - \frac{R_{3}}{R_{2}} u_{A} = - \frac{R_{3}}{R_{2}} R_{1} i (t)

集成运算放大器U1的第8、9、10引脚与外围电容C1和电阻R6构成积分器，用以实现输入电流的积分，即U1引脚8的电压：

u_{8} = - \frac{1}{R_{6} C_{1}} {&Integral; u}_{7} = \frac{R_{1} R_{3}}{R_{2} R_{6} C_{1}} &Integral; i (t) dt

乘法器U2的型号为AD633JN，用以实现输入电流和输入电流积分的乘积运算，即U2输出端W引脚的电压：

u_{w} = \frac{u_{7} u_{8}}{10} = - \frac{1}{10} [{(\frac{R_{1} R_{3}}{R_{2}})}^{2} \frac{1}{R_{6} C_{1}} &Integral; i (t) dt] i (t)

如图2所示，输入端A、B的伏安特性为：

u_{AB} = u_{A} - u_{w} = [R_{1} + \frac{1}{10} {(\frac{R_{1} R_{3}}{R_{2}})}^{2} \frac{1}{R_{6} C_{1}} &Integral; i (t) dt] i (t)

忆阻器模拟等效电路的伏安特性，与TiO2忆阻器伏安特性

v (t) = [R_{off} - k {&Integral;}_{- \infty}^{t} i (t) dt] i (t)

比较得知：

R_{off} = R_{1}, k = - \frac{1}{10} {(\frac{R_{1} R_{3}}{R_{2}})}^{2} \frac{1}{R_{6} C_{1}}

集成运算放大器U1的引脚1与引脚2短接，引脚3通过R1接地，作为信号的输入端，集成运算放大器U1的第4引脚接+12V电源VCC，第11引脚接-12V电源VEE，集成运算放大器U1的第1引脚通过电阻R2与第6引脚相连，第5引脚接地，第6引脚通过电阻R3接第7引脚；第7引脚通过电阻R6与第9引脚相接；第8引脚通过电容C1与第9引脚相接；第10引脚接地；第12、13、14引脚悬空。

乘法器U2的X1引脚接集成运算放大器U1的第8引脚，Y1引脚与集成运算放大器U1的第7引脚相连，X2引脚和Y2引脚接地，VS+引脚接+12V电源VCC，VS-引脚接-12V电源VEE，Z引脚接地，W引脚通过电阻R7接地。

本领域的普通技术人员应当认识到，以上实施例仅是用来验证本实用新型，而并非作为对本实用新型的限定，只要是在本实用新型的范围内，对以上实施例的变化、变形都将落在本实用新型的保护范围内。

Claims

1.实现忆阻器特性的模拟电路，其特征是包括电阻网络、集成运算放大器U1和乘法器U2，电阻网络的两端分别连接输入端（A、B），电阻网络与集成运算放大器U1相连，集成运算放大器U1用于实现电压跟随、反向放大和积分运算；集成运算放大器U1与乘法器U2相连，乘法器U2与电阻网络相连，乘法器U2用于实现信号的相乘。

2.根据权利要求1所述的模拟电路，其特征在于：所述的电阻网络包括电阻R1、电阻R7，电阻R1与电阻R7相连，电阻R1、电阻R7的另一端分别连接所述的输入端（A、B）。

3.根据权利要求2所述的模拟电路，其特征在于：所述的集成运算放大器U1采用LM324；集成运算放大器U1的第3引脚通过电阻R1接地。

4.根据权利要求3所述的模拟电路，其特征在于：所述集成运算放大器U1的第1引脚与第2引脚短接，第4引脚接电源VCC，第11引脚接电源VEE；所述集成运算放大器U1的第1引脚通过电阻R2与第6引脚相连，第5引脚接地，第6引脚通过电阻R3接第7引脚，第7引脚通过电阻R6接第9引脚；第8引脚通过电容C1与第9引脚相连；第10引脚接地；第12、13、14引脚悬空。

5.根据权利要求4所述的模拟电路，其特征在于：所述的乘法器U2采用AD633JN；所述乘法器U2的X1引脚接集成运算放大器U1的第8引脚，Y1引脚与集成运算放大器U1的第7引脚相连，X2引脚和Y2引脚接地，VS+引脚接电源VCC，VS-引脚接电源VEE，Z引脚接地，W引脚通过电阻R7接地。