CN108491567A - 一种磁通控制型忆阻器的Simulink建模方法 - Google Patents

一种磁通控制型忆阻器的Simulink建模方法 Download PDF

Info

Publication number
CN108491567A
CN108491567A CN201810109539.9A CN201810109539A CN108491567A CN 108491567 A CN108491567 A CN 108491567A CN 201810109539 A CN201810109539 A CN 201810109539A CN 108491567 A CN108491567 A CN 108491567A
Authority
CN
China
Prior art keywords
module
memristor
output end
input terminal
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810109539.9A
Other languages
English (en)
Other versions
CN108491567B (zh
Inventor
王晓媛
闵晓涛
俞军
张雪
王光义
刘公致
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810109539.9A priority Critical patent/CN108491567B/zh
Publication of CN108491567A publication Critical patent/CN108491567A/zh
Application granted granted Critical
Publication of CN108491567B publication Critical patent/CN108491567B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Feedback Control In General (AREA)

Abstract

本发明公开了一种磁通控制型忆阻器的Simulink建模方法。本发明中的输入信号源模块经过4个常数模块、2个加法模块、3个减法模块、2个乘法模块、2个绝对值模块、2个增益模块和1个阶跃函数模块，得到系统状态变量x的导数的表达式；系统状态变量x的导数的表达式经过积分模块，得到系统状态变量x；忆阻器的忆导值，在数值上与系统的状态变量x的倒数相等，系统状态变量x经过倒数模块，得到忆阻器的忆导值；输入信号源与忆阻器的忆导值经过乘法模块得到忆阻器电流量。本发明提出了一种实现忆阻器特性的Simulink模型，用以模拟忆阻器的电压电流特性，替代实际忆阻器进行实验和研究。

Description

一种磁通控制型忆阻器的Simulink建模方法
技术领域
本发明属于建模技术领域，涉及一种磁通控制型忆阻器Simulink模型的建立，具体涉及一种符合磁通控制型忆阻器的电压-电流紧致滞回关系的Simulink模型建立。
背景技术
1971年，蔡少棠根据电路的完备性提出了与电阻、电容和电感相并列的第四代电路元件—忆阻器；2008年，惠普实验室首次成功实现了忆阻器的物理模型，证实了忆阻器的存在性。忆阻器(或称记忆电阻器)是一类具有记忆特性的非线性电路元器件，这类记忆器件不需外部电源就有记忆信息的功能。由于忆阻器具有独特的记忆、硬开关和动态存储等特性，使其在医学、生物科学、微电子、神经网络以及非易失性存储、学习、适用和自发性行为的仿真等领域有着潜在的应用价值。但是，由于忆阻器是纳米级材料，存在实现困难和成本高等缺陷，忆阻器近期还不能成为一个实际元件走向市场。因此，设计一个忆阻器的等效模型来替换忆阻器进行实验和应用研究具有重要意义。
目前，虽然已经报导了少量忆阻器的Simulink模型，但是其研究主要集中在HP忆阻器的Simulink模型上，尚未建立通用忆阻器定义下的忆阻器Simulink模型，更重要的是已有的模型中，均未能正确体现忆阻器的阻值与其历史状态有关的记忆特性。因此，建立一个通用忆阻器定义下，且能够正确表达忆阻器对历史状态依赖性的忆阻器Simulink模型具有重要意义。
发明内容
针对现有技术存在的上述不足，本发明提出了一种通用忆阻器定义下的磁通控制型忆阻器Simulink模型，用以模拟此类忆阻器的伏安特性，可替代实际忆阻器进行电路设计和应用研究。
本发明解决技术问题所采取的技术方案如下：建立通用磁通控制型忆阻器定义下的系统状态变量x的导数的实现方法，依据该定义下的忆导值GM(x,vM,t)(忆阻器等效阻值的倒数)与其状态变量x之间的关系，建立得到有效的忆阻器等效忆导值Simulink模型，以及忆阻器等效电流的实现模块，其中的关键技术是系统状态变量x的导数的实现过程中，对单位阶跃函数的实现。系统状态变量x的导数由1个输入信号源模块vM(t)(忆阻器两端的等效电压)、4个常数模块、2个加法模块、3个减法模块、2个乘法模块、2个绝对值模块、2个增益模块和1个阶跃函数模块组成，其中，阶跃函数模块由4个常数模块、2个开关模块(开关1和开关2)和1个乘法模块组成。系统状态变量x的导数依据通用磁通控制型忆阻器定义，可作为忆阻器等效Simulink模块中得到忆阻器的忆导值GM(x,vM,t)，它在数值上与系统的状态变量x的倒数相等。为获得忆阻器的等效忆导值，忆导值等效Simulink模块由1个积分模块和1个倒数模块，其中积分模块是对系统状态变量x的导数进行积分运算，得到系统状态变量x，倒数模块是对系统状态变量x进行倒数运算，以得到忆阻器的忆导值GM(x,vM,t)。忆阻器等效电流的实现模块是由1个乘法模块对输入信号源模块vM(t)和忆阻器的忆导值GM(x,vM,t)进行乘法运算，用以得到流经忆阻器的等效电流量。
优选的，所述的一种磁通控制型忆阻器的Simulink模型，包括1个输入信号源模块、8个常数模块、2个加法模块、3个减法模块、4个乘法模块、2个绝对值模块、2个增益模块、2个开关模块、1个倒数模块以及1个积分模块。
进一步优选的，输入信号源模块vM(t)和常数模块1分别与加法模块1的两个输入端相连，输入信号源模块vM(t)和常数模块2分别与减法模块1的正号和负号输入端相连，加法模块1的输出端和减法模块1的输出端分别与绝对值模块1和绝对值模块2的输入端相连，绝对值模块1的输出端与减法模块2的正号输入端相连，绝对值模块2的输出端与减法模块2的负号输入端相连；常数模块3与减法模块3的正号输入端相连，常数模块4与减法模块的负号输入端相连，减法模块3的输出端与增益模块2的输入端相连，增益模块2的输出端和减法模块2的输出端分别与乘法模块1的两个输入端相连；输入信号源模块vM(t)与增益模块1的输入端相连，增益模块1的输出端和乘法模块1的输出端分别与加法模块2的两个输入端相连。
再进一步优选的，常数模块5和常数模块6分别与开关模块1的上、下输入端相连，常数模块7和常数模块8分别与开关模块2的上、下输入端相连，开关模块1与开关模块2的中间输入端都与积分模块的输出端相连，开关模块1与开关模块2的输出端分别与乘法模块2的两个输入端相连。
更进一步优选的，加法模块2的输出端和乘法模块2的输出端分别与乘法模块3的两个输入端相连，乘法模块3的输出端与积分模块的输入端相连，积分模块的输出端与倒数模块的输入端相连，倒数模块的输出端和输入信号源模块vM(t)分别与乘法模块4的两个输入端相连。
本发明设计了一种能够实现通用定义下的磁通控制型忆阻器伏安特性的Simulink模型，在目前及未来无法获得实际忆阻器的情况下，可代替实际忆阻器实现与忆阻器相关的电路设计、实验以及应用，对忆阻器的特性和应用研究具有重要意义。
本发明设计的忆阻器的Simulink模型，其利用Simulink模型实现忆阻器的电压电流特性，具体实现了磁通控制型忆阻器的电压电流特性。本发明利用Simulink中的2个开关模块、4个常数模块和1个乘法模块的组合实现了阶跃函数，开关模块1和开关模块2的输出是将积分模块输出的系统内部变量x的值与其内部设定的阈值进行比较，且当x大于等于开关1所设定的忆阻器的下限饱和度R1时其输出为1，否则为0；而当x大于开关2所设定的忆阻器的上限饱和度R2时其输出为0，否则为1；开关1和开关2的输出通过乘法模块2可返回到乘法模块3。从而正确地实现了忆阻器的等效忆阻值与历史状态有关的特性，即表现出忆阻器具有的独特记忆特性。
附图说明
图1是本发明的忆阻器Simulink模型图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是忆阻器电压电流特性的一般表达式：
其中i(t)和vM(t)为流经忆阻器的电流和加在其两端的电压，GM(x,vM,t)是忆阻器的忆导值，x是系统的无量纲状态变量，GM(x,vM,t)的大小取决于x。定义：
GM(x,vM,t)＝x-1
其中：
R1和R2分别是忆阻器的忆阻值下限、上限饱和度，VT是阈值电压，α与β是常数，θ是阶跃函数。
如图1所示，实现忆阻器特性的Simulink模型，包括1个输入信号源模块、8个常数模块、2个加法模块、3个减法模块、4个乘法模块、2个绝对值模块、2个增益模块、2个开关模块、1个倒数模块以及1个积分模块。
输入信号源模块vM(t)和常数模块1分别与加法模块1的两个输入端相连，输入信号源vM(t)模块和常数模块2分别与减法模块1的正号和负号输入端相连，加法模块1的输出端和减法模块1的输出端分别与绝对值模块1和绝对值模块2的输入端相连，绝对值模块1的输出端与减法模块2的正号输入端相连，绝对值模块2的输出端与减法模块2的负号输入端相连。减法模块2的输出端的电压为u1(t)：
u1(t)＝|vM+VT|-|vM-VT|
常数模块3与减法模块3的正号输入端相连，常数模块4与减法模块的负号输入端相连，减法模块3的输出端与增益模块2的输入端相连；增益模块2的输出端与减法模块2的输出端分别与乘法模块1的两个输入端相连，输入信号源模块vM(t)与增益模块1的输入端相连；乘法模块1的输出端和增益模块1的输出端分别与加法模块2的两个输入端相连。加法模块2的输出端电压u2(t)：
u2(t)＝(βvM+0.5(α-β)u1(t))＝(βvM+0.5(α-β)[|vM+VT|-|vM-VT|])
常数模块5和常数模块6分别与开关模块1的上、下输入端口相连，常数模块7和常数模块8分别与开关模块2的上、下输入端相连，开关模块1与开关模块2的中间输入端都与积分模块的输出端相连，开关模块1与开关模块2的输出端分别与乘法模块2的两个输入端相连。积分模块的输出为系统变量x，乘法模块2的输出为θ(x-R1)×θ(R2-x)。
加法模块2的输出端和乘法模块2的输出端分别与乘法模块3的两个输入端相连。乘法模块3的输出端与积分模块的输入端相连，积分模块的输出模块与倒数模块的输入端相连。乘法模块3的输出端和倒数模块的输出端分别为和GM(x,vM,t)：
倒数模块的输出端和输入信号源模块vM(t)分别与乘法模块4的两个输入端相连，乘法模块4的输出端是忆阻器的电流量。乘法模块4的输出端i(t)等效值如下：
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (1)

1.一种磁通控制型忆阻器的Simulink建模方法，其特征在于：
建立磁通控制型忆阻器定义下的忆阻器数学模型：
其中i(t)和vM(t)为流经忆阻器的电流和加在其两端的电压，GM(x,vM,t)是忆阻器的忆导值，x是系统的无量纲状态变量，GM(x,vM,t)的大小取决于x；定义：
GM(x,vM,t)＝x-1
其中：
R1和R2分别是忆阻器的忆阻值下限、上限饱和度，VT是阈值电压，α与β是常数，θ是阶跃函数
依据上述忆阻器数学模型，建立实现忆阻器特性的Simulink模型为：
输入信号源模块vM(t)和第一常数模块分别与第一加法模块的输入端相连，输入信号源模块vM(t)、第二常数模块分别与第一减法模块的正号、负号输入端相连，第一加法模块的输出端、减法模块1的输出端分别与第一绝对值模块和第二绝对值模块的输入端相连，第一绝对值模块的输出端与第二减法模块的正号输入端相连，第二绝对值模块的输出端与第二减法模块的负号输入端相连；第三常数模块与第三减法模块的正号输入端相连，第四常数模块与第三减法模块的负号输入端相连，第三减法模块的输出端与第二增益模块的输入端相连，第二增益模块的输出端和第二减法模块的输出端分别与第一乘法模块输入端相连；输入信号源模块vM(t)与第一增益模块的输入端相连，第一增益模块的输出端和第一乘法模块的输出端分别与第二加法模块的两个输入端相连；
第五常数模块和第六常数模块分别与第一开关模块的上、下输入端相连，第七常数模块和第八常数模块分别与第二开关模块的上、下输入端相连，第一开关模块与第二开关模块的中间输入端都与积分模块的输出端相连，第一开关模块与第二开关模块的输出端分别与第二乘法模块的输入端相连；
第二加法模块的输出端和第二乘法模块的输出端分别与第三乘法模块的输入端相连，第三乘法模块的输出端与积分模块的输入端相连，积分模块的输出端与倒数模块的输入端相连，倒数模块的输出端和输入信号源模块vM(t)分别与第四乘法模块的输入端相连；
其中阶跃函数θ由所述的第五常数模块、第六常数模块、第七常数模块和第八常数模块、第一开关模块和第二开关模块以及第二乘法模块实现；第一开关模块和第二开关模块的输出是将积分模块输出的系统内部变量x的值与其内部设定的阈值进行比较，且当x大于等于第一开关所设定的忆阻器的下限饱和度R1时其输出为1，否则为0；而当x大于第二开关所设定的忆阻器的上限饱和度R2时其输出为0，否则为1；
所述积分模块对系统状态变量x的导数进行积分运算，得到系统状态变量x，倒数模块是对系统状态变量x进行倒数运算，以得到忆阻器的忆导值GM(x,vM,t)。
CN201810109539.9A 2018-02-05 2018-02-05 一种磁通控制型忆阻器的Simulink建模方法 Expired - Fee Related CN108491567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810109539.9A CN108491567B (zh) 2018-02-05 2018-02-05 一种磁通控制型忆阻器的Simulink建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810109539.9A CN108491567B (zh) 2018-02-05 2018-02-05 一种磁通控制型忆阻器的Simulink建模方法

Publications (2)

Publication Number Publication Date
CN108491567A true CN108491567A (zh) 2018-09-04
CN108491567B CN108491567B (zh) 2021-09-07

Family

ID=63344548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810109539.9A Expired - Fee Related CN108491567B (zh) 2018-02-05 2018-02-05 一种磁通控制型忆阻器的Simulink建模方法

Country Status (1)

Country Link
CN (1) CN108491567B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109829194A (zh) * 2018-12-28 2019-05-31 山东科技大学 一种绝对值磁控忆阻器等效模拟电路
CN110110494A (zh) * 2019-06-09 2019-08-09 山东科技大学 一种双局部有源绝对值磁控忆阻器的等效模拟电路
CN110198164A (zh) * 2019-05-17 2019-09-03 山东科技大学 一种绝对值流控忆阻器模拟电路
CN111755051A (zh) * 2020-06-19 2020-10-09 杭州电子科技大学 基于忆阻器的2-9线三值译码器电路
CN116707514A (zh) * 2023-08-09 2023-09-05 苏州浪潮智能科技有限公司 一种多输出忆阻器等效电路、应用系统及控制方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110119036A1 (en) * 2009-11-17 2011-05-19 Pino Robinson E Method and apparatus for modeling memristor devices
CN102623062A (zh) * 2012-04-09 2012-08-01 武汉科技大学 一种忆阻器仿真模型
CN103095191A (zh) * 2013-01-29 2013-05-08 中国矿业大学 开关磁阻电机忆感器模型建模方法
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN103559328A (zh) * 2013-07-02 2014-02-05 华南理工大学 一种忆容器的实现电路及其实现方法
US20150220484A1 (en) * 2012-10-22 2015-08-06 China University Of Mining And Technology Memristor linear modeling method for switched reluctance motor
CN107016200A (zh) * 2017-04-14 2017-08-04 江西理工大学 一种基于磁控忆阻器的光滑细胞神经网络的电路设计方法
CN107092746A (zh) * 2017-04-19 2017-08-25 江西理工大学 一种基于Chua电路的异构磁控忆阻器模型的电路设计方法
CN107273610A (zh) * 2017-06-14 2017-10-20 广东工业大学 一种忆阻器的Simulink模型建立方法
CN107425843A (zh) * 2017-06-23 2017-12-01 中国矿业大学 一种耦合系数可调的磁链耦合型忆阻器模拟电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110119036A1 (en) * 2009-11-17 2011-05-19 Pino Robinson E Method and apparatus for modeling memristor devices
CN102623062A (zh) * 2012-04-09 2012-08-01 武汉科技大学 一种忆阻器仿真模型
US20150220484A1 (en) * 2012-10-22 2015-08-06 China University Of Mining And Technology Memristor linear modeling method for switched reluctance motor
CN103095191A (zh) * 2013-01-29 2013-05-08 中国矿业大学 开关磁阻电机忆感器模型建模方法
US20150363529A1 (en) * 2013-01-29 2015-12-17 China University Of Mining And Technology Method for Creating Switch Reluctance Motor Memory Sensor Model
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN103559328A (zh) * 2013-07-02 2014-02-05 华南理工大学 一种忆容器的实现电路及其实现方法
CN107016200A (zh) * 2017-04-14 2017-08-04 江西理工大学 一种基于磁控忆阻器的光滑细胞神经网络的电路设计方法
CN107092746A (zh) * 2017-04-19 2017-08-25 江西理工大学 一种基于Chua电路的异构磁控忆阻器模型的电路设计方法
CN107273610A (zh) * 2017-06-14 2017-10-20 广东工业大学 一种忆阻器的Simulink模型建立方法
CN107425843A (zh) * 2017-06-23 2017-12-01 中国矿业大学 一种耦合系数可调的磁链耦合型忆阻器模拟电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
段飞腾，等: "基于忆阻器的Simulink模型及其特性分析", 《固体电子学研究与进展》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109829194A (zh) * 2018-12-28 2019-05-31 山东科技大学 一种绝对值磁控忆阻器等效模拟电路
CN109829194B (zh) * 2018-12-28 2022-12-06 山东科技大学 一种绝对值磁控忆阻器等效模拟电路
CN110198164A (zh) * 2019-05-17 2019-09-03 山东科技大学 一种绝对值流控忆阻器模拟电路
CN110198164B (zh) * 2019-05-17 2023-04-04 山东科技大学 一种绝对值流控忆阻器模拟电路
CN110110494A (zh) * 2019-06-09 2019-08-09 山东科技大学 一种双局部有源绝对值磁控忆阻器的等效模拟电路
CN110110494B (zh) * 2019-06-09 2023-04-18 山东科技大学 一种双局部有源绝对值磁控忆阻器的等效模拟电路
CN111755051A (zh) * 2020-06-19 2020-10-09 杭州电子科技大学 基于忆阻器的2-9线三值译码器电路
CN116707514A (zh) * 2023-08-09 2023-09-05 苏州浪潮智能科技有限公司 一种多输出忆阻器等效电路、应用系统及控制方法
CN116707514B (zh) * 2023-08-09 2023-11-03 苏州浪潮智能科技有限公司 一种多输出忆阻器等效电路、应用系统及控制方法

Also Published As

Publication number Publication date
CN108491567B (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
CN108491567A (zh) 一种磁通控制型忆阻器的Simulink建模方法
CN108363009B (zh) 一种实现锂离子电池最大允许功率在线预估的方法
CN101534094B (zh) 一种补偿电路
CN103294872B (zh) 一种忆阻器等效电路的构建方法
CN106202796B (zh) 一种通用记忆器件模拟器
CN104573183B (zh) 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN104796248B (zh) 一种mclc型的忆阻混沌信号发生装置
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN205810384U (zh) 一种分段线性磁控忆阻器的模拟等效电路
CN102623062A (zh) 一种忆阻器仿真模型
CN208188718U (zh) 基于共源共栅电压翻转跟随器结构的快速响应ldo电路
CN208589768U (zh) 一种电机控制器低压电源的过功率保护电路
Alberro et al. Electronic modeling of a PEMFC with logarithmic amplifiers
CN204331729U (zh) 忆容器的实现电路
CN107257205B (zh) 一种mmc功率模块非线性特征仿真模型
CN106605182A (zh) 用于产生流入负载的电源电路的直流电流的装置
CN108768611A (zh) 一种分数阶忆阻时滞混沌电路
CN105373679A (zh) 一种实现忆容器电容特性的模拟电路
Mayo-Maldonado et al. A contribution to the dynamic modeling of switched-capacitor converters
CN108509672A (zh) 一种电压控制型忆容器的Simulink建模方法
CN106067320A (zh) 一种分段线性磁控忆阻器的模拟等效电路
CN108446427A (zh) 一种磁通控制型忆感器的Simulink建模方法
Gourary et al. SPICE models of nonlinear capacitors for simulation of ferroelectric circuits
CN203352561U (zh) 一种忆阻器等效电路
Rizqiawan et al. Damping improvement by using virtual resistance controller for DC-DC boost converter dahono-1

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210907