CN110110494A - 一种双局部有源绝对值磁控忆阻器的等效模拟电路 - Google Patents
一种双局部有源绝对值磁控忆阻器的等效模拟电路 Download PDFInfo
- Publication number
- CN110110494A CN110110494A CN201910494237.2A CN201910494237A CN110110494A CN 110110494 A CN110110494 A CN 110110494A CN 201910494237 A CN201910494237 A CN 201910494237A CN 110110494 A CN110110494 A CN 110110494A
- Authority
- CN
- China
- Prior art keywords
- pin
- resistance
- reverse phase
- multiplier
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/06—Structured ASICs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种双局部有源绝对值磁控忆阻器的等效模拟电路,其利用模拟集成运算设计电路实现了该忆阻模型的伏安磁滞特性,属于电路设计技术领域。利用电子器件的集成运算,设计该忆阻器本征动力学运算关系。其中,配置反相比例器,实现输出电压与输入电压的比例运算,并使它们极性相反;利用反相比例加法器,实现多个输入电压的加法运算,使其和作为输出电压且成反相;配置反相积分器,实现对输入电压信号的积分运算;设计乘法电路,实现两端口输入信号的乘积运算;设计绝对值电路网络,实现输入电压的绝对值运算,使输出电压为输入电压的绝对值。本发明的电路仿真设计,使其能够代替实物双局部有源绝对值磁控忆阻器实现与此忆阻器相关的非线性电路与系统的设计和实验,探索该忆阻器电气特性及关联系统的动力学,为忆阻器的应用奠定必要的理论与实践研究基础。
Description
技术领域
本发明属于电路设计技术领域,具体涉及一种双局部有源绝对值磁控忆阻器的等效模拟电路。
背景技术
忆阻器的概念由Chua于1971年提出,从理论上预测了第四种基本电路元件——忆阻器的存在。之后,忆阻器内涵范围扩展到广义的忆阻系统,其特征指纹得到系统的理论分析。这些研究仅限于理论探讨,实物忆阻器研究进展仍未见报告。直到2008年,第一个非易失纳米级TO2层状结构器件,展示了忆阻器特征指纹,验证了实物忆阻器的真实存在。这掀起了研究忆阻器的热潮。随后,利用基于TaO2、TiO2、γ-Fe2O3、CeO2、Ta2O5、BiFeO3、Ag5In5Sb60Te30、Nb2O5、ZrO2、MgO、SrTiO3、Fe3O4等多种材料制备了具有忆阻特征指纹的器件,然而,相应器件的物理模型却没有构建或已建模但仍不完善,这也使基于实物忆阻器的动力学分析与研究的开展变得困难。基于此,构建忆阻器电路仿真模型,进行忆阻器性态的理论分析与电路研究具有重要的意义和价值。现在,研究较多的模型,如惠普忆阻器模型、Hodgkin-Huxley轴突忆阻电路模型、藤壶肌肉纤维Morris-Lecar忆阻电路模型、胸花忆阻器模型等,基于这些模型已经获得了一些具有理论价值和实际应用价值的成果。因此,构建具有特殊性态的忆阻模型,进行其动力学特征分析及电气特征研究,将为其在人工神经网络、非线性电路与系统、通讯工程及新型计算机构架中的应用奠定必要的理论与实践基础。同时,利用忆阻器等效模拟电路代替实物忆阻器进行理论分析与试验研究,可以探索忆阻器的运行机理,这也是纳米实物忆阻器商业化之前的必经之路,将为忆阻器的商业化提供重要的理论支持。
目前,报道的忆阻器电路模型又浮地型忆阻器模型、三次多项式忆阻模型、绝对值忆阻模型及HP忆阻器电路模型等等,这些模型并未表现出预示系统复杂性的局部有源特性。因为忆阻器局部有源特性是其关联系统复杂性的基础,设计具有局部有源特性的忆阻并电路实现将是一件具有实践意义和价值的工作。
发明内容
针对局部有源忆阻器良好的性态,本发明提出了一种双局部有源绝对值磁控忆阻器的模拟电路,设计合理,展示了良好的捏磁滞特性,将为其在突触设计、神经计算、非线性电路与系统等方面的应用提供必要的支持。
为了实现上述目的,本发明采用如下技术方案:
一种双局部有源绝对值磁控忆阻器等效模拟电路,由电阻网络、反相比例器、反相比例加法器、反相积分器、绝对值电路网络和乘法器等组成。
反相比例器,用于实现输出电压信号与输入电压信号的比例运算并且使两者成反相,该设计采用了反相比例器,第一反相比例器U3和第二反相比例器U6;
反相比例加法器,用于实现多个输入电压信号的加法运算,使其和作为输出电压且成反相;
反相积分器,用于实现对输入的电压信号的积分运算;
乘法器,用于实现两个输入信号的乘法运算,设计采用三个乘法器:第一乘法器UA1、第二乘法器UA2和第三乘法器UA3;
绝对值电路网络,用于实现输入电压的绝对值运算,使输出电压极性为正。该设计采用第一运算放大器U1、第二运算放大器U2、二极管D1和二极管D2,通过线路连接;
该等效模拟电路仅有一个闭环电路,由电阻网络、第一运算放大器U1、第二运算放大器U2、绝对值电路网络、第一乘法器UA1、第二乘法器UA2、第三乘法器UA3、第一反相比例器U3、第二反相比例器U6、反相比例加法器U4和反相积分器U5,通过线路连接组成。
优选地,电阻R1的一端连接输入端,其另一端与第三乘法器UA3的W引脚连接。
优选地,第一运算放大器U1和第二运算放大器U2均采用OP07CP芯片,具体设计方式为:
第一运算放大器U1的引脚连接方式如下:
第一运算放大器U1的第2引脚通过电阻R2接地,第2引脚也通过电阻R3与二极管D2串联再与二极管D1并联后与自身第6引脚连接,第3引脚与反相积分器U5的第6引脚连接,第4引脚接电源VEE,第7引脚接VCC,第6引脚通过第一二极管D1和电阻R4与第二放大器U2的第2引脚连接,第1,5,8引脚悬空;
第二运算放大器U2的引脚连接方式如下:
第二运算放大器U2的第2引脚通过电阻R5与第6引脚连接,第6引脚也与电阻R4的一端连接,第3引脚与反相积分器U5的第6引脚连接,第6引脚通过电阻R6与第一反相比例器U3的第2引脚连接,第4引脚接电源VEE,第7引脚接VCC;第1,5,8引脚悬空。
优选地,第一反相比例器U3和第二反相比例器U6均采用OP07CP芯片,
第一反相比例器U3的引脚连接方式如下:
第一反相比例器U3的第2引脚通过电阻R6与第二放大器U2的第6引脚连接,且通过电阻R7与自身的第6引脚连接,第6引脚与第一乘法器UA1的X1引脚连接,第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空。
第二反相比例器U6的引脚连接方式如下:
第二反相比例器U6的第2引脚通过电阻R18与第二乘法器UA2的w引脚连接且通过电阻R19与自身的第6引脚连接,第6引脚与第三乘法器UA3的X1引脚连接,第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空。
优选地,反相比例加法器U4采用OP07CP芯片,其引脚连接方式如下:
反相比例器加法器U4的第2引脚通过电阻R10与第一乘法器UA1的第W引脚连接且通过电阻R11与输入端连接,同时通过电阻R12与反相积分器U5的第6引脚连接,第2引脚也通过电阻R13与自身的第6引脚连接,第6引脚通过第二十电阻R20与反相积分器U5的第2引脚连接,第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
优选地,反相积分器U5采用OP07CP芯片,引脚连接方式如下:
反相积分器U5的第2引脚通过第二十电阻R20与反相比例器加法器U4的第6引脚连接,并且第2引脚也通过电阻R21与电容C1并联后再与自身的第6引脚连接,第6引脚与第二乘法器UA2的X1引脚连接,第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空。
优选地,第一乘法器UA1、第二乘法器UA2和第三乘法器UA3均采用AD633JN芯片;
第一乘法器UA1的引脚连接方式如下:
第一乘法器UA1的X1引脚与第一反相比例器U3的第6引脚连接,Y1引脚与反相积分器U5的第6引脚连接,X2引脚和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE,Z引脚通过电阻R6接地,W引脚通过电阻R5和电阻R6串联后接地,同时通过电阻R10与反相比例加法器U4的第2引脚连接;
第二乘法器UA2的引脚连接方式如下:
第二乘法器UA2的X1和Y1引脚与反相积分器U5的第6引脚连接,X2引脚和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE,Z引脚通过电阻R15接地,W引脚通过电阻R14与电阻R15串联后接地,同时通过电阻R18与第二反相比例器U6的第2引脚连接。
第三乘法器UA3的引脚连接方式如下:
第三乘法器UA3的X1引脚与第二反相比例器U6的第6引脚连接,Y1引脚与输入端连接,X2引脚和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE,Z引脚通过电阻R17接地,W引脚通过电阻R16与电阻R17串联后接地,同时与电阻R1的一端连接。
本发明所带来的有益技术效果:
本发明设计了一种能够实现双局部有源绝对值磁控忆阻器的模拟等效电路,该模拟电路含7个运算放大器和2个乘法器,结构简单,可代替实际局部有源磁控忆阻器实现与该忆阻器相关的电路设计、实验及应用,对局部有源磁控忆阻器电气特性探索及实际应用研究具有重要的意义。
本发明设计的实现双局部有源绝对值磁控忆阻器的模拟电路,利用模拟电路实现双局部有源绝对值磁控忆阻器的伏安捏磁滞特性。本发明利用集成运算电路实现局部有源磁控忆阻器本征关系中的相应运算:反相积分器用于实现对输入电压信号的积分运算,反相比例器用于实现输出电压与输入电压的比例运算,并且两者成反相;反相比例加法器,用于实现多个输入电压信号的加法运算,使其和作为输出电压信号且使输入输出成反相;乘法电路用于实现来自两端口输入信号的乘积运算,绝对值电路网络用于实现对输入电压信号的绝对值运算,使输出电压信号极性为正。
附图说明
图1是本发明的电路结构框图。
图2是本发明双局部有源绝对值磁控忆阻器等效模拟电路原理图。
图3是忆阻器双局部有源域的仿真图。在R1、R6、R7、R11、R12、R13、R18、R19和R20的值取图2标定值时,忆阻器的直流伏安曲线,加粗部分为两个局部有源域。
图4双局部有源忆阻器电路实验效果图。横轴为输入的交流电压信号,纵轴为输出交流电流信号,当输入端接入6V交流电压源,通过改变示电压信号频率,示波器可以显示不同的电压电流伏安特性。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明:
本发明的理论出发点是广义磁控忆阻器的定义表达式:
如图1所示,一种绝对值磁控忆阻器等效模拟电路,包括电阻网络、反相比例器、反相比例加法器、反相积分器、绝对值电路网络和乘法器;
反相比例器,被配置为用于实现输出电压与输入电压是比例运算关系并且成反相;包括第一反相比例器U3和第二反相比例器U6;
反相比例加法器,被配置为用于实现多个输入电压的相加,使其和作为输出电压且成反相;
反相积分器,被配置为用于实现对输入电压进行积分运算;
乘法器,被配置为用于实现两个输入信号的相乘;包括第一乘法器UA1、第二乘法器UA2和第三乘法器UA3;
绝对值电路网络,被配置为用于实现输出电压是输入电压的绝对值
该等效模拟电路仅有一个闭环电路,电阻网络、第一运算放大器U1、第二运算放大器U2、绝对值电路网络、第一乘法器UA1、第二乘法器UA2、第三乘法器UA3、第一反相比例器U3、第二反相比例器U6、反相比例加法器U4和反相积分器U5,通过线路连接组成一个闭环电路。
如图2所示,第一放大器U1和第二放大器U2被配置用于实现输出电压是输入电压的绝对值,定义反相积分器U5的第6引脚的输出电压为忆阻器的内部状态变量x,则反相积分器U5第6引脚的输出电压v56和第二放大器U2第6引脚的输出电压v26为:
v56=x (2);
v26=|x| (3);
第一反相比例器U3用以实现输出电压与输入电压是比例运算关系并且成反相,引脚2通过电阻R6与第二放大器U2的第2引脚连接,则第一反相比例器U3的第6引脚的输出电压v36:
第一乘法器UA1的X1引脚与第一反相比例器U3的第6引脚连接,Y1引脚与反相积分器U5的第6引脚连接,其X2引脚和Y2引脚接地,Z引脚通过第六电阻R6接地,W引脚通过电阻R5和电阻R6串联后接地,同时通过电阻R10与反相比例加法器U4的第2引脚连接,则第一乘法器UA1的W引脚的输出电压v1w为:
反相比例器加法器U4的第2引脚通过电阻R10与第一乘法器UA1的第W引脚连接且通过电阻R11与输入端连接,同时通过电阻R12与反相积分器U5的第6引脚连接,第2引脚也通过电阻R13与自身的第6引脚连接,设输入端的输入电压为vin,则其第6引脚的输出电压v46为:
反相积分器U5的第2引脚通过电阻R20与反相比例器加法器U4的第6引脚连接,并且第2引脚也通过电阻R21与电容C1并联后再与自身的第6引脚连接,第6引脚与第二乘法器UA2的X1引脚连接,则由反相积分器U5可得到下列关系式:
第二乘法器UA2的X1和Y1引脚与反相积分器U5的第6引脚连接,X2引脚和Y2引脚接地,Z引脚通过电阻R15接地,W引脚通过电阻R14与电阻R15串联后接地,同时通过电阻R18与第二反相比例器U6的第2引脚连接,则第二乘法器UA2的W引脚的输出电压v2w为:
v2w=x2 (10);
第二反相比例器U6的第2引脚通过电阻R18与第二乘法器UA2的w引脚连接且通过电阻R19与自身的第6引脚连接,第6引脚与第三乘法器UA3的X1引脚连接,则第二反相比例器U6的第6引脚的输出电压v66为
第三乘法器UA3的X1引脚与第二反相比例器U6的第6引脚连接,Y1引脚与输入端V连接,X2引脚和Y2引脚接地,Z引脚通过电阻R17接地,W引脚通过电阻R16与电阻R17串联后接地,同时与电阻R1的一端连接,则由第三乘法器W引脚的输出电压v3w为:
电阻R1的一端连接输入端,其另一端与第三乘法器UA3的W引脚连接,定义流经第一电阻R1的电流为i,则可以得到下列关系式:
综上,输入电压vin与电流i等效电路的表达式为:
参见图3,所示为具有多值特征的忆阻器直流伏安曲线仿真。图中黑色加粗曲线部分为相应的局部有源域,实际上在这两部分曲线上斜率小于零,四个黑点为有源域的端点位置。
图4为所设计忆阻器电路仿真模型的效果图,满足忆阻器的零点相交及频率依赖特性。具体的说,当输入端接入6V的交流正弦电压信号时,可以获得通过R1的电流iin与忆阻器仿真模型的端电压v之间的伏安紧致曲线和时域波形图。当f=250Hz时(b)电压v、电流信号iin的时域图(a)电压v与电流iin的紧致曲线;当f=800Hz时(d)电压v、电流信号iin的时域图(c)电压v与电流iin的紧致曲线。由时域图(b)和(d)可以看出,电流iin与电压v满足零点相交特性,其关联的紧致曲线图也确认这一点。由紧致曲线图(a)和(c)可以看出,忆阻器满足频率依赖特性,即当频率升高时,电压和电流的非线性关系减弱,紧致曲线具有趋向于单值曲线的特征。
当然,上述说明并非是对本发明的限制,本发明也并不仅限于如上述举例,本技术领域的技术人员在本发明的实质范围内所做出的器件型号改变、添加或替换,也应属于本发明的保护范围(例如图2中各电阻取不同阻值,连接线路或图形拓扑等价调整等)。
Claims (1)
1.一种双局部有源绝对值磁控忆阻器的等效模拟电路,其特征在于,包括电阻网络、反相比例器、反相比例加法器、反相积分器、绝对值电路网络和乘法器;
配置反相比例器,用于实现输出电压与输入电压的比例运算且使它们极性相反,包括第一反相比例器U3和第二反相比例器U6;
配置反相比例加法器,用于实现多个输入电压的加法运算,使其和作为输出电压且成反相;
配置反相积分器,用于实现对输入电压信号的积分运算;
配置乘法器,用于实现两个输入信号的乘积运算,包括第一乘法器UA1、第二乘法器UA2和第三乘法器UA3;
配置绝对值电路网络,用于实现使输出电压信号为输入电压信号的绝对值运算,包括第一运算放大器U1、第二运算放大器U2、二极管D1和D2以及它们之间的线路连接网络;
该等效模拟电路仅有一个闭环电路,它是由电阻网络、第一运算放大器U1、第二运算放大器U2、绝对值电路网络、第一乘法器UA1、第二乘法器UA2、第三乘法器UA3、第一反相比例器U3、第二反相比例器U6、反相比例加法器U4和反相积分器U5,通过线路连接组成;
其中,第1电阻R1的一端与第11电阻R11的一端、第三乘法器UA3的Y1引脚、输入信号相连接作为输入端,其另一端与第16电阻R16的一端、第三乘法器的UA3的w引脚连接作为输出端;
第2电阻R2的一端与第3电阻R3的一端、运算放大器U1的第2引脚、第二二极管D2的负极相连接,其另一端接地;第3电阻R3的另一端与第4电阻R4的一端、第一二极管D1的正极相连接;第一二极管D1的负极与第二二极管D2的正极、运算放大器U1的第6引脚连接;运算放大器U1的第3引脚与反相积分器U5的第6引脚连接,其第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第4电阻R4的另一端与第5电阻R5的一端、运算放大器U2的第2引脚连接;第5电阻R5的另一端与第6电阻R6的一端、运算放大器U2的第6引脚连接;运算放大器U2的第3引脚与反相积分器U5的第6引脚连接,其第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第6电阻R6的另一端与第7电阻R7的一端、第一反相比例器U3的第2引脚连接;第7电阻R7的另一端与第一反相比例器U3的第6引脚、第一乘法器UA1的X1引脚连接;第一反相比例器U3的第3引脚接地,其第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第一乘法器UA1的Y1引脚与反相积分器U5的第6引脚连接,其w引脚与第8电阻R8的一端、第10电阻R10的一端连接,其z引脚与第8电阻R8的另一端、第9电阻R9的一端连接,第9电阻R9的另一端接地,其X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE;
第12电阻R12的一端与反相积分器U5的第6引脚连接;反相比例加法器U4的第2引脚与第10电阻R10的另一端、第11电阻R11的另一端、第12电阻R12的另一端、第13电阻R13的一端连接,其第6引脚与第13电阻R13的另一端、第20电阻R20的一端连接,其第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第20电阻R20的另一端与电容C1的一端、第21电阻R21的一端、反相积分器U5的第2引脚连接;反相积分器U5的第6引脚与电容C1的另一端、第21电阻R21的另一端、第二乘法器UA2的X1和Y1引脚连接,其第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第二乘法器UA2的w引脚与第14电阻R14的一端、第18电阻R18的一端连接,其z引脚与第14电阻R14的另一端、第15电阻R15的一端连接,其X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE;第15电阻R15的另一端接地;
第18电阻R18的另一端与第19电阻R19的一端、第二反相比例器U6的第2引脚连接;第二反相比例器U6的第6引脚与第19电阻R19的另一端、第三乘法器UA3的X1引脚连接,其第3引脚接地,第4引脚接电源VEE,第7引脚接电源VCC,第1引脚和第8引脚悬空;
第三乘法器UA3的w引脚与第16电阻R16的一端连接,其z引脚与第16电阻R16的另一端、第17电阻R17的一端连接,其X2和Y2引脚接地,VS+引脚接电源VCC,VS-引脚接电源VEE;第17电阻R17的另一端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910494237.2A CN110110494B (zh) | 2019-06-09 | 2019-06-09 | 一种双局部有源绝对值磁控忆阻器的等效模拟电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910494237.2A CN110110494B (zh) | 2019-06-09 | 2019-06-09 | 一种双局部有源绝对值磁控忆阻器的等效模拟电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110110494A true CN110110494A (zh) | 2019-08-09 |
CN110110494B CN110110494B (zh) | 2023-04-18 |
Family
ID=67494281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910494237.2A Active CN110110494B (zh) | 2019-06-09 | 2019-06-09 | 一种双局部有源绝对值磁控忆阻器的等效模拟电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110110494B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117540676A (zh) * | 2024-01-09 | 2024-02-09 | 山东科技大学 | 一种基于有源忆阻器的尖峰神经元模型的等效模拟电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016029619A1 (zh) * | 2014-08-30 | 2016-03-03 | 李敏 | 基于Rikitake系统的无平衡点四维超混沌系统及模拟电路 |
CN108491567A (zh) * | 2018-02-05 | 2018-09-04 | 杭州电子科技大学 | 一种磁通控制型忆阻器的Simulink建模方法 |
CN109829194A (zh) * | 2018-12-28 | 2019-05-31 | 山东科技大学 | 一种绝对值磁控忆阻器等效模拟电路 |
CN109840365A (zh) * | 2019-01-16 | 2019-06-04 | 山东科技大学 | 一种有源忆阻器仿真器 |
-
2019
- 2019-06-09 CN CN201910494237.2A patent/CN110110494B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016029619A1 (zh) * | 2014-08-30 | 2016-03-03 | 李敏 | 基于Rikitake系统的无平衡点四维超混沌系统及模拟电路 |
CN108491567A (zh) * | 2018-02-05 | 2018-09-04 | 杭州电子科技大学 | 一种磁通控制型忆阻器的Simulink建模方法 |
CN109829194A (zh) * | 2018-12-28 | 2019-05-31 | 山东科技大学 | 一种绝对值磁控忆阻器等效模拟电路 |
CN109840365A (zh) * | 2019-01-16 | 2019-06-04 | 山东科技大学 | 一种有源忆阻器仿真器 |
Non-Patent Citations (3)
Title |
---|
CHANG, H: "Dynamic Analysis of a Bistable Bi-Local Active Memristor and Its Associated Oscillator System" * |
常文亭: "基于最优控制的一类忆阻混沌系统的同步" * |
胡飞: "基于忆阻器交叉阵列的卷积神经网络电路设计" * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117540676A (zh) * | 2024-01-09 | 2024-02-09 | 山东科技大学 | 一种基于有源忆阻器的尖峰神经元模型的等效模拟电路 |
CN117540676B (zh) * | 2024-01-09 | 2024-04-16 | 山东科技大学 | 一种基于有源忆阻器的尖峰神经元模型的等效模拟电路 |
Also Published As
Publication number | Publication date |
---|---|
CN110110494B (zh) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
van der Schaft et al. | Hamiltonian formulation of distributed-parameter systems with boundary energy flow | |
Biggs | Algebraic graph theory | |
CN109829194A (zh) | 一种绝对值磁控忆阻器等效模拟电路 | |
CN104573238A (zh) | 一种忆阻细胞神经网络的电路设计方法 | |
CN105553459A (zh) | 浮地压控忆阻器仿真器电路 | |
Fitch | Development of memristor based circuits | |
CN107526896A (zh) | 一种磁控忆感器模型的等效模拟电路 | |
CN110222425A (zh) | 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路 | |
CN110110494A (zh) | 一种双局部有源绝对值磁控忆阻器的等效模拟电路 | |
CN108418674A (zh) | 一种含有串联忆阻器的五维混沌电路 | |
Hou et al. | Coexisting infinitely many nonchaotic attractors in a memristive weight-based tabu learning neuron | |
CN107194048B (zh) | 一种基于HP TiO2忆阻模型的等效模拟电路 | |
CN110198164A (zh) | 一种绝对值流控忆阻器模拟电路 | |
CN110147597A (zh) | 一种多稳态磁控忆阻器等效模拟电路 | |
Cleuren et al. | Stochastic impedance | |
CN107122555A (zh) | 一种惠普忆阻模型的等效模拟电路 | |
CN110175384A (zh) | 一种二次光滑流控忆阻器模拟电路 | |
CN109766643A (zh) | 三值忆阻器的电路模型 | |
Delgado et al. | A bond graph approach to the modeling and simulation of switch regulated dc-to-dc power supplies | |
CN108090308A (zh) | 一种基于hp忆阻器与电容器的基本单元混沌电路 | |
CN209046656U (zh) | 一种三阶滞回非线性混沌电路 | |
Zhu et al. | A mathematical analysis: From memristor to fracmemristor | |
Yuan et al. | All solutions of a class of discrete-time systems are eventually periodic | |
Lee et al. | A load modeling using ANN for power system analysis | |
CN207051899U (zh) | 一种惠普忆阻模型的等效模拟电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |