CN108768611A - 一种分数阶忆阻时滞混沌电路 - Google Patents

一种分数阶忆阻时滞混沌电路 Download PDF

Info

Publication number
CN108768611A
CN108768611A CN201810558121.6A CN201810558121A CN108768611A CN 108768611 A CN108768611 A CN 108768611A CN 201810558121 A CN201810558121 A CN 201810558121A CN 108768611 A CN108768611 A CN 108768611A
Authority
CN
China
Prior art keywords
resistance
output end
operational amplifier
fractional order
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810558121.6A
Other languages
English (en)
Other versions
CN108768611B (zh
Inventor
邱洁
丁大为
翁业翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Original Assignee
Anhui University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University filed Critical Anhui University
Priority to CN201810558121.6A priority Critical patent/CN108768611B/zh
Publication of CN108768611A publication Critical patent/CN108768611A/zh
Application granted granted Critical
Publication of CN108768611B publication Critical patent/CN108768611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Abstract

本发明的公开了一种分数阶忆阻时滞混沌电路，包括依次连接的包含分数阶电容的分数阶忆阻模拟器模块、包含分数阶电容的混沌电路模块、时滞模块。通过改变系统内部参数，可以产生单涡卷吸引子和双涡卷吸引子等丰富的动力学行为，具有广阔的应用前景，且由于是分数阶时滞系统，更加贴近实际，对于理论研究和实物研究都具有重要意义，对于混沌信号的产生及混沌系统的发展起到较大的推进作用。

Description

一种分数阶忆阻时滞混沌电路
技术领域
本发明属于混沌信号发生器设计领域，具体涉及一种基于忆阻器的分数阶时滞混沌电路。
背景技术
混沌是非线性动力系统的固有特性，是非线性系统普遍存在的现象，其本质是系统的长期行为对初始条件的敏感性。混沌信号具有非周期、类噪声等特性，可提供丰富的信号设计和发生机制。随着混沌信号在保密通信、图像加密等方面的应用越来越广泛，对混沌信号发生器的要求也越来越多。
1971年，蔡少棠教授在研究电荷、电流、电压和磁通量之间的关系时，根据基本变量组合完备性原理预测了描述电荷和磁通关系元件的存在性，并且定义这类元件为记忆电阻器，即忆阻器。忆阻器具有其他三种基本元件任意组合都不能复制的特性，是一种具有记忆功能的非线性电阻，可以记忆流经它的电荷量，通过控制电流的变化可改变其阻值，这种记忆特性对于计算机科学、生物工程学、神经网络、电子工程、通信工程等领域产生了极其深远的影响。同时，利用忆阻的非线性性质，忆阻电路容易实现混沌振荡，从而在保密通信中也有很多应用。
分数阶微积分是对整数阶微积分的扩展，随着近一些年分数阶微积分的理论成功应用到各大领域中，人们逐渐发现分数阶微积分能够更加形象地刻画自然科学以及工程应用领域的一些非经典现象，分数阶忆阻系统也可以更加准确的反应混沌系统的各种复杂动力学行为。时滞混沌系统凭借其自身的时滞特性，能够产生无限维的状态空间，使得系统具有更加丰富的动力学特征。
发明内容
发明目的：针对上述现有技术，提出一种分数阶忆阻时滞混沌电路，具有复杂的动力学行为，输出信号具有更强的混沌特性。
技术方案：一种分数阶忆阻时滞混沌电路，包括依次连接的包含分数阶电容的分数阶忆阻模拟器模块、包含分数阶电容的混沌电路模块、时滞模块；其中，所述包含分数阶电容的分数阶忆阻模拟器模块包括运算放大器U4～U6、乘法器、电阻R5～R10和分数阶电容输入信号与电阻R8和电阻R9的输入端相连接，电阻R9的输出端与运算放大器U6的反向输入端和电阻R10的输入端相连接，运算放大器U6的正向输入端接地，运算放大器U6的输出端与电阻R10的输出端连接电阻R5的输入端，电阻R5的输出端与分数阶电容的输入端和运算放大器的反向输入端相连接，运算放大器U4的正向输入端接地，运算放大器U4的输出端与分数阶电容的输出端相连接，乘法器的两个输入端分别与运算放大器U4、U6的输出端相连接，乘法器的输出端与电阻R7的输入端相连接，电阻R7的输出端与运算放大器U5的反向输入端以及电阻R8的输出端以及电阻R6的输入端相连接，运算放大器U5的正向输入端接地，算放大器U5的输出端与电阻R6的输出端相连接。
进一步的，所述包含分数阶电容的混沌电路模块包括运算放大器U1～U3、电阻R1～R4、电阻R11、电容C9、分数阶电容电源Vc；电源Vc的负极接地，正极与电阻R4的输入端相连接，电阻R4的输出端与电阻R1的输入端、电阻R3的输出端、分数阶电容的输入端相连接，电阻R3的输入端连接算放大器U5的输出端，电阻R1的输出端与运算放大器U2的反向输入端相连接，运算放大器U2的正向输入端接地，运算放大器U2的输出端与电阻R2的输入端相连接，电阻R2的输出端与运算放大器U1的反向输入端相连接，运算放大器U1的正向输入端接地，运算放大器U1的输出端与分数阶电容的输出端和电阻R11的输入端相连接，并作为输入信号连接电阻R9的输入端，电阻R11的输出端与电容C9的输入端和运算放大器U3的正向输入端相连接，电容C9的输出端接地，运算放大器的输出端与反向输入端相连接。
进一步的，所述时滞模块包括运算放大器U7、运算放大器U8、电阻R18、电阻R20、电阻R21、电阻R23、电位器R19、电位器R22、电容C10、电容C11；电阻R18和电位器R19的输入端与运算放大器U3的输出端相连接，电位器R19的输出端与运算放大器U7的正向输入端和电容C10的输入端相连接，电容C10的输出端接地，电阻R18的输出端与运算放大器U7的反向输入端和电阻R20的输入端相连接，电阻R20的输出端与运算放大器U7的输出端和电阻R21以及电位器R22的输入端相连接，电位器R22的输出端与电容C11的输入端和运算放大器U8的正向输入端相连接，电容C11的输出端接地，电阻R21的输出端与电阻R23的输入端和运算放大器U8的反向输入端相连接，电阻R23的输出端与运算放大器U8的输出端相连接，并连接到运算放大器U2的反向输入端。
进一步的，所述分数阶电容和分数阶电容均包括三个依次串联的电阻，每个电阻上分别并联一个电容。
有益效果：本发明通过将分数阶忆阻器、分数阶混沌电路、时滞模块三个部分组合在一起，构成了一个含时滞的分数阶忆阻混沌电路系统，通过改变系统内部参数，可以产生单涡卷吸引子和双涡卷吸引子等丰富的动力学行为，具有广阔的应用前景，且由于是分数阶时滞系统，更加贴近实际，对于理论研究和实物研究都具有重要意义，对于混沌信号的产生及混沌系统的发展起到较大的推进作用。
附图说明
图1是本发明分数阶忆阻时滞混沌电路的示意图；
图2是本发明包含分数阶电容的分数阶忆阻模拟器模块的结构示意图；
图3是本发明时滞模块的结构示意图；
图4是本发明分数阶忆阻时滞混沌电路随参数a变化的分岔图；
图5是本发明分数阶忆阻时滞混沌电路q＝0.9，a＝1.624时极限环x1(t-τ)-x1(t)相图；
图6是本发明分数阶忆阻时滞混沌电路q＝0.9，a＝1.7时单涡卷x1(t-τ)-x1(t)相图；
图7是本发明分数阶忆阻时滞混沌电路q＝0.9，a＝1.8时双涡卷x1(t-τ)-x1(t)相图；
图8是本发明一种分数阶忆阻时滞混沌电路q＝0.9，a＝1.624时Multisim仿真图；
图9是本发明一种分数阶忆阻时滞混沌电路q＝0.9，a＝1.7时Multisim仿真图；
图10是本发明一种分数阶忆阻时滞混沌电路q＝0.9，a＝1.8时Multisim仿真图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图1所示，一种分数阶忆阻时滞混沌电路，包括依次连接的包含分数阶电容的分数阶忆阻模拟器模块、包含分数阶电容的混沌电路模块、时滞模块。
如图2所示，包含分数阶电容的分数阶忆阻模拟器模块包括运算放大器U4～U6、乘法器、电阻R5～R10和分数阶电容输入信号与电阻R8和电阻R9的输入端相连接，电阻R9的输出端与运算放大器U6的反向输入端和电阻R10的输入端相连接，运算放大器U6的正向输入端接地，运算放大器U6的输出端与电阻R10的输出端连接电阻R5的输入端，电阻R5的输出端与分数阶电容的输入端和运算放大器的反向输入端相连接，运算放大器U4的正向输入端接地，运算放大器U4的输出端与分数阶电容的输出端相连接，乘法器的两个输入端分别与运算放大器U4、U6的输出端相连接，乘法器的输出端与电阻R7的输入端相连接，电阻R7的输出端与运算放大器U5的反向输入端以及电阻R8的输出端以及电阻R6的输入端相连接，运算放大器U5的正向输入端接地，算放大器U5的输出端与电阻R6的输出端相连接。
上述分数阶忆阻模拟器模块的数学模型可由以下方程表示：
其中，x1为分数阶忆阻器的输入电压，x2为分数阶忆阻器内部电容两端的电压，h(x1,x2)为分数阶忆阻器的输出电压，t表示时间，中的上标表示q阶求导。
分数阶电容由电阻R15、R16、R17依次串联，每个电阻上分别并联一个电容C3、C4、C5组成。本实施中，当q＝0.9时，取R15＝62.84MΩ，R16＝250kΩ，R17＝2.5kΩ，C3＝1.23μF，C4＝1.84μF，C5＝1.1μF，取R5＝R6＝R7＝R8＝R9＝R10＝10kΩ。
包含分数阶电容的混沌电路模块包括运算放大器U1～U3、电阻R1～R4、电阻R11、电容C9、分数阶电容电源Vc。电源Vc的负极接地，正极与电阻R4的输入端相连接，电阻R4的输出端与电阻R1的输入端、电阻R3的输出端、分数阶电容的输入端相连接，电阻R3的输入端连接算放大器U5的输出端，电阻R1的输出端与运算放大器U2的反向输入端相连接，运算放大器U2的正向输入端接地，运算放大器U2的输出端与电阻R2的输入端相连接，电阻R2的输出端与运算放大器U1的反向输入端相连接，运算放大器U1的正向输入端接地，运算放大器U1的输出端与分数阶电容的输出端和电阻R11的输入端相连接，并作为输入信号连接电阻R9的输入端，电阻R11的输出端与电容C9的输入端和运算放大器U3的正向输入端相连接，电容C9的输出端接地，运算放大器的输出端与反向输入端相连接。分数阶电容包括三个依次串联的电阻R12、R13、R14，每个电阻上分别并联一个电容C6、C7、C8。
如图3所示，时滞模块包括运算放大器U7、运算放大器U8、电阻R18、电阻R20、电阻R21、电阻R23、电位器R19、电位器R22、电容C10、电容C11。电阻R18和电位器R19的输入端与运算放大器U3的输出端相连接，电位器R19的输出端与运算放大器U7的正向输入端和电容C10的输入端相连接，电容C10的输出端接地，电阻R18的输出端与运算放大器U7的反向输入端和电阻R20的输入端相连接，电阻R20的输出端与运算放大器U7的输出端和电阻R21以及电位器R22的输入端相连接，电位器R22的输出端与电容C11的输入端和运算放大器U8的正向输入端相连接，电容C11的输出端接地，电阻R21的输出端与电阻R23的输入端和运算放大器U8的反向输入端相连接，电阻R23的输出端与运算放大器U8的输出端相连接，并连接到运算放大器U2的反向输入端。
由上述结构得到本发明的分数阶忆阻时滞混沌电路的动力学方程为：
其中，τ为时滞参数，Vsat是运算放大器U2的饱和电压。
假设h(x1,x2)＝(0.1x2-1)x1，上述动力学方程可变换为：
数值仿真：
为了验证上述基于分数阶忆阻器实现的混沌电路，利用MATLAB软件进行数值仿真，对上述述动力学模型采用预估校正法，相应参数取值如下：设a为变量，b＝0.02，c＝0.1，d＝0.001，时滞参数τ＝1，初始值(x1,x2)＝(0.1,0.1)，得到当q＝0.9时，分数阶忆阻时滞混沌电路随变量a变化的分岔图如图4所示，而当a＝1.624时得到x1(t-τ)-x1(t)相图为如图5所示极限环，x1(t)为t时刻的输入电压，当a＝1.7时得到x1(t-τ)-x1(t)相图的单涡卷如图6所示，当a＝1.8是又可得到x1(t-τ)-x1(t)相图的双涡卷如图7所示。由此可以看出本发明所提出的分数阶忆阻时滞混沌电路具有复杂的动力学行为。
电路仿真：
为了进一步验证分数阶忆阻混沌电路的可行性，利用Multisim软件进行电路仿真，取运算放大器AD711JN和乘法器AD633JN。R1为变量，取R2＝14.25KΩ，R3＝R4＝R5＝R6＝R7＝R8＝R9＝R10＝10KΩ,R12＝R15＝14.25KΩ，R13＝R16＝250KΩ，R11＝1K，R14＝R17＝2.5KΩ，R18＝R20＝R21＝R23＝2.2KΩ，R19＝R22＝10KΩ的电位器，可用来控制时滞t，Vc＝0.1V，C3＝C6＝1.23μF，C4＝C7＝1.84μF C5＝C8＝1.1μF，C9＝C10＝C11＝1μF，用于仿真的交流电压源电压为1Vrms，频率为1HZ。通过控制R1的值从而控制a的值可得出a＝1.624、a＝1.7、a＝1.8时的相图分别如图8、图9、图10所示，结果与数值仿真相图。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种分数阶忆阻时滞混沌电路，其特征在于，包括依次连接的包含分数阶电容的分数阶忆阻模拟器模块、包含分数阶电容的混沌电路模块、时滞模块；其中，所述包含分数阶电容的分数阶忆阻模拟器模块包括运算放大器U4～U6、乘法器、电阻R5～R10和分数阶电容输入信号与电阻R8和电阻R9的输入端相连接，电阻R9的输出端与运算放大器U6的反向输入端和电阻R10的输入端相连接，运算放大器U6的正向输入端接地，运算放大器U6的输出端与电阻R10的输出端连接电阻R5的输入端，电阻R5的输出端与分数阶电容的输入端和运算放大器的反向输入端相连接，运算放大器U4的正向输入端接地，运算放大器U4的输出端与分数阶电容的输出端相连接，乘法器的两个输入端分别与运算放大器U4、U6的输出端相连接，乘法器的输出端与电阻R7的输入端相连接，电阻R7的输出端与运算放大器U5的反向输入端以及电阻R8的输出端以及电阻R6的输入端相连接，运算放大器U5的正向输入端接地，算放大器U5的输出端与电阻R6的输出端相连接。
2.根据权利要求1所述的分数阶忆阻时滞混沌电路，其特征在于，所述包含分数阶电容的混沌电路模块包括运算放大器U1～U3、电阻R1～R4、电阻R11、电容C9、分数阶电容电源Vc；电源Vc的负极接地，正极与电阻R4的输入端相连接，电阻R4的输出端与电阻R1的输入端、电阻R3的输出端、分数阶电容的输入端相连接，电阻R3的输入端连接算放大器U5的输出端，电阻R1的输出端与运算放大器U2的反向输入端相连接，运算放大器U2的正向输入端接地，运算放大器U2的输出端与电阻R2的输入端相连接，电阻R2的输出端与运算放大器U1的反向输入端相连接，运算放大器U1的正向输入端接地，运算放大器U1的输出端与分数阶电容的输出端和电阻R11的输入端相连接，并作为输入信号连接电阻R9的输入端，电阻R11的输出端与电容C9的输入端和运算放大器U3的正向输入端相连接，电容C9的输出端接地，运算放大器的输出端与反向输入端相连接。
3.根据权利要求2所述的分数阶忆阻时滞混沌电路，其特征在于，所述时滞模块包括运算放大器U7、运算放大器U8、电阻R18、电阻R20、电阻R21、电阻R23、电位器R19、电位器R22、电容C10、电容C11；电阻R18和电位器R19的输入端与运算放大器U3的输出端相连接，电位器R19的输出端与运算放大器U7的正向输入端和电容C10的输入端相连接，电容C10的输出端接地，电阻R18的输出端与运算放大器U7的反向输入端和电阻R20的输入端相连接，电阻R20的输出端与运算放大器U7的输出端和电阻R21以及电位器R22的输入端相连接，电位器R22的输出端与电容C11的输入端和运算放大器U8的正向输入端相连接，电容C11的输出端接地，电阻R21的输出端与电阻R23的输入端和运算放大器U8的反向输入端相连接，电阻R23的输出端与运算放大器U8的输出端相连接，并连接到运算放大器U2的反向输入端。
4.根据权利要求1-3任一所述的分数阶忆阻时滞混沌电路，其特征在于，所述分数阶电容和分数阶电容均包括三个依次串联的电阻，每个电阻上分别并联一个电容。
CN201810558121.6A 2018-06-01 2018-06-01 一种分数阶忆阻时滞混沌电路 Active CN108768611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810558121.6A CN108768611B (zh) 2018-06-01 2018-06-01 一种分数阶忆阻时滞混沌电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810558121.6A CN108768611B (zh) 2018-06-01 2018-06-01 一种分数阶忆阻时滞混沌电路

Publications (2)

Publication Number Publication Date
CN108768611A true CN108768611A (zh) 2018-11-06
CN108768611B CN108768611B (zh) 2021-03-02

Family

ID=64002071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810558121.6A Active CN108768611B (zh) 2018-06-01 2018-06-01 一种分数阶忆阻时滞混沌电路

Country Status (1)

Country Link
CN (1) CN108768611B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112884141A (zh) * 2021-04-16 2021-06-01 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN113078994A (zh) * 2021-04-01 2021-07-06 安徽大学 一种分数阶耦合忆阻混沌电路
CN114095146A (zh) * 2021-11-26 2022-02-25 江苏科技大学 一种混沌分数阶加密电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104410484A (zh) * 2014-11-11 2015-03-11 胡春华 基于混合型分数阶积分电路模块的0.4 阶含y方Lorenz混沌系统电路实现
US20170147722A1 (en) * 2014-06-30 2017-05-25 Evolving Machine Intelligence Pty Ltd A System and Method for Modelling System Behaviour
CN107070635A (zh) * 2017-05-19 2017-08-18 南京师范大学 一种含有三次磁控忆阻器的四维分数阶时滞混沌电路
CN107623567A (zh) * 2017-09-30 2018-01-23 湖南科技大学 一种具有恒李亚普诺夫指数谱的混沌电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170147722A1 (en) * 2014-06-30 2017-05-25 Evolving Machine Intelligence Pty Ltd A System and Method for Modelling System Behaviour
CN104410484A (zh) * 2014-11-11 2015-03-11 胡春华 基于混合型分数阶积分电路模块的0.4 阶含y方Lorenz混沌系统电路实现
CN107070635A (zh) * 2017-05-19 2017-08-18 南京师范大学 一种含有三次磁控忆阻器的四维分数阶时滞混沌电路
CN107623567A (zh) * 2017-09-30 2018-01-23 湖南科技大学 一种具有恒李亚普诺夫指数谱的混沌电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MOHAMMED-SALAH ABDELOUAHAB AND REN´E LOZI: ""Hopf Bifurcation and Chaos in Simplest Fractional-Order Memristor-based Electrical Circuit"", 《INDIAN JOURNAL OF INDUSTRIAL AND APPLIED MATHEMATICS》 *
WEI HU, DAWEI DING ECT.: ""Hopf bifurcation and chaos in a fractional order delayed memristor-based chaotic circuit system"", 《CONTENTS LISTS AVAILABLE AT SCIENCEDIRECT》 *
王小平等: "忆阻及其应用研究综述", 《自动化学报》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078994A (zh) * 2021-04-01 2021-07-06 安徽大学 一种分数阶耦合忆阻混沌电路
CN113078994B (zh) * 2021-04-01 2022-05-06 安徽大学 一种分数阶耦合忆阻混沌电路
CN112884141A (zh) * 2021-04-16 2021-06-01 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN112884141B (zh) * 2021-04-16 2022-10-21 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN114095146A (zh) * 2021-11-26 2022-02-25 江苏科技大学 一种混沌分数阶加密电路
CN114095146B (zh) * 2021-11-26 2023-12-19 江苏科技大学 一种混沌分数阶加密电路

Also Published As

Publication number Publication date
CN108768611B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
CN106130713B (zh) 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN106656458B (zh) 超混沌隐藏吸引子产生电路及其构建方法
CN108768611A (zh) 一种分数阶忆阻时滞混沌电路
Lai et al. Various types of coexisting attractors in a new 4D autonomous chaotic system
Iu et al. Controlling chaos in a memristor based circuit using a twin-T notch filter
Liang et al. A practical implementation of a floating memristor-less meminductor emulator
CN108234106A (zh) 一种基于忆阻器的隐藏Lü系统超混沌信号源电路
CN105681020A (zh) 一种基于无平衡点忆阻系统的超混沌隐藏振荡电路
CN109302279A (zh) 一种四翼吸引子旋转的忆阻混沌模型及电路
CN108847922A (zh) 一种基于分数阶忆阻器的时滞混沌电路
CN105577355A (zh) 一种基于二阶有源带通滤波器的压控型忆阻混沌电路
CN105846992A (zh) 三阶文氏桥压控忆阻混沌信号发生器
CN108418674A (zh) 一种含有串联忆阻器的五维混沌电路
CN204721366U (zh) 一种基于忆阻器的混沌信号产生电路
CN110245421A (zh) 一种新型对数绝对值局部有源忆阻器电路模型
CN109462467B (zh) 一种含有隐藏吸引子的四维混沌系统及其实现电路
CN110830233B (zh) 一种分数阶多翅膀隐藏吸引子混沌信号产生电路
CN108427843A (zh) 一种具有隐藏共存非对称行为的三维忆阻Hindmarsh-Rose模型电路
CN110896347A (zh) 一种具有离散分岔图的多稳定性混沌系统
Dai et al. Novel discrete chaotic system via fractal transformation and its DSP implementation
CN105389443A (zh) 一种忆感器对数模型等效电路
CN206042011U (zh) 一种无平衡点多翅膀超混沌信号发生器
CN206042010U (zh) 网格多翼混沌电路
CN205263816U (zh) 一种指数型忆感器电路
CN110535625A (zh) 一种基于忆阻的三元件混沌信号发生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant