CN112884141B - 一种忆阻耦合Hindmarsh-Rose神经元电路 - Google Patents

一种忆阻耦合Hindmarsh-Rose神经元电路 Download PDF

Info

Publication number
CN112884141B
CN112884141B CN202110412746.3A CN202110412746A CN112884141B CN 112884141 B CN112884141 B CN 112884141B CN 202110412746 A CN202110412746 A CN 202110412746A CN 112884141 B CN112884141 B CN 112884141B
Authority
CN
China
Prior art keywords
resistor
resistance
capacitor
operational amplifier
rose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110412746.3A
Other languages
English (en)
Other versions
CN112884141A (zh
Inventor
丁大为
陈晓宇
江丽
胡永兵
杨宗立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Original Assignee
Anhui University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University filed Critical Anhui University
Priority to CN202110412746.3A priority Critical patent/CN112884141B/zh
Publication of CN112884141A publication Critical patent/CN112884141A/zh
Application granted granted Critical
Publication of CN112884141B publication Critical patent/CN112884141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Abstract

本发明公开了一种忆阻耦合Hindmarsh‑Rose神经元电路，应用于神经元电路设计技术领域，包括分数阶磁通控制的理想忆阻器、分数阶双曲型忆阻器和分数阶阈值忆阻器；分数阶磁通控制的理想忆阻器和分数阶双曲型忆阻器分别引入到二维Hindmarsh‑Rose神经元模型中构建第一三维Hindmarsh‑Rose神经元模型、第二三维Hindmarsh‑Rose神经元模型；将两个三维Hindmarsh‑Rose神经元模型运用分数阶阈值忆阻器进行耦合。本发明通过建立两个不同的三维神经元模型，并使用分数阶阈值忆阻器进行耦合，具有丰富的放电行为，有效的反映出了人类大脑神经元的放电行为。

Description

一种忆阻耦合Hindmarsh-Rose神经元电路
技术领域
本发明涉及双忆阻Hindmarsh-Rose神经元电路设计技术领域，更具体的说是涉及一种忆阻耦合Hindmarsh-Rose神经元电路。
背景技术
神经元在信号处理中起着至关重要的作用，信息的收集、存储和信号传输都由神经元完成。为模拟神经元的放电行为，许多常微分或差分方程的数学模型从基于生物实验中抽象出来。其中三维、四维忆阻Hindmarsh-Rose神经元模型和分数阶忆阻Hindmarsh-Rose神经元模型都能有效地模拟神经元的放电模式，展示神经元的各种非线性现象。
忆阻器由蔡少棠于1971年首次提出，由于其非线性和独特的内存特性,已成为不可替代的除电阻,电感,电容的第四个基本电路元件，在混沌电路、保密通信和神经网络中具有重要的应用前景。神经元之间的信息传递依赖于突触，忆阻器可以作为耦合突触来表征由两个神经元膜电位之间的电位差产生的电磁感应电流。
神经元的触发模式对初始条件非常敏感。非线性系统通过选择不同的初始条件，表现出不同的稳定触发模式，称为共存触发模式。如果两种以上共存的触发模式在不同的初始值下同时出现，则称为多稳态，它能更好地反映大脑的触发行为。在现实的神经科学中，耦合的神经元之间存在差异性，每个神经元触发不同的行为模式。异质神经元使每个神经元产生不同的触发模式，因此异质神经元更准确地模拟人类神经元。现有的忆阻器耦合神经元电路一般采用两个相同的神经元进行耦合，忽略了异质神经元的耦合。关于异质神经元耦合的研究也是采用两个相同的神经元，通过设置两个相同神经元模型的不同参数来实现的。
但是人类神经系统的神经元不可能完全相同，现有的神经元耦合方式存在诸多弊端，因此，如何更真实地模拟神经元活动，更好的模拟大脑的触发放电行为，是本领域技术人员亟需解决的问题。
发明内容
有鉴于此，本发明提供了一种忆阻耦合Hindmarsh-Rose神经元电路，采用两个完全不同的异质的神经元进行耦合，可以更好的模拟大脑的触发放电行为，具有丰富的隐藏放电行为。
为了实现上述目的，本发明提供如下技术方案：
一种忆阻耦合Hindmarsh-Rose神经元电路，包括分数阶磁通控制的理想忆阻器、分数阶双曲型忆阻器和分数阶阈值忆阻器；
所述分数阶磁通控制的理想忆阻器和所述分数阶双曲型忆阻器分别引入到二维Hindmarsh-Rose神经元模型中构建第一三维Hindmarsh-Rose神经元模型、第二三维Hindmarsh-Rose神经元模型；所述第一三维Hindmarsh-Rose神经元模型和所述第二三维Hindmarsh-Rose神经元模型运用所述分数阶阈值忆阻器进行耦合。
本发明通过分数阶阈值忆阻器将两个不同的分数阶忆阻神经元模型进行耦合，可以更好的揭示电磁感应的阈值效应，用阈值忆阻器作为耦合突触来表征由两个神经元膜电位之间的电位差产生的电磁感应电流，耦合的忆阻Hindmarsh-Rose神经元电路可以更好的模拟神经元的放电行为。
进一步的，所述分数阶磁通控制的理想忆阻器包含第一分数积分器、第一交变器、模拟乘法器M3、模拟乘法器M4和电阻R3；
输入信号分别与模拟乘法器M3、模拟乘法器M4的输入端相连接，模拟乘法器M3的输出端与第一分数积分器的输入端相连接，第一分数积分器的输出端与第一交变器的输入端相连接，第一交变器的输出端与模拟乘法器M4的输入端相连接，模拟乘法器M4的输出端与电阻R3相连接。
进一步的，所述分数阶双曲型忆阻器包含第一反双曲正切函数单元电路T01、模拟乘法器M1、模拟乘法器M2、电阻R1、电阻R2和第二分数积分器；
输入信号与第二分数积分器和模拟乘法器M2的输入端相连接，第二分数积分器的输出端连接第一反双曲正切函数单元电路T01的输入端，第一反双曲正切函数单元电路T01的输出端与模拟乘法器M1的输入端相连接，模拟乘法器M2的输出端与模拟乘法器M1以及电阻R2的输入端相连接，模拟乘法器M1的输出端与电阻R1的输入端相连接。
进一步的，所述分数阶阈值忆阻器有输入端vx、输入端vu、输出端A、输出端B，包含运算放大器U4、第三分数积分器、第二交变器、第二反双曲正切函数单元电路T02和模拟乘法器M5、电阻R111、电阻R112、电阻R113、电阻R114、电阻R01、电阻R02；
输入端vx与电阻R111的输入端相连接，电阻R111的输出端与运算放大器U4的反向输入端和电阻R112的输入端相连接，信号输入端vu与电阻R113的输入端相连接，运算放大器U4的正向输入端与电阻R113、电阻R114的输出端相连接，运算放大器U4的输出端与第三分数积分器的输入端相连接，第三分数积分器的输出端与第二反双曲正切函数单元电路T02的输入端相连接，第二反双曲正切函数单元电路T02的输出端与模拟乘法器M5的输入端相连接，模拟乘法器M5的输出端与第二交变器相连接，模拟乘法器M5的输出端还与电阻R01的输入端连接，交变器的输出端通过电阻R02与输出端B连接，电阻R01与输出端A连接。
进一步的，所述第一反双曲正切函数单元电路T01和第二反双曲正切函数单元电路T02的内部电路结构连接方式相同，具体的，所述第一反双曲正切函数单元电路T01包括双晶体管T11、双晶体管T21、运算放大器Ui1、运算放大器Uo1和电流源模块I01以及电阻R102、电阻R103、电阻R104、电阻R105、电阻R106、电阻RF1、电阻RC11、电阻RC21；
电阻R102与运算放大器Ui1以及电阻RF1的输入端连接，电阻RF1以及运算放大器Ui1的输出端与双晶体管T11的基极连接，双晶体管T11与双晶体管T21并联连接，双晶体管T11与双晶体管T21的集电极分别与电阻RC11、电阻RC21连接，双晶体管T11与双晶体管T21的集电极还分别通过电阻R103、电阻R104与运算放大器Uo1的输入端进行连接，双晶体管T21的基极通过电阻R105与运算放大器Uo1的输入端连接，运算放大器Uo1并联连接有电阻R106，双晶体管T11和双晶体管T21的发射极与电流源模块I01进行连接；
所述第二反双曲正切函数单元电路T02包括双晶体管T12、双晶体管T22、运算放大器Ui2、运算放大器Uo2和电流源模块I02以及电阻R126、电阻R127、电阻R128、电阻R129、电阻R130、电阻RF2、电阻RC12、电阻RC22；
电阻R126与运算放大器Ui2以及电阻RF2的输入端连接，电阻RF2以及运算放大器Ui2的输出端与双晶体管T12的基极连接，双晶体管T12与双晶体管T22并联连接，双晶体管T12与双晶体管T22的集电极分别与电阻RC12、电阻RC22连接，双晶体管T12与双晶体管T22的集电极还分别通过电阻R127、电阻R128与运算放大器Uo2的输入端进行连接，双晶体管T22的基极通过电阻R129与运算放大器Uo2的输入端连接，运算放大器Uo2并联连接有电阻R130，双晶体管T12和双晶体管T22的发射极与电流源模块I02进行连接。
进一步的，所述第一分数积分器包含运算放大器U2、电阻R107以及第一分数阶电容，电阻R107的输出端与运算放大器U2的输入端以及第一分数阶电容的输入端连接，所述运算放大器U2的输出端与第一分数阶电容的输出端连接；
第二分数积分器包含运算放大器U1、电阻R101以及第二分数阶电容，电阻R101的输出端与运算放大器U1的输入端以及第二分数阶电容的输入端连接，所述运算放大器U1的输出端与第二分数阶电容的输出端连接；
第三分数积分器包含运算放大器U5、电阻R115、电阻R117以及第三分数阶电容，电阻R115的输出端与运算放大器U5的输入端以及第三分数阶电容的输入端连接，所述运算放大器U5的输出端与第三分数阶电容的输出端连接。
进一步的，所述第一交变器包含运算放大器U3、电阻R108和电阻R119，所述R119的输出端与运算放大器U3的输入端以及电阻R108的输入端连接，所述运算放大器U3的输出端和电阻R108的输出端连接；
第二交变器包含运算放大器U6、电阻R116、电阻R118，所述R116的输出端与运算放大器U6的输入端以及电阻R118的输入端连接，所述运算放大器U6的输出端和电阻R118的输出端连接。
进一步的，各个分数阶忆阻器的电路中均使用分数阶电容，所述分数阶电容的内部电路连接方式相同，具体的，所述第一分数阶电容的单位电路模块包括电容C11、电容C21、电容C31和电阻R11、电阻R12、电阻R13，电阻R11与电容C11并联，电阻R12与电容C21并联，电阻R13与电容C31并联，并联之后进行串联，形成第一分数阶电容；
所述第二分数阶电容的单位电路模块包括电容C12、电容C22、电容C32和电阻R131、电阻R132、电阻R133，电阻R131与电容C12并联，电阻R132与电容C22并联，电阻R133与电容C32并联，并联之后进行串联，形成第二分数阶电容；
所述第三分数阶电容的单位电路模块包括电容C13、电容C23、电容C33和电阻R134、电阻R135、电阻R136，电阻R134与电容C13并联，电阻R135与电容C23并联，电阻R136与电容C33并联，并联之后进行串联，形成第三分数阶电容。
经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种忆阻耦合Hindmarsh-Rose神经元电路，具有以下有益效果：
本发明提出两种不同的分数阶忆阻器，一种是分数阶磁通控制的理想忆阻器，另一种是带有双曲型忆导函数的忆阻器，将两个不同的分数阶忆阻器分别引入到去除外界刺激的两个二维Hindmarsh-Rose神经元模型中构建了两个不同的三维分数阶忆阻Hindmarsh-Rose神经元模型，然后运用分数阶阈值忆阻器将两个不同的分数阶忆阻Hindmarsh-Rose神经元模型耦合在一起，构建了分数阶忆阻耦合Hindmarsh-Rose神经元电路。通过观察两个分别带有双曲型忆导函数的忆阻器和磁通控制的理想忆阻器的三维分数阶Hindmarsh-Rose神经元模型的突发性触发，可以看出两个三维分数阶Hindmarsh-Rose神经元模型产生了不同的混沌触发模式，即这两个分数阶Hindmarsh-Rose神经元模型是异质的，会产生不同的电磁效应，并且使用阈值忆阻器作为耦合突触来表征由两个神经元膜电位之间的电位差产生的电磁感应电流，这样耦合的分数阶忆阻Hindmarsh-Rose神经元电路可以有效的模拟神经元的放电行为。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明忆阻耦合Hindmarsh-Rose神经元电路示意图；
图2为本发明第一分数阶双曲型忆阻器中T01模块的电路示意图；
图3为本发明分数阶阈值忆阻器的电路示意图；
图4为本发明分数阶磁通控制的理想忆阻器的电路示意图；
图5为本发明忆阻耦合Hindmarsh-Rose神经元电路随第二三维Hindmarsh-Rose神经元模型参数β变化的分岔图；
图6(a)为本发明忆阻耦合Hindmarsh-Rose神经元电路在第二三维Hindmarsh-Rose神经元模型参数β＝0.065时的相图；
图6(b)为本发明忆阻耦合Hindmarsh-Rose神经元电路在第二三维Hindmarsh-Rose神经元模型参数β＝0.355时的相图；
图6(c)为本发明忆阻耦合Hindmarsh-Rose神经元电路在第二三维Hindmarsh-Rose神经元模型参数β＝1时的相图；
图6(d)为本发明忆阻耦合Hindmarsh-Rose神经元电路在第二三维Hindmarsh-Rose神经元模型参数β＝1.18时的相图；
图7(a)为本发明忆阻耦合Hindmarsh-Rose神经元电路在R1＝1.1KΩ时Multisim仿真相图；
图7(b)为本发明忆阻耦合Hindmarsh-Rose神经元电路在R1＝3.5KΩ时下Multisim仿真相图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种忆阻耦合Hindmarsh-Rose神经元电路，包括分数阶磁通控制的理想忆阻器、分数阶双曲型忆阻器和分数阶阈值忆阻器；所述分数阶磁通控制的理想忆阻器和所述分数阶双曲型忆阻器分别引入到二维Hindmarsh-Rose神经元模型中构建第一三维Hindmarsh-Rose神经元模型、第二三维Hindmarsh-Rose神经元模型；所述第一三维Hindmarsh-Rose神经元模型和所述第二三维Hindmarsh-Rose神经元模型运用所述分数阶阈值忆阻器进行耦合。参见图1，其中虚线框(a)表示分数阶双曲型忆阻器，虚线框(b)表示分数阶阈值忆阻器，虚线框(c)表示分数阶磁通控制的理想忆阻器。
在各个分数阶忆阻器的电路中用分数阶电容代替普通电容，每个分数阶电容内部均包括三个电容和三个电阻，其连接方式相同，都是电容和电阻并联后串联。使用普通整数阶电容混沌触发现象少，而本发明是研究分数阶忆阻器构成的忆阻耦合Hindmarsh-Rose神经元电路的放电行为，且分数阶混沌现象更丰富，因此本发明用分数阶电容代替普通电容。
对于第一三维Hindmarsh-Rose神经元模型，具体包括分数阶磁通控制的理想忆阻器、多个分数积分器、多个交变器、乘法器M9、乘法器M10、乘法器M11以及若干电阻；所述分数阶磁通控制的理想忆阻器，参见图4，包括第一分数积分器、第一交变器、模拟乘法器M3、模拟乘法器M4和电阻R3，其中R3＝1.11KΩ。输入信号分别与模拟乘法器M3、模拟乘法器M4的输入端相连接，模拟乘法器M3的输出端与第一分数积分器的输入端相连接，第一分数积分器的输出端与第一交变器的输入端相连接，第一交变器的输出端与模拟乘法器M4的输入端相连接，模拟乘法器M4的输出端与电阻R3相连接。
对于第二三维Hindmarsh-Rose神经元模型，包括分数阶双曲型忆阻器、多个分数积分器、多个交变器、乘法器M6、乘法器M7、乘法器M8以及若干电阻；所述分数阶双曲型忆阻器包含包含第一反双曲正切函数单元电路T01、模拟乘法器M1、模拟乘法器M2、电阻R1、电阻R2和第二分数积分器，其中R1＝2KΩ,R2＝9.09KΩ。输入信号与第二分数积分器和模拟乘法器M2的输入端相连接，第二分数积分器的输出端连接第一反双曲正切函数单元电路T01的输入端，第一反双曲正切函数单元电路T01的输出端与模拟乘法器M1的输入端相连接，模拟乘法器M2的输出端与模拟乘法器M1以及电阻R2的输入端相连接，模拟乘法器M1的输出端与电阻R1的输入端相连接。
对于分数阶阈值忆阻器，参见图3，有输入端vx、输入端vu、输出端A、输出端B，包含运算放大器U4、第三分数积分器、第二交变器、第二反双曲正切函数单元电路T02和模拟乘法器M5、电阻R111、电阻R112、电阻R113、电阻R114、电阻R01、电阻R02；输入端vx与电阻R111的输入端相连接，电阻R111的输出端与运算放大器U4的反向输入端和电阻R112的输入端相连接，信号输入端vu与电阻R113的输入端相连接，运算放大器U4的正向输入端与电阻R113、电阻R114的输出端相连接，运算放大器U4的输出端与第三分数积分器的输入端相连接，第三分数积分器的输出端与第二反双曲正切函数单元电路T02的输入端相连接，第二反双曲正切函数单元电路T02的输出端与模拟乘法器M5的输入端相连接，模拟乘法器M5的输出端与第二交变器相连接，模拟乘法器M5的输出端还与电阻R01的输入端连接，交变器的输出端通过电阻R02与输出端B连接，电阻R01与输出端A连接。
对于反双曲正切函数单元电路，本实施例中共包括两个反双曲正切函数单元电路，分别为第一反双曲正切函数单元电路T01和第二反双曲正切函数单元电路T02，所述两个反双曲正切函数单元电路的内部电路结构连接方式相同，以分数阶双曲型忆阻器的第一反双曲正切函数单元电路T01为例，参见图2，包括双晶体管T11、双晶体管T21、运算放大器Ui1、运算放大器Uo1和电流源模块I01以及电阻R102、电阻R103、电阻R104、电阻R105、电阻R106、电阻RF1、电阻RC11、电阻RC21；电阻R102与运算放大器Ui1以及电阻RF1的输入端连接，电阻RF1以及运算放大器Ui1的输出端与双晶体管T11的基极连接，双晶体管T11与双晶体管T21并联连接，双晶体管T11与双晶体管T21的集电极分别与电阻RC11、电阻RC21连接，双晶体管T11与双晶体管T21的集电极还分别通过电阻R103、电阻R104与运算放大器Uo1的输入端进行连接，双晶体管T21的基极通过电阻R105与运算放大器Uo1的输入端连接，运算放大器Uo1并联连接有电阻R106，双晶体管T11和双晶体管T21的发射极与电流源模块I01进行连接。
在本发明实施例中，包括多个分数积分器，以分数阶磁通控制的理想忆阻器中的第一分数积分器为例，第一分数积分器包含运算放大器U2、电阻R107以及第一分数阶电容，电阻R107的输出端与运算放大器U2的输入端以及第一分数阶电容的输入端连接，所述运算放大器U2的输出端与第一分数阶电容的输出端连接。
在本发明实施例中，还包括多个交变器，以分数阶磁通控制的理想忆阻器中的第一交变器为例，第一交变器包含运算放大器U3、电阻R108和电阻R119，所述R119的输出端与运算放大器U3的输入端以及电阻R108的输入端连接，所述运算放大器U3的输出端以及电阻R108的输出端连接。
在本发明实施例中，还包括多个分数阶电容，以第一分数阶电容为例，包括电容C11、电容C21、电容C31和电阻R11、电阻R12、电阻R13，电阻R11与电容C11并联，电阻R12与电容C21并联，电阻R13与电容C31并联，并联之后进行串联，形成第一分数阶电容。
上述实施例中电路参数R101至R130均为10KΩ。
在具体实施例中，分数阶忆阻耦合Hindmarsh-Rose神经元电路的数学模型可由以下方程表示：
Figure BDA0003024777900000111
其中x和y是快变量，代表膜电位与恢复变量，z是慢变量，代表自适应电流；u和v是快变量，代表膜电位与恢复变量，w是慢变量，代表自适应电流，ψ代表磁通，D为微分算子，q为分数阶次，k1、k2代表磁通控制系数，k3代表磁通反馈系数，m是两个异质分数阶Hindmarsh-Rose神经元模型之间的耦合权重，α、β为带有双曲型忆导函数的忆阻器的两个状态变量，a、b、c、d为常系数，通常取a＝1,b＝3,c＝1,d＝5，同时k1,k2,k3,α,β＞0。
带有分数阶双曲型忆导函数的忆阻器(即分数阶双曲型忆阻器)的数学模型可由以下方程表示：
Figure BDA0003024777900000112
其中忆导函数Wq(ψ)＝l3(α+βtanψ)，v代表带有双曲型忆导函数的忆阻器的输入电压，i代表带有双曲型忆导函数的忆阻器的输出电流，q为分数阶次，ψ代表磁通，Wq(ψ)是关于ψ的非线性函数，为忆导函数，l3代表电磁感应强度，α、β为带有双曲型忆导函数的忆阻器的两个状态变量。
带有双曲型忆导函数的忆阻器的分数阶Hindmarsh-Rose神经元(即第二三维Hindmarsh-Rose神经元模型)的数学模型可由以下方程表示：
Figure BDA0003024777900000113
其中D为微分算子，q为分数阶次，x和y是快变量，代表膜电位与恢复变量，z是慢变量，代表自适应电流，k1代表磁通控制系数，α、β为带有双曲型忆导函数的忆阻器的两个状态变量，a、b、c、d为常系数，通常取a＝1,b＝3,c＝1,d＝5。
分数阶阈值忆阻器的数学模型可由以下方程表示：
Im＝Wq(ψ)vm＝mtanhψvm
Dqψ＝f(vm,ψ)＝vm-ψ
其中，Im代表分数阶阈值忆阻器产生的感应电流，vm＝x-u表示两个耦合神经元之间的电位差，ψ代表磁通，Wq(ψ)＝mtanhψ表示耦合权重为m的忆导函数。
带有磁通控制的理想忆阻器的分数阶Hindmarsh-Rose神经元(即第一三维Hindmarsh-Rose神经元模型)的数学模型可由以下方程表示：
Figure BDA0003024777900000121
其中D为微分算子，q为分数阶次，u和v是快变量，代表膜电位与恢复变量，w是慢变量，代表自适应电流，a、b、c、d为常系数，k2代表磁通控制系数，k3代表磁通反馈系数。
数值仿真：
为了验证上述分数阶忆阻耦合Hindmarsh-Rose神经元电路的实现，利用MATLAB软件进行数值仿真，对系统的动力学模型采用Adomian decomposition method，相应参数取值如下：设第二三维Hindmarsh-Rose神经元模型中的β为参数，k1＝0.4,k2＝0.9,k3＝1,α＝1.1,m＝0.75，初始值为(1,2,0,0,0,0,0)时，得到分数阶忆阻耦合Hindmarsh-Rose神经元电路随参数β变化的共存分岔图如图5所示。在不同的β参数下，分数阶忆阻耦合Hindmarsh-Rose神经元电路产生不同的触发模式。当β＝0.065时，系统首先进入周期-2放电，通过倍周期分岔从周期-2放电向周期-4放电过渡，当β＝0.355时，系统呈现周期-4放电，然后跳入混沌触发，β＝1时，系统处于混沌状态，随后在β＝1.18时系统出现周期-3放电，如图6(a)-(d)所示。由此可知本发明所提出的分数阶忆阻器耦合的双忆阻Hindmarsh-Rose神经元电路具有丰富的放电行为。
电路仿真：
为了进一步验证分数阶忆阻耦合Hindmarsh-Rose神经元电路的可行性，利用Multisim软件进行电路仿真，选用MULTIPLIER乘法器、AD711KN运算放大器、MPS2222双极晶体管和AD633JN模拟乘法器。R1为变量，通过调节R1来表示系统在不同耦合强度下的触发模式。R1分别为R1＝1.1KΩ，R1＝3.5KΩ时，分别产生周期-3放电和混沌放电，电路仿真相图如图7(a)-(b)所示，可见电路实验结果与数值模拟结果吻合较好，初步证明此电路可以用来实践，后续用于电路实物中，可以产生良好的放电行为，更有效地模拟人类的神经元活动，可用于图像加密等诸多实践应用。
人体神经系统是由许许多多神经元联接构成的复杂有机体，神经元是神经系统的基本单位，神经系统的功能是通过神经元放电实现的，而神经元之间的信息传递依赖于突触。恰好忆阻器可以用来模拟生物神经突触或描述电磁感应效应，为了揭示电磁感应的阈值效应，本发明用阈值忆阻器作为耦合突触来表征由两个神经元膜电位之间的电位差产生的电磁感应电流，这样耦合的忆阻Hindmarsh-Rose神经元电路可以更好的模拟神经元的放电行为，现有技术此方面的研究较少，做好这项研究，方便于监控神经元的异常放电行为，相较于现有技术而言具有极大的进步性。
本发明中通过观察两个分别带有双曲型忆导函数的忆阻器和磁通控制的理想忆阻器的三维分数阶Hindmarsh-Rose神经元模型的突发性触发，可以看出两个三维分数阶Hindmarsh-Rose神经元模型产生了不同的混沌触发模式，即这两个分数阶Hindmarsh-Rose神经元模型是异质的，会产生不同的电磁效应，并且使用阈值忆阻器作为耦合突触来表征由两个神经元膜电位之间的电位差产生的电磁感应电流，这样耦合的分数阶忆阻Hindmarsh-Rose神经元电路可以有效的模拟神经元的放电行为。并且根据上述数值仿真发现，本发明的分数阶忆阻耦合Hindmarsh-Rose神经元电路具有丰富的放电行为，有效的反映出了人类大脑神经元的放电行为。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种忆阻耦合Hindmarsh-Rose神经元电路，其特征在于，包括分数阶磁通控制的理想忆阻器、分数阶双曲型忆阻器和分数阶阈值忆阻器；
所述分数阶磁通控制的理想忆阻器和所述分数阶双曲型忆阻器分别引入到二维Hindmarsh-Rose神经元模型中构建第一三维Hindmarsh-Rose神经元模型、第二三维Hindmarsh-Rose神经元模型；所述第一三维Hindmarsh-Rose神经元模型和所述第二三维Hindmarsh-Rose神经元模型运用所述分数阶阈值忆阻器进行耦合；
忆阻耦合Hindmarsh-Rose神经元电路的数学模型由以下方程表示：
Figure DEST_PATH_IMAGE001
其中x和y是快变量，代表第二三维Hindmarsh-Rose神经元模型的膜电位与恢复变量，z是慢变量，代表第二三维Hindmarsh-Rose神经元模型的自适应电流；u和v是快变量，代表第一三维Hindmarsh-Rose神经元模型的膜电位与恢复变量，w是慢变量，代表第一三维Hindmarsh-Rose神经元模型的自适应电流，
Figure DEST_PATH_IMAGE003
代表磁通，D为微分算子，
Figure DEST_PATH_IMAGE005
为分数阶次，k 1、k 2代表磁通控制系数，k 3代表磁通反馈系数，
Figure DEST_PATH_IMAGE007
是两个异质分数阶Hindmarsh-Rose神经元模型之间的耦合权重，
Figure DEST_PATH_IMAGE009
、
Figure DEST_PATH_IMAGE011
为带有双曲型忆导函数的忆阻器的两个状态变量，a、b、c、d为常系数。
2.根据权利要求1所述的一种忆阻耦合Hindmarsh-Rose神经元电路，其特征在于，所述分数阶磁通控制的理想忆阻器包含第一分数积分器、第一交变器、模拟乘法器
Figure DEST_PATH_IMAGE013
、模拟乘法器
Figure DEST_PATH_IMAGE015
和电阻
Figure DEST_PATH_IMAGE017
；
输入信号分别与模拟乘法器
Figure 319500DEST_PATH_IMAGE013
、模拟乘法器
Figure 155082DEST_PATH_IMAGE015
的输入端相连接，模拟乘法器
Figure 997136DEST_PATH_IMAGE013
的输出端与第一分数积分器的输入端相连接，第一分数积分器的输出端与第一交变器的输入端相连接，第一交变器的输出端与模拟乘法器
Figure 189083DEST_PATH_IMAGE015
的输入端相连接，模拟乘法器
Figure 800193DEST_PATH_IMAGE015
的输出端与电阻
Figure 419393DEST_PATH_IMAGE018
相连接。
3.根据权利要求2所述的一种忆阻耦合Hindmarsh-Rose神经元电路，其特征在于，所述分数阶双曲型忆阻器包含第一反双曲正切函数单元电路
Figure 342219DEST_PATH_IMAGE020
、模拟乘法器
Figure 75207DEST_PATH_IMAGE022
、模拟乘法器
Figure 399878DEST_PATH_IMAGE024
、电阻
Figure 924400DEST_PATH_IMAGE026
、电阻
Figure 334522DEST_PATH_IMAGE028
和第二分数积分器；
输入信号分别与第二分数积分器的输出端和模拟乘法器
Figure 602692DEST_PATH_IMAGE024
的输入端相连接，第二分数积分器的输出端连接第一反双曲正切函数单元电路
Figure 880457DEST_PATH_IMAGE020
的输入端，第一反双曲正切函数单元电路
Figure 107039DEST_PATH_IMAGE020
的输出端与模拟乘法器
Figure 145402DEST_PATH_IMAGE022
的输入端相连接，模拟乘法器
Figure 482842DEST_PATH_IMAGE024
的输出端与模拟乘法器
Figure 923051DEST_PATH_IMAGE022
以及电阻
Figure 179589DEST_PATH_IMAGE028
的输入端相连接，模拟乘法器
Figure 705248DEST_PATH_IMAGE022
的输出端与电阻
Figure DEST_PATH_IMAGE029
的输入端相连接。
4.根据权利要求3所述的一种忆阻耦合Hindmarsh-Rose神经元电路，其特征在于，所述分数阶阈值忆阻器有输入端
Figure DEST_PATH_IMAGE031
、输入端
Figure DEST_PATH_IMAGE033
、输出端
Figure DEST_PATH_IMAGE035
、输出端
Figure DEST_PATH_IMAGE037
，包含运算放大器
Figure DEST_PATH_IMAGE039
、第三分数积分器、第二交变器、第二反双曲正切函数单元电路
Figure DEST_PATH_IMAGE041
和模拟乘法器
Figure DEST_PATH_IMAGE043
、电阻R 111、电阻R 112、电阻R 113、电阻R 114、电阻R 01、电阻R 02；
输入端
Figure 656499DEST_PATH_IMAGE031
与电阻R 111的输入端相连接，电阻R 111的输出端与运算放大器
Figure 951214DEST_PATH_IMAGE044
的反向输入端和电阻R 112的输入端相连接，信号输入端
Figure 381583DEST_PATH_IMAGE033
与电阻R 113的输入端相连接，运算放大器
Figure 128959DEST_PATH_IMAGE039
的正向输入端与电阻R 113、电阻R 114的输出端相连接，运算放大器
Figure DEST_PATH_IMAGE045
的输出端与第三分数积分器的输入端相连接，第三分数积分器的输出端与第二反双曲正切函数单元电路
Figure 463995DEST_PATH_IMAGE041
的输入端相连接，第二反双曲正切函数单元电路
Figure 878795DEST_PATH_IMAGE041
的输出端与模拟乘法器
Figure 618081DEST_PATH_IMAGE043
的输入端相连接，模拟乘法器
Figure 852753DEST_PATH_IMAGE043
的输出端与第二交变器相连接，模拟乘法器
Figure 67178DEST_PATH_IMAGE043
的输出端还与电阻R 01的输入端连接，交变器的输出端通过电阻R 02与输出端B连接，电阻R 01与输出端A连接。
5.根据权利要求4所述的一种忆阻耦合Hindmarsh-Rose神经元电路，其特征在于，所述第一反双曲正切函数单元电路
Figure DEST_PATH_IMAGE047
包括双晶体管
Figure DEST_PATH_IMAGE049
、双晶体管
Figure DEST_PATH_IMAGE051
、运算放大器
Figure DEST_PATH_IMAGE053
、运算放大器
Figure DEST_PATH_IMAGE055
和电流源模块
Figure DEST_PATH_IMAGE057
以及电阻R102、电阻R 103、电阻R 104、电阻R 105、电阻R 106、电阻R F1、电阻R C11、电阻R C21；
电阻R 102与运算放大器
Figure 759322DEST_PATH_IMAGE053
以及电阻R F1的输入端连接，电阻R F1以及运算放大器
Figure 935089DEST_PATH_IMAGE053
的输出端与双晶体管
Figure 657057DEST_PATH_IMAGE049
的基极连接，双晶体管
Figure 678102DEST_PATH_IMAGE049
与双晶体管
Figure 658041DEST_PATH_IMAGE051
并联连接，双晶体管
Figure 67026DEST_PATH_IMAGE049
与双晶体管
Figure 276290DEST_PATH_IMAGE051
的集电极分别与电阻R C11、电阻R C21连接，双晶体管
Figure 101027DEST_PATH_IMAGE049
与双晶体管
Figure 79347DEST_PATH_IMAGE051
的集电极还分别通过电阻R 103、电阻R 104与运算放大器
Figure 331337DEST_PATH_IMAGE055
的输入端进行连接，双晶体管
Figure 155461DEST_PATH_IMAGE051
的基极通过电阻R 105与运算放大器
Figure 518309DEST_PATH_IMAGE055
的输入端连接，运算放大器
Figure 616715DEST_PATH_IMAGE055
并联连接有电阻R 106，双晶体管
Figure 774027DEST_PATH_IMAGE058
和双晶体管
Figure 816938DEST_PATH_IMAGE051
的发射极与电流源模块
Figure 983477DEST_PATH_IMAGE057
进行连接；
所述第二反双曲正切函数单元电路
Figure 936390DEST_PATH_IMAGE060
包括双晶体管
Figure 144165DEST_PATH_IMAGE062
、双晶体管
Figure 549739DEST_PATH_IMAGE064
、运算放大器
Figure 113444DEST_PATH_IMAGE066
、运算放大器
Figure 655284DEST_PATH_IMAGE068
和电流源模块
Figure 279032DEST_PATH_IMAGE070
以及电阻R 126、电阻R 127、电阻R 128、电阻R 129、电阻R 130、电阻R F2、电阻R C12、电阻R C22；
电阻R 126与运算放大器
Figure 909252DEST_PATH_IMAGE066
以及电阻R F2的输入端连接，电阻R F2以及运算放大器
Figure 683173DEST_PATH_IMAGE066
的输出端与双晶体管
Figure 469733DEST_PATH_IMAGE062
的基极连接，双晶体管
Figure 405328DEST_PATH_IMAGE062
与双晶体管
Figure 785493DEST_PATH_IMAGE064
并联连接，双晶体管
Figure 831947DEST_PATH_IMAGE062
与双晶体管
Figure 879537DEST_PATH_IMAGE064
的集电极分别与电阻R C12、电阻RC22连接，双晶体管
Figure 842158DEST_PATH_IMAGE062
与双晶体管
Figure 975200DEST_PATH_IMAGE064
的集电极还分别通过电阻R 127、电阻R 128与运算放大器
Figure 825344DEST_PATH_IMAGE068
的输入端进行连接，双晶体管
Figure 461862DEST_PATH_IMAGE064
的基极通过电阻R 129与运算放大器
Figure 863893DEST_PATH_IMAGE068
的输入端连接，运算放大器
Figure 953072DEST_PATH_IMAGE068
并联连接有电阻R 130，双晶体管
Figure DEST_PATH_IMAGE071
和双晶体管
Figure 265629DEST_PATH_IMAGE064
的发射极与电流源模块
Figure 756653DEST_PATH_IMAGE072
进行连接。
6.根据权利要求4所述的一种忆阻耦合Hindmarsh-Rose神经元电路，其特征在于，所述第一分数积分器包含运算放大器
Figure 939373DEST_PATH_IMAGE074
、电阻R 107以及第一分数阶电容，电阻R 107的输出端与运算放大器
Figure DEST_PATH_IMAGE075
的输入端以及第一分数阶电容的输入端连接，所述运算放大器
Figure 437219DEST_PATH_IMAGE076
的输出端与第一分数阶电容的输出端连接；
第二分数积分器包含运算放大器
Figure 219712DEST_PATH_IMAGE078
、电阻R 101以及第二分数阶电容，电阻R101的输出端与运算放大器
Figure 565242DEST_PATH_IMAGE078
的输入端以及第二分数阶电容的输入端连接，所述运算放大器
Figure 309076DEST_PATH_IMAGE078
的输出端与第二分数阶电容的输出端连接；
第三分数积分器包含运算放大器
Figure 638426DEST_PATH_IMAGE080
、电阻R 115、电阻R 117以及第三分数阶电容，电阻R 115的输出端与运算放大器
Figure DEST_PATH_IMAGE081
的输入端以及第三分数阶电容的输入端连接，所述运算放大器
Figure 761628DEST_PATH_IMAGE082
的输出端与第三分数阶电容的输出端连接。
7.根据权利要求4所述的一种忆阻耦合Hindmarsh-Rose神经元电路，其特征在于，所述第一交变器包含运算放大器
Figure 696086DEST_PATH_IMAGE084
、电阻R 108和电阻R 119，所述R 119的输出端与运算放大器
Figure 610821DEST_PATH_IMAGE084
的输入端以及电阻R 108的输入端连接，所述运算放大器
Figure 161888DEST_PATH_IMAGE084
的输出端和电阻R 108的输出端连接；
第二交变器包含运算放大器
Figure 695637DEST_PATH_IMAGE086
、电阻R 116、电阻R 118，所述R 116的输出端与运算放大器
Figure DEST_PATH_IMAGE087
的输入端以及电阻R 118的输入端连接，所述运算放大器
Figure 730940DEST_PATH_IMAGE088
的输出端和电阻R 118的输出端连接。
8.根据权利要求6所述的一种忆阻耦合Hindmarsh-Rose神经元电路，其特征在于，各个分数阶忆阻器的电路中使用分数阶电容，所述第一分数阶电容的单位电路模块包括电容
Figure 816576DEST_PATH_IMAGE090
、电容
Figure 323781DEST_PATH_IMAGE092
、电容
Figure 520276DEST_PATH_IMAGE094
和电阻
Figure 694905DEST_PATH_IMAGE096
、电阻
Figure 688794DEST_PATH_IMAGE098
、电阻
Figure 948874DEST_PATH_IMAGE100
，电阻
Figure DEST_PATH_IMAGE101
与电容
Figure 214639DEST_PATH_IMAGE090
并联，电阻
Figure 509354DEST_PATH_IMAGE102
与电容
Figure 691722DEST_PATH_IMAGE092
并联，电阻
Figure 704677DEST_PATH_IMAGE100
与电容
Figure 649499DEST_PATH_IMAGE094
并联，并联之后进行串联，形成第一分数阶电容；
所述第二分数阶电容的单位电路模块包括电容
Figure 798721DEST_PATH_IMAGE104
、电容
Figure 397061DEST_PATH_IMAGE106
、电容
Figure 225209DEST_PATH_IMAGE108
和电阻
Figure 179914DEST_PATH_IMAGE110
、电阻
Figure 308276DEST_PATH_IMAGE112
、电阻
Figure DEST_PATH_IMAGE114
，电阻
Figure DEST_PATH_IMAGE115
与电容
Figure 261539DEST_PATH_IMAGE104
并联，电阻
Figure 249086DEST_PATH_IMAGE112
与电容
Figure 270132DEST_PATH_IMAGE106
并联，电阻
Figure 393946DEST_PATH_IMAGE114
与电容
Figure 599668DEST_PATH_IMAGE108
并联，并联之后进行串联，形成第二分数阶电容；
所述第三分数阶电容的单位电路模块包括电容
Figure DEST_PATH_IMAGE117
、电容
Figure DEST_PATH_IMAGE119
、电容
Figure DEST_PATH_IMAGE121
和电阻
Figure DEST_PATH_IMAGE123
、电阻
Figure DEST_PATH_IMAGE125
、电阻
Figure DEST_PATH_IMAGE127
，电阻
Figure 638294DEST_PATH_IMAGE123
与电容
Figure 194521DEST_PATH_IMAGE117
并联，电阻
Figure 172841DEST_PATH_IMAGE125
与电容
Figure 690410DEST_PATH_IMAGE119
并联，电阻
Figure 386971DEST_PATH_IMAGE127
与电容
Figure 874453DEST_PATH_IMAGE121
并联，并联之后进行串联，形成第三分数阶电容。
CN202110412746.3A 2021-04-16 2021-04-16 一种忆阻耦合Hindmarsh-Rose神经元电路 Active CN112884141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110412746.3A CN112884141B (zh) 2021-04-16 2021-04-16 一种忆阻耦合Hindmarsh-Rose神经元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110412746.3A CN112884141B (zh) 2021-04-16 2021-04-16 一种忆阻耦合Hindmarsh-Rose神经元电路

Publications (2)

Publication Number Publication Date
CN112884141A CN112884141A (zh) 2021-06-01
CN112884141B true CN112884141B (zh) 2022-10-21

Family

ID=76040043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110412746.3A Active CN112884141B (zh) 2021-04-16 2021-04-16 一种忆阻耦合Hindmarsh-Rose神经元电路

Country Status (1)

Country Link
CN (1) CN112884141B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658493B (zh) * 2021-08-20 2023-05-02 安徽大学 一种用于模拟联想记忆的强化学习仿生电路架构
CN114881220B (zh) * 2022-05-17 2023-11-14 常州大学 一种基于fhn神经元的三次非线性函数拟合电路
CN115062772B (zh) * 2022-06-10 2023-09-26 常州大学 一种简单的rc型神经元簇放电电路
CN116402105B (zh) * 2023-04-17 2023-09-22 西安理工大学 具有复杂放电特性分数阶Chay神经元模型的建立方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103324979A (zh) * 2013-06-28 2013-09-25 电子科技大学 一种可编程阈值电路
CN105490801A (zh) * 2016-02-17 2016-04-13 南京师范大学 含有忆阻器的四维分数阶混沌系统电路
CN106936564A (zh) * 2017-02-17 2017-07-07 南京师范大学 一种含有光滑型忆阻器的分数阶混沌电路
CN108319797A (zh) * 2018-03-09 2018-07-24 武汉科技大学 一种分数阶忆阻器的等效电路
CN108768611A (zh) * 2018-06-01 2018-11-06 安徽大学 一种分数阶忆阻时滞混沌电路
CN109117590A (zh) * 2018-09-12 2019-01-01 成都师范学院 电压分数阶积分控制式忆阻器
CN109271742A (zh) * 2018-10-29 2019-01-25 成都师范学院 磁控忆阶元
CN109472348A (zh) * 2018-10-23 2019-03-15 华中科技大学 一种基于忆阻交叉阵列的lstm神经网络系统
CN110598351A (zh) * 2019-09-24 2019-12-20 杭州电子科技大学 一种阈值型忆阻器电路仿真器
CN112329365A (zh) * 2020-10-20 2021-02-05 安顺学院 一种耦合双忆阻器高维隐藏信号发生系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150269485A1 (en) * 2014-03-24 2015-09-24 Qualcomm Incorporated Cold neuron spike timing back-propagation

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103324979A (zh) * 2013-06-28 2013-09-25 电子科技大学 一种可编程阈值电路
CN105490801A (zh) * 2016-02-17 2016-04-13 南京师范大学 含有忆阻器的四维分数阶混沌系统电路
CN106936564A (zh) * 2017-02-17 2017-07-07 南京师范大学 一种含有光滑型忆阻器的分数阶混沌电路
CN108319797A (zh) * 2018-03-09 2018-07-24 武汉科技大学 一种分数阶忆阻器的等效电路
CN108768611A (zh) * 2018-06-01 2018-11-06 安徽大学 一种分数阶忆阻时滞混沌电路
CN109117590A (zh) * 2018-09-12 2019-01-01 成都师范学院 电压分数阶积分控制式忆阻器
CN109472348A (zh) * 2018-10-23 2019-03-15 华中科技大学 一种基于忆阻交叉阵列的lstm神经网络系统
CN109271742A (zh) * 2018-10-29 2019-01-25 成都师范学院 磁控忆阶元
CN110598351A (zh) * 2019-09-24 2019-12-20 杭州电子科技大学 一种阈值型忆阻器电路仿真器
CN112329365A (zh) * 2020-10-20 2021-02-05 安顺学院 一种耦合双忆阻器高维隐藏信号发生系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Coexistent multiple-stability of a fractional-order delayed memristive Chua’s system based on describing function;Dawei Ding 等;《Modern Physics Letters B》;20200228;2050146-1至2050146-22 *
Hidden dynamics in a fractional-order memristive Hindmarsh–Rose model;Yajuan Yu 等;《Nonlinear Dynamics》;20200115;1-16 *
分数阶时滞耦合忆阻混沌系统的动力学及同步分析;翁业翠;《中国优秀硕士学位论文全文数据库信息科技辑》;20210215;第2021年卷(第2期);I135-547 *
基于分数阶忆阻器的4D-Hopfield神经网络动力学分析;丁大为 等;《芜湖职业技术学院学报》;20200331;第22卷(第3期);1-6 *

Also Published As

Publication number Publication date
CN112884141A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112884141B (zh) 一种忆阻耦合Hindmarsh-Rose神经元电路
Pham et al. A novel memristive neural network with hidden attractors and its circuitry implementation
Pinto et al. Synchronous behavior of two coupled electronic neurons
CN110348570B (zh) 一种基于忆阻的神经网络联想记忆方法
CN105577355A (zh) 一种基于二阶有源带通滤波器的压控型忆阻混沌电路
CN108491567B (zh) 一种磁通控制型忆阻器的Simulink建模方法
CN112329365B (zh) 一种耦合双忆阻器高维隐藏信号发生系统
CN111400880A (zh) 基于LTspice模型的阈值型三值忆阻器实现方法
CN111859837B (zh) 基于压控忆阻器的隐藏吸引子混沌系统及电路
Gocheva et al. Modeling of Electronic Circuits with Generalized Nets
CN110896347B (zh) 一种具有离散分岔图的多稳定性混沌系统
CN103236819A (zh) 一种记忆系统混沌信号产生器
CN107017979A (zh) 一种基于广义忆阻模拟器的混沌信号产生电路
CN112906879A (zh) 基于局部有源忆阻器的hr神经元电路模型
CN111162769B (zh) 一种双曲正切型忆阻Duffing混沌模型及电路
Zhang et al. A chaotic oscillator with three independent offset boosters and its simplified circuit implementation
Volos et al. The memristor as an electric synapse-synchronization phenomena
CN109670221B (zh) 一种由分数阶电容构成的三次非线性磁控忆阻电路
US6957204B1 (en) Oscillatary neurocomputers with dynamic connectivity
CN115765964A (zh) 一种具有同构调幅功能的三角波忆阻保守信号发生器
CN108632016B (zh) 一种多吸引子的自治忆阻混沌电路
Ochs et al. Kuramoto model with Hebbian learning mimics spatial correlations causing an optical illusion
Ochs et al. Synthesis, design, and synchronization analysis of coupled linear electrical networks
CN110289944B (zh) 一种基于二极管桥忆阻器的Sallen-Key HPF电路
CN113054947B (zh) 一种ReLU型忆阻模拟器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant