CN111162769B - 一种双曲正切型忆阻Duffing混沌模型及电路 - Google Patents

一种双曲正切型忆阻Duffing混沌模型及电路 Download PDF

Info

Publication number
CN111162769B
CN111162769B CN201911217734.4A CN201911217734A CN111162769B CN 111162769 B CN111162769 B CN 111162769B CN 201911217734 A CN201911217734 A CN 201911217734A CN 111162769 B CN111162769 B CN 111162769B
Authority
CN
China
Prior art keywords
pin
resistor
operational amplifier
resistance
memristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911217734.4A
Other languages
English (en)
Other versions
CN111162769A (zh
Inventor
王梦蛟
邓勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201911217734.4A priority Critical patent/CN111162769B/zh
Publication of CN111162769A publication Critical patent/CN111162769A/zh
Application granted granted Critical
Publication of CN111162769B publication Critical patent/CN111162769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种双曲正切型忆阻Duffing混沌模型及电路技术领域，由电阻、电容、运算放大器、三极管、乘法器构建了两条电路通路和双曲正切型忆阻器模拟等效电路。第二条通道的输出信号作为第一条通道的输入信号；第一条通道、第二条通道、双曲正切型忆阻器模拟等效电路通道的输出信号以及函数信号发生器产生的正弦信号作为第二条通道的输入信号；第二条通道的输出信号作为双曲正切型忆阻器模拟等效电路的输入信号。由于忆阻器的非线性特性和记忆特性，且构建电路所对应的系统为非自治混沌电路系统，使得其系统的平衡点是随着正弦信号不断改变的，故该系统的动力学行为极为丰富、特殊。它产生双边簇发、单边簇发、尖峰数可控的簇发等多种现象的点/点类型簇发，以及簇发共存、混沌与混沌、混沌与周期共存等多种共存行为，能够为保密通信提供了一套及其特殊的秘钥，使得混沌图像加密、语音加密更难破解，大大提高了保密通信的安全性。

Description

一种双曲正切型忆阻Duffing混沌模型及电路
技术领域
本发明属于混沌系统技术领域，涉及一种包含忆阻器的Duffing混沌系统，具体涉及一种具有物理可实现性以及簇发振荡等新颖动力学行为的双曲正切型磁控忆阻Duffing混沌电路模型。
背景技术
忆阻器是继电阻、电容和电感后提出的第四种基本双端电路元件。其具有另三种基本元件的任意组合都不能够替代的非线性特性以及记忆特性，且将其应用于混沌电路后能够较易的产生混沌振荡信号。因此，设计新型忆阻器并把它应用于混沌电路进行研究的想法，近年来受到了非线性等研究领域的极大关注，它的出现也为电子电路的设计以及应用提供了新的研究思路与方案。
目前，在研究忆阻型混沌电路时所采用的忆阻器类型主要为二次非线性忆阻器、三次非线性忆阻器、分段线性忆阻器等电路模型，而有关双曲正切型忆阻器的电路模型研究较少，设计新型双曲正切型忆阻器并与混沌电路相结合的研究也鲜有提出。因此，设计出简明易实现的双曲正切型忆阻混沌电路是十分有价值的。近年来，关于神经元等非线性系统中的簇发现象被学者们广泛认识，不同非自治或自治电路系统中不同类型簇发振荡现象被国内外学者所研究。Duffing系统作为一个具有重要应用背景的经典非自治系统，学者们虽以其为基础展开了一些成功的研究和应用，但所构造的等效电路系统中大多不包含忆阻器，以Duffing系统为基础构建具有丰富动力学行为的忆阻型混沌电路还没有被提出过，这是现有技术的不足之处。且随着对忆阻器、簇发、多稳态研究的兴起，构建设计出新的具有簇发振荡等丰富动力学行为的双曲正切型Duffing电路在相关领域具有潜在的应用价值。
发明内容
针对现有技术存在的问题，本发明提出了一种双曲正切型磁控忆阻Duffing混沌系统的电路构建方法。
1.一种双曲正切型磁控忆阻Duffing混沌系统的电路构建方法，其特征在于，包括以下步骤：
(1)Holmes型Duffing系统的数学模型：
其中x，y为状态变量，I(t)为外加周期策动力Asin(2πFt)，k为阻尼系数，c为系统参数；
(2)本发明设计的双曲正切型磁控忆阻器模型为：
其中为忆阻器内部磁通，正实数α和β为忆阻器内部参数，正实数d表示内部磁通反馈系数，v(t)和i(t)表示两端的输入电压和输出电流；
(3)则(ii)式对应的磁控忆导模型为：
其中表示磁控忆导，φ表示磁通量，α，β为大于零的忆阻器控制参数；
(4)把该磁控忆阻器引入到Holmes系统中，得到了一种新型的双曲正切型磁控忆阻Duffing混沌系统：
式中x,y为系统状态变量；引入的第三个方程为忆阻器内部状态方程；IAC为参数激励Asin(2πFt)；参数α，β，m，d，c均为正实数，α＝0.1，β＝0.5，m＝0.02，d＝0.1，c＝2或0.2；
2.基于系统(iv)构建了一种双曲正切型忆阻Duffing混沌电路，其特征在于，包括第一通道电路、第二通道电路、双曲正切型忆阻模拟等效电路：
系统(iv)中的第一通路模块由运算放大器U1、电容C1、电阻R1、组成的反相积分器，与运算放大器U2、电阻R2、电阻R3组成的反相器构成；所述第一通路的输出信号Vx连接第二通路中电阻R4作为了第二条通路的输入信号；同时该输出信号Vx连接反相器变为-Vx信号作为了第二条通路中乘法器A1、乘法器A2的一路输入信号以及乘法器A3的两路输入信号作用于第二条通路；
系统(iv)中的第二条通路由双曲正切型忆阻模拟等效电路模块、乘法器A1、乘法器A2、乘法器A3、运算放大器U3、电容C2、电阻R4、电阻R5、电阻R6组成的加法器、反相积分器，与运算放大器U4、电阻R7、电阻R8组成的反相器构成；所述第二条通路的输出信号Vy连接第一条通路中电阻R1作为了第一条通路的输入信号，该输出信号Vy连接双曲正切型忆阻模拟等效电路模块中电阻Rα作用于双曲正切型模拟等效电路模块；同时该输出信号Vy连接反相器变为-Vy信号连接第二条通路中的双曲正切型忆阻模拟等效电路模块作为了第二条通路的输入信号，该输出信号-Vy连接双曲正切型忆阻模拟等效电路模块中电阻R9作为了双曲正切型忆阻模拟等效电路模块的输入信号；
系统(ii)中的双曲正切型忆阻模拟等效电路模块由运算放大器U5、运算放大器U6、乘法器A4、电阻R9、电阻R10、电阻R11、电阻R12、电阻RH、电阻Rα、电阻Rβ、电容C3组成的加法器、反相积分器，与运算放大器U7、运算放大器U8、三极管Q1、三极管Q2、三极管Q3、三极管Q4、滑动变阻器RW、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻RF、电阻RC1、电阻RC2、电阻RT1、电阻RT2组成的双曲正切函数电路模块构成；所述双曲正切型忆阻模拟等效电路模块的输出信号连接第二条通路中运算放大器U2作用于第二条通路。
3.所述的一种双曲正切型忆阻Duffing混沌系统的电路构建方法，其特征在于：所述的运算放大器U1、运算放大器U2、运算放大器U3、运算放大器U4、运算放大器U5、运算放大器U6、运算放大器U7、运算放大器U8采用运算放大器TL082CP，乘法器A1、乘法器A2、乘法器A3、乘法器A4采用乘法器AD633JN，三极管Q1、三极管Q2、三极管Q3、三极管Q4采用三极管MPS2222。
所述运算放大器U1的第1引脚通过电阻R2连接运算放大器U2的第2引脚，通过电阻R4连接运算放大器U3的第2引脚，通过电容C1连接运算放大器U1的第2引脚；第2引脚通过电阻R1连接运算放大器U3的第1引脚，通过电容C1连接运算放大器U1的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U2的第1引脚通过电阻R3连接运算放大器U2的第2引脚，直接连接乘法器A1的第1引脚，直接连接乘法器A2的第1引脚，直接连接乘法器A3的第1引脚、第3引脚；第2引脚通过电阻R2连接运算放大器U1的第1引脚，通过电阻R3连接运算放大器U2的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U3的第1引脚通过电阻R7连接运算放大器U4的第2引脚，通过电阻R1连接运算放大器U1的第2引脚，通过电阻Rα连接运算放大器U3的第2引脚，直接连接乘法器A4的第3引脚；第2引脚通过电阻R4连接运算放大器U1的第1引脚，通过电阻R5连接乘法器A1的第7引脚，通过电阻R6连接乘法器A2的第7引脚，通过电容C2连接运算放大器U3第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U4的第1引脚通过电阻R8连接运算放大器U4的第2引脚，通过电阻R9连接运算放大器U5的第2引脚；第2引脚通过电阻R7连接运算放大器U3的第1引脚，通过电阻R8连接运算放大器U4的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U5的第1引脚通过电阻R11连接运算放大器U6的第2引脚，通过电阻R10连接运算放大器U5的第2引脚，通过电容C3连接运算放大器U5的第2引脚；第2引脚通过电阻R9连接运算放大器U4的第1引脚，通过电阻R10连接运算放大器U5的第1引脚，通过电容C3连接运算放大器U5的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U6的第1引脚通过电阻RH连接运算放大器U6的第3引脚，通过电阻R13连接运算放大器U7的第2引脚；第2引脚通过电阻通过R11连接运算放大器U5的第1引脚；第3引脚通过电阻R12接地，通过电阻RH连接运算放大器U6的第1引脚；第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U7的第1引脚通过电阻RF连接运算放大器U7的第2引脚，直接连接三极管Q1的第2引脚；第2引脚通过电阻RF连接运算放大器U7的第1引脚，通过电阻R13连接运算放大器U6的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U8的第1引脚通过电阻R17连接运算放大器U8的第2引脚，直接连接乘法器A4的第1引脚；第2引脚通过电阻R17连接运算放大器U8的第1引脚，通过电阻R14连接三极管Q1的第3引脚；第3引脚通过电阻R15连接三极管Q2的第3引脚，通过电阻R16接地并连接三极管Q2的第2引脚；第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述乘法器A1的第1引脚直接连接运算放大器U2的第1引脚；第3引脚直接连接外加激励IAC；第7引脚通过电阻R5连接运算放大器U3的第2引脚；第2引脚、第4引脚、第6引脚接地，第5引脚连接负电压源VEE，第8引脚连接正电压源VCC。
所述乘法器A2的第1引脚直接连接运算放大器U2的第1引脚；第3引脚直接连接乘法器A3的第7引脚；第7引脚通过电阻R6连接运算放大器U3的第2引脚；第2引脚、第4引脚、第6引脚接地，第5引脚连接负电压源VEE，第8引脚连接正电压源VCC。
所述乘法器A3的第1引脚直接连接运算放大器U2的第1引脚；第3引脚直接连接运算放大器U2的第1引脚；第7引脚连接乘法器A2的第3引脚；第2引脚、第4引脚、第6引脚接地，第5引脚连接负电压源VEE，第8引脚连接正电压源VCC。
所述乘法器A4的第1引脚直接连接运算放大器U8的第1引脚；第3引脚直接连接运算放大器U3的第1引脚；第7引脚通过电阻Rβ连接运算放大器U3的第2引脚；第2引脚、第4引脚、第6引脚接地，第5引脚连接负电压源VEE，第8引脚连接正电压源VCC。
所述三极管Q1的第1引脚直接连接三极管Q2的第1引脚，直接连接三极管Q3的第3引脚；第2引脚通过电阻RF连接运算放大器U7的第2引脚；第3引脚通过电阻RC1连接正电源VCC，通过电阻R14连接运算放大器U8的第2引脚。
所述三极管Q2的第1引脚直接连接三极管Q1的第1引脚，直接连接三极管Q3的第3引脚；第2引脚通过电阻R15连接运算放大器U8的第3引脚，并直接接地；第3引脚通过电阻RC2连接正电源VCC，通过电阻R15连接运算放大器U8的第3引脚。
所述三极管Q3的第1引脚电阻RT1连接负电源VEE；第2引脚直接连接三极管Q4的第2引脚，直接连接三极管Q4的第3引脚，通过滑动变阻器RW接地；第3引脚直接连接三极管Q1的第1引脚，直接连接三极管Q2的第1引脚。
所述三极管Q4的第1引脚电阻RT2连接负电源VEE；第2引脚直接连接三极管Q3的第2引脚，直接连接三极管Q4的第3引脚，通过滑动变阻器RW接地；第3引脚直接连接三极管Q4的第2引脚，直接连接三极管Q3的第2引脚，通过滑动变阻器RW接地。
4.所述的一种双曲正切型忆阻Duffing混沌系统的电路构建方法，其特征在于：所述的第一通道中电阻R1＝5kΩ、电阻R2＝500kΩ、电阻R3＝1kΩ、电容C1＝10nF；第二通道中R4＝10kΩ、电阻R5＝10kΩ、电阻R6＝100kΩ、电阻R7＝10kΩ、电阻R8＝10kΩ、电容C2＝10nF；所述双曲正切型忆阻模拟等效电路模块中电阻R9＝10kΩ、电阻R10＝10kΩ、电阻R11＝10kΩ、电阻R12＝10kΩ、电阻R13＝10kΩ、电阻R14＝10kΩ、电阻R15＝10kΩ、电阻R16＝10kΩ、电阻R17＝10kΩ、电阻R18＝10kΩ、电阻RH＝10kΩ、电阻Rα＝100kΩ、电阻Rβ＝200kΩ、电阻RF＝0.52kΩ、电阻RC1＝1kΩ、电阻RC2＝1kΩ、电阻RT1＝2kΩ、电阻RT2＝2kΩ、滑动电阻器RW＝9.8kΩ、电容C3＝10nF；外加激励IAC为函数信号发生器产生的正弦信号、正电压源VCC的值为+15V、负电压源VEE的值为-15V。
有益效果：本发明利用元件搭建了三条电路通道。由于忆阻器具有的非线性特征和记忆特性，以及非自治系统的特殊性，使得该Duffing电路系统可以产生双边簇发、单边簇发、尖峰数可控的簇发等多种现象的点/点类型簇发，以及簇发共存、混沌与混沌、混沌与周期共存等多种共存行为。设计的电路可以结合分叉分析解释其簇发产生机理，这些特殊丰富的动力学现象能够为保密通信提供了一套更加新颖且特殊秘钥，使得混沌保密更加难以破解，提高了保密通信的安全性，为混沌系统在保密通信中的应用提供了技术参考。
附图说明
图1为本发明实施例提供的双曲正切型忆阻Duffing混沌电路连接示意图。
图2为本发明实施例提供的电路仿真中第一通路输出信号Vx与第二通路输出信号Vy的双涡卷混沌吸引子的相位图。
图3为本发明实施例提供的电路仿真中第一通路输出信号Vx与第二通路输出信号Vy的单涡卷共存混沌吸引子的相位图。
图4为本发明实施例提供的电路仿真中第一通路输出信号Vx与第二通路输出信号Vy的非对称单边簇发共存的相位图。
图5为本发明实施例提供的电路仿真中第一通路输出信号Vx的非对称单边簇发共存的时序图。
图6本发明实施例提供的电路仿真中第一通路输出信号Vx与第二通路输出信号Vy的非完全对称双边簇发吸引子的相位图。
图7本发明实施例提供的电路仿真中外加激励信号IAC与第一通路输出信号Vx的非完全对称双边簇发的转换相图。
图8为本发明实施例提供的电路仿真中第一通路输出信号Vx的非完全对称双边簇发的时序图。
具体实施方式
为了使本发明的目的及技术方案更加清楚明白，以下结合附图和实施例，对本发明的应用原理作详细的描述。
1.一种双曲正切型磁控忆阻Duffing混沌系统的电路构建方法，其特征在于，包括以下步骤：
(1)Holmes型Duffing系统的数学模型：
其中x，y为状态变量，I(t)为外加周期策动力Asin(2πFt)，k为阻尼系数，c为系统参数；
本发明设计的双曲正切型磁控忆阻器模型为：
其中为忆阻器内部磁通，正实数α和β为忆阻器内部参数，正实数d表示内部磁通反馈系数，v(t)和i(t)表示两端的输入电压和输出电流；
(3)则(ii)式对应的磁控忆导模型为：
其中表示磁控忆导，φ表示磁通量，α，β为大于零的忆阻器控制参数；
(5)把该磁控忆阻器引入到Holmes系统中，得到了一种新型的双曲正切型磁控忆阻Duffing混沌系统：
式中x,y为系统状态变量；引入的第三个方程为忆阻器内部状态方程；IAC为参数激励Asin(2πFt)；参数α，β，m，d，c均为正实数，α＝0.1，β＝0.5，m＝0.02，d＝0.1，c＝2或0.2；
2.基于系统(iv)构建了一种双曲正切型忆阻Duffing混沌电路，其特征在于，包括第一通道电路、第二通道电路、双曲正切型忆阻模拟等效电路：
系统(iv)中的第一通路模块由运算放大器U1、电容C1、电阻R1、组成的反相积分器，与运算放大器U2、电阻R2、电阻R3组成的反相器构成；所述第一通路的输出信号Vx连接第二通路中电阻R4作为了第二条通路的输入信号；同时该输出信号Vx连接反相器变为-Vx信号作为了第二条通路中乘法器A1、乘法器A2的一路输入信号以及乘法器A3的两路输入信号作用于第二条通路；
系统(iv)中的第二条通路由双曲正切型忆阻模拟等效电路模块、乘法器A1、乘法器A2、乘法器A3、运算放大器U3、电容C2、电阻R4、电阻R5、电阻R6组成的加法器、反相积分器，与运算放大器U4、电阻R7、电阻R8组成的反相器构成；所述第二条通路的输出信号Vy连接第一条通路中电阻R1作为了第一条通路的输入信号，该输出信号Vy连接双曲正切型忆阻模拟等效电路模块中电阻Rα作用于双曲正切型模拟等效电路模块；同时该输出信号Vy连接反相器变为-Vy信号连接第二条通路中的双曲正切型忆阻模拟等效电路模块作为了第二条通路的输入信号，该输出信号-Vy连接双曲正切型忆阻模拟等效电路模块中电阻R9作为了双曲正切型忆阻模拟等效电路模块的输入信号；
系统(ii)中的双曲正切型忆阻模拟等效电路模块由运算放大器U5、运算放大器U6、乘法器A4、电阻R9、电阻R10、电阻R11、电阻R12、电阻RH、电阻Rα、电阻Rβ、电容C3组成的加法器、反相积分器，与运算放大器U7、运算放大器U8、三极管Q1、三极管Q2、三极管Q3、三极管Q4、滑动变阻器RW、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻RF、电阻RC1、电阻RC2、电阻RT1、电阻RT2组成的双曲正切函数电路模块构成；所述双曲正切型忆阻模拟等效电路模块的输出信号连接第二条通路中运算放大器U2作用于第二条通路。
3.所述的一种双曲正切型忆阻Duffing混沌系统的电路构建方法，其特征在于：所述的运算放大器U1、运算放大器U2、运算放大器U3、运算放大器U4、运算放大器U5、运算放大器U6、运算放大器U7、运算放大器U8采用运算放大器TL082CP，乘法器A1、乘法器A2、乘法器A3、乘法器A4采用乘法器AD633JN，三极管Q1、三极管Q2、三极管Q3、三极管Q4采用三极管MPS2222。
所述运算放大器U1的第1引脚通过电阻R2连接运算放大器U2的第2引脚，通过电阻R4连接运算放大器U3的第2引脚，通过电容C1连接运算放大器U1的第2引脚；第2引脚通过电阻R1连接运算放大器U3的第1引脚，通过电容C1连接运算放大器U1的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U2的第1引脚通过电阻R3连接运算放大器U2的第2引脚，直接连接乘法器A1的第1引脚，直接连接乘法器A2的第1引脚，直接连接乘法器A3的第1引脚、第3引脚；第2引脚通过电阻R2连接运算放大器U1的第1引脚，通过电阻R3连接运算放大器U2的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U3的第1引脚通过电阻R7连接运算放大器U4的第2引脚，通过电阻R1连接运算放大器U1的第2引脚，通过电阻Rα连接运算放大器U3的第2引脚，直接连接乘法器A4的第3引脚；第2引脚通过电阻R4连接运算放大器U1的第1引脚，通过电阻R5连接乘法器A1的第7引脚，通过电阻R6连接乘法器A2的第7引脚，通过电容C2连接运算放大器U3第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U4的第1引脚通过电阻R8连接运算放大器U4的第2引脚，通过电阻R9连接运算放大器U5的第2引脚；第2引脚通过电阻R7连接运算放大器U3的第1引脚，通过电阻R8连接运算放大器U4的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U5的第1引脚通过电阻R11连接运算放大器U6的第2引脚，通过电阻R10连接运算放大器U5的第2引脚，通过电容C3连接运算放大器U5的第2引脚；第2引脚通过电阻R9连接运算放大器U4的第1引脚，通过电阻R10连接运算放大器U5的第1引脚，通过电容C3连接运算放大器U5的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U6的第1引脚通过电阻RH连接运算放大器U6的第3引脚，通过电阻R13连接运算放大器U7的第2引脚；第2引脚通过电阻通过R11连接运算放大器U5的第1引脚；第3引脚通过电阻R12接地，通过电阻RH连接运算放大器U6的第1引脚；第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U7的第1引脚通过电阻RF连接运算放大器U7的第2引脚，直接连接三极管Q1的第2引脚；第2引脚通过电阻RF连接运算放大器U7的第1引脚，通过电阻R13连接运算放大器U6的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述运算放大器U8的第1引脚通过电阻R17连接运算放大器U8的第2引脚，直接连接乘法器A4的第1引脚；第2引脚通过电阻R17连接运算放大器U8的第1引脚，通过电阻R14连接三极管Q1的第3引脚；第3引脚通过电阻R15连接三极管Q2的第3引脚，通过电阻R16接地并连接三极管Q2的第2引脚；第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
所述乘法器A1的第1引脚直接连接运算放大器U2的第1引脚；第3引脚直接连接外加激励IAC；第7引脚通过电阻R5连接运算放大器U3的第2引脚；第2引脚、第4引脚、第6引脚接地，第5引脚连接负电压源VEE，第8引脚连接正电压源VCC。
所述乘法器A2的第1引脚直接连接运算放大器U2的第1引脚；第3引脚直接连接乘法器A3的第7引脚；第7引脚通过电阻R6连接运算放大器U3的第2引脚；第2引脚、第4引脚、第6引脚接地，第5引脚连接负电压源VEE，第8引脚连接正电压源VCC。
所述乘法器A3的第1引脚直接连接运算放大器U2的第1引脚；第3引脚直接连接运算放大器U2的第1引脚；第7引脚连接乘法器A2的第3引脚；第2引脚、第4引脚、第6引脚接地，第5引脚连接负电压源VEE，第8引脚连接正电压源VCC。
所述乘法器A4的第1引脚直接连接运算放大器U8的第1引脚；第3引脚直接连接运算放大器U3的第1引脚；第7引脚通过电阻Rβ连接运算放大器U3的第2引脚；第2引脚、第4引脚、第6引脚接地，第5引脚连接负电压源VEE，第8引脚连接正电压源VCC。
所述三极管Q1的第1引脚直接连接三极管Q2的第1引脚，直接连接三极管Q3的第3引脚；第2引脚通过电阻RF连接运算放大器U7的第2引脚；第3引脚通过电阻RC1连接正电源VCC，通过电阻R14连接运算放大器U8的第2引脚。
所述三极管Q2的第1引脚直接连接三极管Q1的第1引脚，直接连接三极管Q3的第3引脚；第2引脚通过电阻R15连接运算放大器U8的第3引脚，并直接接地；第3引脚通过电阻RC2连接正电源VCC，通过电阻R15连接运算放大器U8的第3引脚。
所述三极管Q3的第1引脚电阻RT1连接负电源VEE；第2引脚直接连接三极管Q4的第2引脚，直接连接三极管Q4的第3引脚，通过滑动变阻器RW接地；第3引脚直接连接三极管Q1的第1引脚，直接连接三极管Q2的第1引脚。
所述三极管Q4的第1引脚电阻RT2连接负电源VEE；第2引脚直接连接三极管Q3的第2引脚，直接连接三极管Q4的第3引脚，通过滑动变阻器RW接地；第3引脚直接连接三极管Q4的第2引脚，直接连接三极管Q3的第2引脚，通过滑动变阻器RW接地。
4.所述的一种双曲正切型忆阻Duffing混沌系统的电路构建方法，其特征在于：所述的第一通道中电阻R1＝5kΩ、电阻R2＝500kΩ、电阻R3＝1kΩ、电容C1＝10nF；第二通道中R4＝10kΩ、电阻R5＝10kΩ、电阻R6＝100kΩ、电阻R7＝10kΩ、电阻R8＝10kΩ、电容C2＝10nF；所述双曲正切型忆阻模拟等效电路模块中电阻R9＝10kΩ、电阻R10＝10kΩ、电阻R11＝10kΩ、电阻R12＝10kΩ、电阻R13＝10kΩ、电阻R14＝10kΩ、电阻R15＝10kΩ、电阻R16＝10kΩ、电阻R17＝10kΩ、电阻R18＝10kΩ、电阻RH＝10kΩ、电阻Rα＝100kΩ、电阻Rβ＝200kΩ、电阻RF＝0.52kΩ、电阻RC1＝1kΩ、电阻RC2＝1kΩ、电阻RT1＝2kΩ、电阻RT2＝2kΩ、滑动电阻器RW＝9.8kΩ、电容C3＝10nF；外加激励IAC为函数信号发生器产生的正弦信号、正电压源VCC的值为+15V、负电压源VEE的值为-15V。
5.本发明电路实现的双曲正切型忆阻Duffing混沌电路，由两条通道外加忆阻器模块组合得到三路信号，采用Multisim仿真软件进行了验证，通过调节外部函数信号发生器正弦激励IAC的幅值和频率获得的双涡卷混沌吸引子、单涡卷混沌共存吸引子在Vx-Vy平面上的旋转轨迹如图2、图3所示，获得的非对称单边簇发共存在Vx-Vy平面上的旋转轨迹如图4所示、在Vx通道的时序波形如图5所示，获得的非完全对称双边簇发在Vx-Vy平面上的旋转轨迹如图6所示、在IAC-Vx面的转换相图如图7所示、在Vx通道的时序波形如图8所示。从而验证了系统设计的可行性和物理可实现性。

Claims (3)

1.一种双曲正切型磁控忆阻Duffing混沌系统的电路构建方法，其特征在于，包括以下步骤：
(1)Holmes型Duffing系统的数学模型：
其中x，y为状态变量，I(t)为外加周期策动力Asin(2πFt)，k为阻尼系数，c为系统参数；
(2)本发明设计的双曲正切型磁控忆阻器模型为：
其中为忆阻器内部磁通，正实数α和β为忆阻器内部参数，正实数d表示内部磁通/>反馈系数，v(t)和i(t)表示两端的输入电压和输出电流；
(3)则(ii)式对应的磁控忆导模型为：
其中表示磁控忆导，/>表示磁通量，α，β为大于零的忆阻器控制参数；
(4)把该磁控忆阻器引入到Holmes系统中，得到了一种新型的双曲正切型磁控忆阻Duffing混沌系统：
式中x,y为系统状态变量；引入的第三个方程为忆阻器内部状态方程；IAC为参数激励Asin(2πFt)；参数α，β，m，d，c均为正实数，α＝0.1，β＝0.5，m＝0.02，d＝0.1，c＝2或0.2；
(5)基于系统(iv)构建了一种双曲正切型忆阻Duffing混沌电路，其特征在于，包括第一通道电路、第二通道电路、双曲正切型忆阻模拟等效电路：
系统(iv)中的第一通路模块由运算放大器U1、电容C1、电阻R1、组成的反相积分器，与运算放大器U2、电阻R2、电阻R3组成的反相器构成；所述第一通路的输出信号Vx连接第二通路中电阻R4作为了第二条通路的输入信号；同时该输出信号Vx连接反相器变为-Vx信号作为了第二条通路中乘法器A1、乘法器A2的一路输入信号以及乘法器A3的两路输入信号作用于第二条通路；运算放大器U1的第1引脚通过电阻R2连接运算放大器U2的第2引脚，通过电阻R4连接运算放大器U3的第2引脚，通过电容C1连接运算放大器U1的第2引脚；第2引脚通过电阻R1连接运算放大器U3的第1引脚，通过电容C1连接运算放大器U1的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空；运算放大器U2的第1引脚通过电阻R3连接运算放大器U2的第2引脚，直接连接乘法器A1的第1引脚，直接连接乘法器A2的第1引脚，直接连接乘法器A3的第1引脚、第3引脚；第2引脚通过电阻R2连接运算放大器U1的第1引脚，通过电阻R3连接运算放大器U2的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空；
系统(iv)中的第二条通路由双曲正切型忆阻模拟等效电路模块、乘法器A1、乘法器A2、乘法器A3、运算放大器U3、电容C2、电阻R4、电阻R5、电阻R6组成的加法器、反相积分器，与运算放大器U4、电阻R7、电阻R8组成的反相器构成；所述第二条通路的输出信号Vy连接第一条通路中电阻R1作为了第一条通路的输入信号，该输出信号Vy连接双曲正切型忆阻模拟等效电路模块中电阻Rα作用于双曲正切型模拟等效电路模块；同时该输出信号Vy连接反相器变为-Vy信号连接第二条通路中的双曲正切型忆阻模拟等效电路模块作为了第二条通路的输入信号，该输出信号-Vy连接双曲正切型忆阻模拟等效电路模块中电阻R9作为了双曲正切型忆阻模拟等效电路模块的输入信号；运算放大器U3的第1引脚通过电阻R7连接运算放大器U4的第2引脚，通过电阻R1连接运算放大器U1的第2引脚，通过电阻Rα连接运算放大器U3的第2引脚，直接连接乘法器A4的第3引脚；第2引脚通过电阻R4连接运算放大器U1的第1引脚，通过电阻R5连接乘法器A1的第7引脚，通过电阻R6连接乘法器A2的第7引脚，通过电容C2连接运算放大器U3第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空；运算放大器U4的第1引脚通过电阻R8连接运算放大器U4的第2引脚，通过电阻R9连接运算放大器U5的第2引脚；第2引脚通过电阻R7连接运算放大器U3的第1引脚，通过电阻R8连接运算放大器U4的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空；
系统(ii)中的双曲正切型忆阻模拟等效电路模块由运算放大器U5、运算放大器U6、乘法器A4、电阻R9、电阻R10、电阻R11、电阻R12、电阻RH、电阻Rα、电阻Rβ、电容C3组成的加法器、反相积分器，与运算放大器U7、运算放大器U8、三极管Q1、三极管Q2、三极管Q3、三极管Q4、滑动变阻器RW、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻RF、电阻RC1、电阻RC2、电阻RT1、电阻RT2组成的双曲正切函数电路模块构成；所述双曲正切型忆阻模拟等效电路模块的输出信号-连接第二条通路中运算放大器U2作用于第二条通路；运算放大器U5的第1引脚通过电阻R11连接运算放大器U6的第2引脚，通过电阻R10连接运算放大器U5的第2引脚，通过电容C3连接运算放大器U5的第2引脚；第2引脚通过电阻R9连接运算放大器U4的第1引脚，通过电阻R10连接运算放大器U5的第1引脚，通过电容C3连接运算放大器U5的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空；运算放大器U6的第1引脚通过电阻RH连接运算放大器U6的第3引脚，通过电阻R13连接运算放大器U7的第2引脚；第2引脚通过电阻通过R11连接运算放大器U5的第1引脚；第3引脚通过电阻R12接地，通过电阻RH连接运算放大器U6的第1引脚；第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空；运算放大器U7的第1引脚通过电阻RF连接运算放大器U7的第2引脚，直接连接三极管Q1的第2引脚；第2引脚通过电阻RF连接运算放大器U7的第1引脚，通过电阻R13连接运算放大器U6的第1引脚；第3引脚接地，第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空；运算放大器U8的第1引脚通过电阻R17连接运算放大器U8的第2引脚，直接连接乘法器A4的第1引脚；第2引脚通过电阻R17连接运算放大器U8的第1引脚，通过电阻R14连接三极管Q1的第3引脚；第3引脚通过电阻R15连接三极管Q2的第3引脚，通过电阻R16接地并连接三极管Q2的第2引脚；第4引脚连接负电压源VEE，第8引脚连接正电压源VCC；第5引脚、第6引脚、第7引脚悬空。
2.根据权利要求1所述的一种双曲正切型磁控忆阻Duffing混沌系统的电路构建方法，其特征在于：所述的运算放大器U1、运算放大器U2、运算放大器U3、运算放大器U4、运算放大器U5、运算放大器U6、运算放大器U7、运算放大器U8采用运算放大器TL082CP，乘法器A1、乘法器A2、乘法器A3、乘法器A4采用乘法器AD633JN，三极管Q1、三极管Q2、三极管Q3、三极管Q4采用三极管MPS2222。
3.根据权利要求1所述的一种双曲正切型磁控忆阻Duffing混沌系统的电路构建方法，其特征在于：所述的第一通道中电阻R1＝5kΩ、电阻R2＝500kΩ、电阻R3＝1kΩ、电容C1＝10nF；第二通道中R4＝10kΩ、电阻R5＝10kΩ、电阻R6＝100kΩ、电阻R7＝10kΩ、电阻R8＝10kΩ、电容C2＝10nF；所述双曲正切型忆阻模拟等效电路模块中电阻R9＝10kΩ、电阻R10＝10kΩ、电阻R11＝10kΩ、电阻R12＝10kΩ、电阻R13＝10kΩ、电阻R14＝10kΩ、电阻R15＝10kΩ、电阻R16＝10kΩ、电阻R17＝10kΩ、电阻R18＝10kΩ、电阻RH＝10kΩ、电阻Rα＝100kΩ、电阻Rβ＝200kΩ、电阻RF＝0.52kΩ、电阻RC1＝1kΩ、电阻RC2＝1kΩ、电阻RT1＝2kΩ、电阻RT2＝2kΩ、滑动电阻器RW＝9.8kΩ、电容C3＝10nF；外加激励IAC为函数信号发生器产生的正弦信号、正电压源VCC的值为+15V、负电压源VEE的值为-15V。
CN201911217734.4A 2019-12-03 2019-12-03 一种双曲正切型忆阻Duffing混沌模型及电路 Active CN111162769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911217734.4A CN111162769B (zh) 2019-12-03 2019-12-03 一种双曲正切型忆阻Duffing混沌模型及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911217734.4A CN111162769B (zh) 2019-12-03 2019-12-03 一种双曲正切型忆阻Duffing混沌模型及电路

Publications (2)

Publication Number Publication Date
CN111162769A CN111162769A (zh) 2020-05-15
CN111162769B true CN111162769B (zh) 2023-07-25

Family

ID=70556484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911217734.4A Active CN111162769B (zh) 2019-12-03 2019-12-03 一种双曲正切型忆阻Duffing混沌模型及电路

Country Status (1)

Country Link
CN (1) CN111162769B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112134680B (zh) * 2020-08-14 2021-10-29 中国地质大学（武汉） 一种基于磁控忆阻器的混沌电路
CN113328738B (zh) * 2021-05-31 2022-09-16 郑州轻工业大学 一种通用型双曲函数忆阻器电路模型

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745655A (en) * 1994-02-02 1998-04-28 Gold Star Electron Co., Ltd. Chaotic neural circuit and chaotic neural network using the same
CN103856317A (zh) * 2014-02-22 2014-06-11 滨州学院 一种分数阶次不同的经典Lorenz型混沌切换系统方法及电路
CN104378197A (zh) * 2014-12-03 2015-02-25 王忠林 基于忆阻器的含x方的Lorenz型超混沌系统的构建方法及电路
CN105827393A (zh) * 2016-05-27 2016-08-03 马英杰 Holmes-Duffing混沌系统及FPGA数字电路
CN109302279A (zh) * 2018-12-11 2019-02-01 湘潭大学 一种四翼吸引子旋转的忆阻混沌模型及电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950712B2 (en) * 2002-07-30 2005-09-27 Yamaha Hatsudoki Kabushiki Kaisha System and method for nonlinear dynamic control based on soft computing with discrete constraints
CN202602616U (zh) * 2012-05-30 2012-12-12 西安航天民芯科技有限公司 一种具有1/v2校正的乘法器电路
CN104393986B (zh) * 2014-12-03 2016-08-24 国网山东省电力公司临清市供电公司 一种基于忆阻器的四翼超混沌系统的构建方法及电路实现
CN104468081B8 (zh) * 2014-12-03 2016-06-08 国网山东省电力公司济宁供电公司 基于忆阻器的含y方的Lu型超混沌系统电路
CN110399648A (zh) * 2019-07-03 2019-11-01 常州大学 一种用理想忆阻耦合强度控制的三维hnn模型实现电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745655A (en) * 1994-02-02 1998-04-28 Gold Star Electron Co., Ltd. Chaotic neural circuit and chaotic neural network using the same
CN103856317A (zh) * 2014-02-22 2014-06-11 滨州学院 一种分数阶次不同的经典Lorenz型混沌切换系统方法及电路
CN104378197A (zh) * 2014-12-03 2015-02-25 王忠林 基于忆阻器的含x方的Lorenz型超混沌系统的构建方法及电路
CN105827393A (zh) * 2016-05-27 2016-08-03 马英杰 Holmes-Duffing混沌系统及FPGA数字电路
CN109302279A (zh) * 2018-12-11 2019-02-01 湘潭大学 一种四翼吸引子旋转的忆阻混沌模型及电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于双曲余弦函数的忆阻超混沌系统及其动力学特性分析;周玲;;科学技术创新(第28期);全文 *
忆阻混沌电路的分析与实现;包伯成;胡文;许建平;刘中;邹凌;;物理学报(第12期);全文 *

Also Published As

Publication number Publication date
CN111162769A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
Wang et al. Finite-time synchronization of memristor chaotic systems and its application in image encryption
Callegari et al. Spectral properties of chaos-based FM signals: Theory and simulation results
CN111162769B (zh) 一种双曲正切型忆阻Duffing混沌模型及电路
CN112884141B (zh) 一种忆阻耦合Hindmarsh-Rose神经元电路
CN103684264A (zh) 一种忆阻电路与非线性电路可切换的混沌信号源
Garanayak et al. A high-speed master-slave ADALINE for accurate power system harmonic and inter-harmonic estimation
Eggleston Basic electronics for scientists and engineers
CN108427843A (zh) 一种具有隐藏共存非对称行为的三维忆阻Hindmarsh-Rose模型电路
Fu et al. Robust tracking control of interval type-2 positive Takagi–Sugeno fuzzy systems with external disturbance
Zhang et al. A chaotic oscillator with three independent offset boosters and its simplified circuit implementation
CN108768611B (zh) 一种分数阶忆阻时滞混沌电路
Du et al. A mem-element wien-bridge circuit with amplitude modulation and three kinds of offset boosting
CN102946309B (zh) 一种超混沌电路
Rahma et al. Memristive nonlinear electronic circuits: dynamics, synchronization and applications
CN112906878A (zh) 一种模拟电磁辐射下的Hopfield神经网络模型
Wang et al. Parameter‐Independent Dynamical Behaviors in Memristor‐Based Wien‐Bridge Oscillator
Wu et al. Robust adaptive finite-time synchronization of nonlinear resource management system
Wang et al. Reliable H∞ filtering for stochastic spatial–temporal systems with sensor saturations and failures
Wang et al. Chaos bursting synchronization of mismatched Hindmarsh–Rose systems via a single adaptive feedback controller
CN107623567B (zh) 一种具有恒李亚普诺夫指数谱的混沌电路
CN106921344A (zh) 一种基于广义忆阻的自激振荡混沌系统
CN110175384B (zh) 一种二次光滑流控忆阻器模拟电路
CN107124260A (zh) 一种基于有源二极管桥忆阻的二阶非自治混沌电路
CN109474416B (zh) 一种含有隐藏吸引子的超混沌信号发生电路
CN112039515A (zh) 一种并联型非对称二极管桥忆阻模拟器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant