CN107506525A - 一种忆感器的构建方法及其应用 - Google Patents
一种忆感器的构建方法及其应用 Download PDFInfo
- Publication number
- CN107506525A CN107506525A CN201710586029.6A CN201710586029A CN107506525A CN 107506525 A CN107506525 A CN 107506525A CN 201710586029 A CN201710586029 A CN 201710586029A CN 107506525 A CN107506525 A CN 107506525A
- Authority
- CN
- China
- Prior art keywords
- pin
- multiplier
- module
- sensor
- connections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
本发明涉及电路设计技术领域，特别公开了一种忆感器的构建方法及其应用。本发明公开了一种忆感器的构建方法和电路实现，由集成运算放大器U1和电阻、电容实现加法，反相和积分运算，利用乘法器A1和乘法器A2实现乘法运算。本发明的电路产生的滞回曲线使用的频率范围较宽（10Hz~1500Hz），忆感电路的抗干扰能力较强。发明电路结构简单，易于硬件实现，使用频率范围较宽，可使用于混沌电路等其他非线性电路中。
Description
（一）技术领域
本发明涉及电路设计技术领域，特别涉及一种忆感器的构建方法及其应用。
（二）背景技术
忆感器作为一种新型的电路元器件，与忆阻器、忆容器都是典型的非线性具有记忆特性的元件，由于这三种元件的独特的性质，可应用于非易失性存储和人工神经网络领域。自2008年HP公司报道了利用纳米材料研制出了忆阻器以来，忆阻器的剑魔和电路实现引起了国内外许多学者的关注，尽管忆感器和忆容器元件也具有独特的性质，但是由于现代的制造技术很难实现，人们对忆感器和忆容器的关注较少。近来，对忆感器和忆容器的仿真建模和电路实现成为许多学者研究的热点。
（三）发明内容
本发明为了弥补现有技术的不足，提供了一种电路简单、易于实现、能够产生滞回曲线的忆感器的构建方法及应用。
本发明是通过如下技术方案实现的：
一种忆感器的构建方法，包括如下步骤：
（1）根据忆感器的韦-安特性和安-韦特性：和，将忆感器的电路模型构建为：；其中，为t时刻流过忆感器的电流，表示t时刻忆感器的磁通，L和L-1分别表示忆感器和忆感倒数，表示对磁通的积分，；
（2）忆感器倒数模型为：，其中β是大于零的参数。
根据上述构建方法得到的忆感器的应用为：基于忆感器模型构造的电路，由积分模块、乘法模块、反相模块和加法模块四个模块组成，积分模块由集成运算放大器U1以及电阻、电容组成；反相模块由集成运算放大器U1和电阻组成，加法模块由集成运算放大器U1和电阻组成，乘法模块由乘法器A1和乘法器A2实现模块中的乘法运算；
输入电压v作用于第一积分器，第一积分器的输出作用于第二积分器，还作用于反相模块和乘法模块中的乘法器A2，第一积分器的输出还作用于加法模块，第二积分器的输出作用于乘法模块中的乘法器A1，反相模块的输出作用于乘法模块中的乘法器A2，乘法器A2的输出作用于加法模块。
其优选的技术方案为：
所述集成运算放大器U1采用LF347，乘法器A1和乘法器A2采用AD633。
所述集成运算放大器U1的第1引脚通过电容C1连接第2引脚，通过电阻R1连接第2引脚，通过电阻R2连接第6引脚，通过电阻R4连接第9引脚，通过电阻R8连接第13引脚，第3、5、10、12引脚接地，第4引脚接电源VCC，第11引脚接电源VEE，第6引脚通过电容C2连接第7引脚，通过电阻R3连接第7引脚，第7引脚直接连接乘法器A1中的第1引脚和第3引脚，第8引脚通过R5连接第9引脚，第8引脚直接连接A2的第3引脚，第13引脚通过R7连接第14引脚。
所述乘法器A1的第1引脚和第3引脚连接运算放大器的第7引脚，第2、3、6引脚接地，第5引脚接电源VEE，第8引脚接电源VCC，第7引脚直接连接乘法器A2的第1引脚。
所述乘法器A2的第1引脚连接乘法器A1的第7引脚，第2、4、6引脚解地，第3引脚连接运算放大器U1的第8引脚，第5引脚接电源VEE，第8引脚接电源VCC，第7引脚通过R6连接运算放大器U1的第13引脚。
本发明公开了一种忆感器的构建方法和电路实现，有集成运算放大器U1和电阻、电容实现加法，反相和积分运算、利用乘法器A1和乘法器A2实现乘法运算，本发明的电路产生的滞回曲线使用的频率范围较宽（10-1500Hz），忆感电路的抗干扰能力较强。
本发明电路结构简单，易于硬件实现，使用频率范围较宽，能够产生具有存储特点的滞回曲线，满足忆感器的特性，可应用于混沌电路等其他非线性电路中。
（四）附图说明
下面结合附图对本发明作进一步的说明。
图1为本发明忆感器的视线框图；
图2为本发明忆感器的电路连接结构示意图；
图3为本发明忆感器的电路实际连接示意图；
图4为本发明忆感器电路输入信号频率为f=400Hz时的相平面图；
图5为本发明忆感器电路输入信号频率为f=800Hz时的相平面图；
图6为本发明忆感器电路输入信号频率为f=1000Hz时的相平面图
图7为本发明忆感器电路输入信号频率为f=1200Hz时的相平面图；
图8为本发明忆感器电路输入信号频率为f=1500Hz时的相平面图。
（五）具体实施方式
下面结合附图对本发明作进一步说明。
本发明所涉及到的忆感器电路模型如下：
，其中，为t时刻流过忆感器的电流，表示t时刻忆感器的磁通，L和L-1分别表示忆感器和忆感倒数，表示对磁通的积分，，。
本发明采用的忆感器倒数模型为：，其中β是大于零的参数。
如图1所示：本发明的忆感器实现框图，有四个模块组成：积分模块，乘法模块、反相模块和加法模块。积分模块包括第一积分器和第二积分器，乘法模块由乘法器A1和乘法器A2实现模块中的乘法运算。积分模块输出端为；乘法模块输出端为，反相器的输出端为，加法模块的输出端为。
如图2所示：本发明的忆感器电路连接结构示意图，积分模块包括第一积分器和第二积分器，由集成运算放大器U1以及电阻、电容组成，反相模块由集成运算放大器U1和电阻组成，加法器模块由集成运算放大器U1和电阻组成，乘法器模块有乘法器A1和乘法器A2实现模块中的乘法运算。
如图3所示：所述的忆感器实现电路，所述的运算放大器U1采用LF347，所述的乘法器A1和A2采用AD633。
所述的集成运算放大器U1的第1引脚通过电容C1连接第2引脚，通过电阻R1连接第2引脚，通过电阻R2连接第6引脚，通过电阻R4连接第9引脚，通过电阻R8连接第13引脚，第3、5、10、12引脚接地，第4引脚接电源VCC，第11引脚接电源VEE，第6引脚通过电容C2连接第7引脚，通过电阻R3连接第7引脚，第7引脚直接连接乘法器A1中的第1引脚和第3引脚，第8引脚通过R5连接第9引脚，第8引脚直接连接A2的第3引脚，第13引脚通过R7连接第14引脚；
所述的乘法器A1的第1引脚和第3引脚连接运算放大器的第7引脚，第2、3、6引脚接地，第5引脚接电源VEE，第8引脚接电源VCC，第7引脚直接连接乘法器A2的第1引脚；
所述的乘法器A2的第1引脚连接乘法器A1的第7引脚，第2、4、6引脚解地，第3引脚连接运算放大器U1的第8引脚，第5引脚接电源VEE，第8引脚接电源VCC，第7引脚通过R6连接运算放大器U1的第13引脚。
Claims (6)
1.一种忆感器的构建方法，其特征为，包括如下步骤：（1）根据忆感器的韦-安特性和安-韦特性：和，将忆感器的电路模型构建为：；其中，为t时刻流过忆感器的电流，表示t时刻忆感器的磁通，L和L-1分别表示忆感器和忆感倒数，表示对磁通的积分，；（2）忆感器倒数模型为：，其中β是大于零的参数。
2.根据权利要求1所述构建方法得到的忆感器的应用，其特征在于：基于忆感器模型构造的电路，由积分模块、乘法模块、反相模块和加法模块四个模块组成，积分模块由集成运算放大器U1以及电阻、电容组成；反相模块由集成运算放大器U1和电阻组成，加法模块由集成运算放大器U1和电阻组成，乘法模块由乘法器A1和乘法器A2实现模块中的乘法运算；输入电压v作用于第一积分器，第一积分器的输出作用于第二积分器，还作用于反相模块，第一积分器的输出还作用于加法模块，第二积分器的输出作用于乘法模块中的乘法器A1，反相模块的输出作用于乘法模块中的乘法器A2，乘法器A2的输出作用于加法模块。
3.根据权利要求2所述的忆感器的应用，其特征在于：所述集成运算放大器U1采用LF347，乘法器A1和乘法器A2采用AD633。
4.根据权利要求2所述的忆感器的应用，其特征在于：所述集成运算放大器U1的第1引脚通过电容C1连接第2引脚，通过电阻R1连接第2引脚，通过电阻R2连接第6引脚，通过电阻R4连接第9引脚，通过电阻R8连接第13引脚，第3、5、10、12引脚接地，第4引脚接电源VCC，第11引脚接电源VEE，第6引脚通过电容C2连接第7引脚，通过电阻R3连接第7引脚，第7引脚直接连接乘法器A1中的第1引脚和第3引脚，第8引脚通过R5连接第9引脚，第8引脚直接连接A2的第3引脚，第13引脚通过R7连接第14引脚。
5.根据权利要求2所述的忆感器的应用，其特征在于：所述乘法器A1的第1引脚和第3引脚连接运算放大器的第7引脚，第2、3、6引脚接地，第5引脚接电源VEE，第8引脚接电源VCC，第7引脚直接连接乘法器A2的第1引脚。
6.根据权利要求2所述的忆感器的应用，其特征在于：所述乘法器A2的第1引脚连接乘法器A1的第7引脚，第2、4、6引脚解地，第3引脚连接运算放大器U1的第8引脚，第5引脚接电源VEE，第8引脚接电源VCC，第7引脚通过R6连接运算放大器U1的第13引脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710586029.6A CN107506525A (zh) | 2017-07-18 | 2017-07-18 | 一种忆感器的构建方法及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710586029.6A CN107506525A (zh) | 2017-07-18 | 2017-07-18 | 一种忆感器的构建方法及其应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107506525A true CN107506525A (zh) | 2017-12-22 |
Family
ID=60678726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710586029.6A Withdrawn CN107506525A (zh) | 2017-07-18 | 2017-07-18 | 一种忆感器的构建方法及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107506525A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109002602A (zh) * | 2018-07-11 | 2018-12-14 | 杭州电子科技大学 | 一种浮地磁控忆感器仿真器电路 |
| CN111079365A (zh) * | 2019-12-12 | 2020-04-28 | 杭州电子科技大学 | 一种反正切三角函数忆阻器电路模型 |
-
2017
- 2017-07-18 CN CN201710586029.6A patent/CN107506525A/zh not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109002602A (zh) * | 2018-07-11 | 2018-12-14 | 杭州电子科技大学 | 一种浮地磁控忆感器仿真器电路 |
| CN109002602B (zh) * | 2018-07-11 | 2023-01-31 | 杭州电子科技大学 | 一种浮地磁控忆感器仿真器电路 |
| CN111079365A (zh) * | 2019-12-12 | 2020-04-28 | 杭州电子科技大学 | 一种反正切三角函数忆阻器电路模型 |
| CN111079365B (zh) * | 2019-12-12 | 2023-11-10 | 杭州电子科技大学 | 一种反正切三角函数忆阻器的仿真器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107169253B (zh) | 对数型忆容器等效模拟电路 | |
| CN106130713B (zh) | 一种具有双忆阻器的最简四维自治混沌系统及实现电路 | |
| CN206991310U (zh) | 一种对数型忆容器等效模拟电路 | |
| CN104573183B (zh) | 忆容器的实现电路以及任意阶次忆容器电路的实现方法 | |
| CN103294872A (zh) | 一种忆阻器等效电路及其构建方法 | |
| CN108234106A (zh) | 一种基于忆阻器的隐藏Lü系统超混沌信号源电路 | |
| CN109829194B (zh) | 一种绝对值磁控忆阻器等效模拟电路 | |
| CN107451380B (zh) | 实现指数型荷控忆容器仿真器的电路 | |
| CN107526897A (zh) | 一种流控忆感器的等效模拟电路 | |
| CN105553459A (zh) | 浮地压控忆阻器仿真器电路 | |
| CN205810384U (zh) | 一种分段线性磁控忆阻器的模拟等效电路 | |
| CN106656458A (zh) | 超混沌隐藏吸引子产生电路及其构建方法 | |
| CN107526896A (zh) | 一种磁控忆感器模型的等效模拟电路 | |
| CN107506525A (zh) | 一种忆感器的构建方法及其应用 | |
| CN105790924A (zh) | 一类具有Lorenz型吸引子的简单混沌系统及电路 | |
| CN110245421A (zh) | 一种新型对数绝对值局部有源忆阻器电路模型 | |
| CN204721366U (zh) | 一种基于忆阻器的混沌信号产生电路 | |
| CN109347616A (zh) | 一种基于分数阶忆阻器的混沌电路 | |
| CN107017979A (zh) | 一种基于广义忆阻模拟器的混沌信号产生电路 | |
| CN105373679A (zh) | 一种实现忆容器电容特性的模拟电路 | |
| CN205263816U (zh) | 一种指数型忆感器电路 | |
| CN110147597B (zh) | 一种多稳态磁控忆阻器等效模拟电路 | |
| CN104468081B (zh) | 基于忆阻器的含y方的Lu型超混沌系统电路 | |
| CN110430035A (zh) | 一种基于忆阻的四维超混沌电路 | |
| CN204102401U (zh) | 一种用于模拟忆阻元件的实验装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20171222 |