CN111079365B - 一种反正切三角函数忆阻器的仿真器 - Google Patents

一种反正切三角函数忆阻器的仿真器 Download PDF

Info

Publication number
CN111079365B
CN111079365B CN201911278061.3A CN201911278061A CN111079365B CN 111079365 B CN111079365 B CN 111079365B CN 201911278061 A CN201911278061 A CN 201911278061A CN 111079365 B CN111079365 B CN 111079365B
Authority
CN
China
Prior art keywords
pin
multiplier
operational amplifier
integrated operational
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911278061.3A
Other languages
English (en)
Other versions
CN111079365A (zh
Inventor
李茹依
王光义
应佳捷
董玉姣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201911278061.3A priority Critical patent/CN111079365B/zh
Publication of CN111079365A publication Critical patent/CN111079365A/zh
Application granted granted Critical
Publication of CN111079365B publication Critical patent/CN111079365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种反正切三角函数压控忆阻器电路模型。本发明中的集成运算放大器U1连接输入端,即忆阻器的电压和电流的测试端;集成运算放大器U1用于实现反相放大运算和积分运算,经过积分运算后将信号输出,最终求得控制忆导值的状态变量,集成运算放大器U2用于实现加法运算,反相放大运算,除法运算;乘法器U3实现信号的求导运算和反相放大运算;集成运算放大器U4用于实现积分运算;乘法器U5、U6用于实现乘法运算;乘法器U7实现将控制信号和输入的电压信号相乘,得到最终的忆阻器点流量。本发明用以模拟忆阻器的伏安特性,替代实际忆阻器进行实验和应用及研究。

Description

一种反正切三角函数忆阻器的仿真器
技术领域
本发明属于电子电路设计技术领域,涉及一种忆阻器的仿真器,具体涉及一种反正切三角函数压控忆阻器的仿真器的设计与实现。
背景技术
蔡少棠先生于1971年第一次提出了忆阻器的概念,忆阻器是不同于电阻、电容和电感的第四种基本电路元件,具有非线性、非易失性、纳米尺寸等特性,具有广泛的潜在应用价值。直至2008年美国HP实验室Williams等人成功研制出第一个忆阻器器件,此后忆阻器便引起众多研究学者的兴趣和关注,并迅速成为研究热点之一。忆阻器使基础电路元件增加到了四个,为电路设计及应用提供了全新的研究空间,在混沌振荡电路、图像加密、人工神经网络等领域有着重要的应用价值。
目前已发现了实际的忆阻器器件,但尚未商用化,对其研究还较少,也缺乏数学模型和物理模型。因此,本发明基于一种S型函数,单调且可微的反正切三角函数arctan(x),设计压控忆阻器的数学模型及其仿真器电路模型。反正切三角函数的图像是单调递增函数,与神经网络中激活函数具有相似的特性,故而在神经网络中有着相比于其他忆阻器模型更加优越的特性。因此,设计一种反正切三角函数忆阻器的仿真器并用其替代实际记忆器件进行实验和应用研究具有重要意义。
发明内容
针对现有技术存在的上述不足,本发明提出了一种基于反正切三角函数压控忆阻器数学模型和等效电路,由于arctan(x)可以有如下变形:
进而可以模拟出忆阻器的电压-电流特性,替代实际忆阻器进行电路设计和应用。
本发明解决技术问题所采取的技术方案如下:
基于其数学模型和仿真电路模型进行设计,仿真器电路模型包括忆阻器的状态变量产生电路和忆阻器等效电路。忆阻器的状态变量产生电路由集成运放放大器U1完成,其经过集成运算放大器U1而产生的状态变量作为忆阻器等效电路的输入信号。集成运算放大器U1用于实现反相放大运算、积分运算。忆阻器等效电路由集成运算放大器U2、U3、U4,乘法器U5、U6、U7组成。其中集成运算放大器U2用于实现加法运算,反相放大运算,除法运算;集成运算放大器U3实现信号的求导运算和反相放大运算;集成运算放大器U4用于实现积分运算;乘法器U5、U6用于实现乘法运算;乘法器U7实现将控制信号和输入的电压信号相乘,得到最终的忆阻器电流。
本发明所述的一种忆阻器等效电路,包括集成运算放大器U1、U2、U3、U4,乘法器U5,乘法器U6,乘法器U7组成。
所述的集成运算放大器U1、U2、U3、U4采用LF347;乘法器U5,乘法器U6,乘法器U7采用AD633。
集成运算放大器U1的第1引脚通过电阻R2连接第2引脚,第2引脚通过电阻R1连接u;第3引脚接地;第5引脚接地;第6引脚通过电阻R3连接第1引脚;第7引脚通过电容C1连接第6引脚;第4引脚连接电源VCC;第11引脚连接电源VEE;第7引脚的输出为x。
乘法器U5的第1引脚连接x;第3引脚连接x;第2引脚接地;第4引脚接地;第6引脚接地;第8引脚接电源VCC;第5引脚接电源VEE;第7引脚的输出为x2
集成运算放大器U2的第1引脚通过电阻R6连接第2引脚;第2引脚通过电阻R4、R5分别连接x2、1V,其中x2为乘法器U5第7引脚的输出电压;第3引脚接地;集成运算放大器U2的第1引脚为输出,其值为-(1+x2)。乘法器U是为了实现除法运算。乘法器U的第1引脚连接集成运算放大器U2的第1引脚;第3引脚连接集成运算放大器U2的第14引脚;第2引脚接地;第4引脚接地;第6引脚接地;第8引脚接电源VCC;第5引脚接电源VEE;第7引脚通过电阻R8、R9连接集成运算放大器U2的第13引脚;其输入通过R7接入1V,可得到乘法器U的输出电压为即除法器的输出为/>集成运算放大器U2的第12引脚通过电阻R10接地。第6引脚通过电阻R11连接除法器的输出电压/>第7引脚通过电阻R12连接第6引脚;第5引脚接地;第7引脚的输出为/>
集成运算放大器U3的第1引脚通过电阻R13连接第2引脚。第2引脚通过电阻R14连接x;第1引脚的输出为-x;第3引脚接地;第4引脚连接电源VCC;第11引脚连接电源VEE;第6引脚通过电容C2连接第1引脚的输出电压-x,第7引脚通过电阻R15连接第6引脚;第5引脚接地;第7引脚的输出为
乘法器U6是实现乘法运算,乘法器U6的第1引脚接集成运算放大器U2第7引脚的输出电压第3引脚接集成运算放大器U3第7引脚的输出电压x′;第2引脚、第4引脚、第6引脚接地;第8引脚接电源VCC;第5引脚接电源VEE;第7引脚的输出为/>
集成运算放大器U4的第1引脚通过电容C3接第2引脚;第2引脚通过电阻R16连接乘法器U6第7引脚的输出第3引脚接地;第1引脚的输出为arctan(x)。
乘法器U7的第1引脚接arctan(x);第3引脚接u;第2引脚接地;第4引脚接地;第6引脚接地;第8引脚接电源VCC;第5引脚接电源VEE;第7引脚的输出为即输出为i。
本发明设计了一种能够实现忆阻器伏安特性的模拟等效电路,该模拟电路含有4个集成运算放大器芯片和4个乘法器,结构简单,在目前及未来无法获得实际忆阻器件的情况下,可代替实际器件实现与忆阻器相关的电路设计、实验及应用,对忆阻器的特性和应用研究具有重要的实际意义。
本发明设计的实现忆阻器的模拟电路,其利用模拟电路实现忆阻器的伏安特性,具体实现了压控忆阻器的伏安特性。本发明利用集成运算放大器和模拟乘法器电路实现忆阻器特性中的相应运算。其中,集成运算放大器实现状态变量的加法运算、除法运算、积分运算、求导运算和反相放大运算,模拟乘法器用于实现电压与忆导控制函数的乘积运算。忆阻器的电压u通过集成运算放大器U1的反相放大运算和积分运算得到忆阻器内部状态变量x,内部状态变量x通过乘法器U5的乘法运算得到x2;进而由集成运算放大电路U2的加法运算、除法运算、反相放大运算得到然后通过集成运算放大器U3的反相放大云算和求导运算得到x′;又经过乘法器U6得到/>集成运算放大器U4实现积分运算,其输出为arctan(x);最后用乘法器U7进行乘法运算,得到忆阻器的电流i。
附图说明
图1是本发明的等效电路框图。
图2是本发明的模拟等效电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是下面定义的新型压控忆阻器数学模型:
其中i(t)和u(t)表示忆阻器的电流与电压,变量x表示忆阻器的状态,k为常数。根据其数学模型,设计出此忆阻器的等效电路模型,其原理方框图如图1所示。
如图1所示,本实例压控忆阻器模拟等效电路包括集成运算放大器U1、U2、U3、U4,乘法器U5,乘法器U6,乘法器U7和少量电阻、电容。集成运算放大器U1主要实现反相放大运算、积分运算,得到状态变量x;集成运算放大器U2主要实现加法运算、除法运算、以及反相放大运算;集成运算放大器U3主要实现反相放大运算、求导运算;集成运算放大器U4主要实现积分运算;乘法器U5、U6、U7主要实现两个信号的相乘运算。U1、U2、U3、U4采用LF324,U5、U6、U7采用AD633,LF324、AD633,均为现有技术。
如图2所示,集成运算放大器U1内集成了1个反相运算放大器、1个积分器,集成运算放大器U1的第1、2、3引脚对应的运算放大器,与外围电阻R1、R2构成反相运算放大器,输入为u;令R2/R1=k,用来实现反相放大运算,U1引脚1的输出为:
集成运算放大器U1第4、5、6引脚对应的运算放大器,与外围电阻R3和电容C1构成积分器,由此来获得忆阻器的状态变量x,U1引脚7的电压为:
乘法器U5用于实现乘法运算,集成运算放大器U1第7引脚的电压u1-7的自乘运算;乘法器U5输出端第7引脚的电压为:
u5-7(t)=x·x=x2
集成运算放大器U2的第1、2、3引脚对应的运算放大器,与外围电阻R4、R5、R6构成加法器。输入为1V、x2,其中,x表示忆阻器的状态变量,x2为乘法器U5的第7引脚电压。由于R4=R5=R6,则U2引脚1的电压为:
集成运算放大器U2的第12、13、14引脚对应的运算电路,与外围电阻R7、R8、R9、R10以及乘法器U构成了除法电路。除法电路可利用反函数型运算电路的基本原理,将模拟乘法器放在集成运放的反馈电路中,便可构成除法运算电路,如图2。R7=R8=R9,第1引脚的输入为集成运算放大器U2的第1引脚的输出电压,第3引脚的输入为集成运算放大器U2的第14引脚的反馈输出电压;乘法器U的第7引脚的输出电压为集成运算放大器U2的第13引脚的输入电压;其中通过连接电阻R7的输入为1,集成运算放大器U2第12引脚则通过R10接地;则乘法器U的输出电压即为除法电路的输出电压:
集成运算放大器U2的第5、6、7引脚对应的运算电路,与外围电阻R11、R12构成了反相放大运算电路。输入为除法器U的输出电压。R11=R12,则U2引脚7的电压为:
集成运算放大器U3的第1、2、3引脚对应的运算放大器,与外围电阻R13、R14构成反相运算放大器,实现U1引脚7的电压的反相放大运算;R13=R14,即U3引脚1的电压为:
集成运算放大器U3的第5、6、7引脚对应的运算放大器,与外围电阻R15和电容C2构成求导电路,其输入为U3引脚1的电压x;则集成运算放大器U3第7引脚的电压为:
乘法器U6用于实现集成运算放大器U2第7引脚的电压与集成运算放大器U3第7引脚的电压x′的乘法运算,即U6引脚7的电压为:
集成运算放大器U4的第1、2、3引脚对应的运算放大器,与外围电阻R16和电容C3构成积分器,即U4引脚1的电压为:
乘法器U7实现集成运算放大器U4引脚1的输出电压与u的乘法运算,故乘法器U7引脚7的输出电压为:
u7-7=u·arctan(x)
与上式得到的状态变量控制函数联立即可得到反正切三角函数忆阻器的模型。
集成运算放大器U1的第1引脚通过电阻R2连接第2引脚,第2引脚通过电阻R1连接u;第3引脚接地;第5引脚接地;第6引脚通过电阻R3连接第1引脚;第7引脚通过电容C1连接第6引脚;第4引脚连接电源VCC;第11引脚连接电源VEE;第7引脚的输出为x。
乘法器U5的第1引脚连接x;第3引脚连接x;第2引脚接地;第4引脚接地;第6引脚接地;第8引脚接电源VCC;第5引脚接电源VEE;第7引脚的输出为x2
集成运算放大器U2的第1引脚通过电阻R6连接第2引脚;第2引脚通过电阻R4、R5分别连接x2、1,其中x2为乘法器U5第7引脚的输出电压;第3引脚接地;集成运算放大器U2的第1引脚为输出,其值为-(1+x2)。乘法器U是为了实现除法运算。乘法器U的第1引脚连接集成运算放大器U2的第1引脚;第3引脚连接集成运算放大器U2的第14引脚;第2引脚接地;第4引脚接地;第6引脚接地;第8引脚接电源VCC;第5引脚接电源VEE;第7引脚通过电阻R8、R9连接集成运算放大器U2的第13引脚;其输入通过R7接入1,可得到乘法器U的输出电压为即除法器的输出为/>集成运算放大器U2的第12引脚通过电阻R10接地。第6引脚通过电阻R11连接除法器的输出电压/>第7引脚通过电阻R12连接第6引脚;第5引脚接地;第7引脚的输出为/>
集成运算放大器U3的第1引脚通过电阻R13连接第2引脚。第2引脚通过电阻R14连接x;第1引脚的输出为-x;第3引脚接地;第4引脚连接电源VCC;第11引脚连接电源VEE;第6引脚通过电容C2连接第1引脚的输出电压-x,第7引脚通过电阻R15连接第6引脚;第5引脚接地;第7引脚的输出为
乘法器U6是实现乘法运算,乘法器U6的第1引脚接集成运算放大器U2第7引脚的输出电压第3引脚集成运算放大器U3第7引脚的输出电压x′;第2引脚、第4引脚、第6引脚接地;第8引脚接电源VCC;第5引脚接电源VEE;第7引脚的输出为/>
集成运算放大器U4的第1引脚通过电容C3接第2引脚;第2引脚通过电阻R16连接乘法器U6第7引脚的输出第3引脚接地;第1引脚的输出为c。
乘法器U7的第1引脚接b;第3引脚接u;第2引脚接地;第4引脚接地;第6引脚接地;第8引脚接电源VCC;第5引脚接电源VEE;第7引脚的输出为即输出为i。
本领域的普通技术人员应当认识到,以上实施例仅是用来验证本发明,而并非作为对本发明的限定,只要是在本发明的范围内,对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (1)

1.一种反正切三角函数忆阻器的仿真器,其特征在于,该仿真器基于以下数理关系设计:
其中i(t)和u(t)为忆阻器的电流与电压,变量x为忆阻器的状态,k为常数;
该仿真器包括集成运算放大器U1、U2、U3、U4,乘法器U5,乘法器U6,乘法器U7;控制忆导值的状态变量产生电路由集成运算放大器U1组成,其经过集成运算放大器U1而产生的状态变量作为忆阻器等效电路的忆导控制的输入信号;忆阻器等效电路由集成运算放大器U2、U3、U4,乘法器U5、U6、U7组成,其中集成运算放大器U2用于实现加法运算,反相放大运算,除法运算;乘法器U3实现信号的求导运算和反相放大运算;集成运算放大器U4用于实现积分运算;乘法器U5、U6用于实现乘法运算;乘法器U7实现将控制信号和输入的电压信号相乘,得到最终的忆阻器的电流;
集成运算放大器U1、U2、U3、U4采用LF347;乘法器U5,乘法器U6,乘法器U7采用AD633;集成运算放大器U1的第7引脚输出忆阻器状态变量,乘法器U7的第7引脚输出忆阻器电流;
集成运算放大器U1的第1引脚通过电阻R2连接第2引脚,集成运算放大器U1的第2引脚通过电阻R1连接u;集成运算放大器U1的第3引脚接地;集成运算放大器U1的第5引脚接地;集成运算放大器U1的第6引脚通过电阻R3连接第1引脚;集成运算放大器U1的第7引脚通过电容C1连接第6引脚;集成运算放大器U1的第4引脚连接电源VCC;集成运算放大器U1的第11引脚连接电源VEE;集成运算放大器U1的第7引脚的输出为x;
乘法器U5的第1引脚连接x;乘法器U5的第3引脚连接x;乘法器U5的第2引脚接地;乘法器U5的第4引脚接地;乘法器U5的第6引脚接地;乘法器U5的第8引脚接电源VCC;乘法器U5的第5引脚接电源VEE;乘法器U5的第7引脚的输出为x2
集成运算放大器U2的第1引脚通过电阻R6连接集成运算放大器U2的第2引脚;集成运算放大器U2的第2引脚通过电阻R4、R5分别连接x2、1V,其中x2为乘法器U5第7引脚的输出电压;集成运算放大器U2的第3引脚接地;集成运算放大器U2的第1引脚为输出,其值为-(1+x2);
乘法器U用于实现除法运算,乘法器U的第1引脚连接集成运算放大器U2的第1引脚;乘法器U的第3引脚连接集成运算放大器U2的第14引脚;乘法器U的第2引脚接地;乘法器U的第4引脚接地;乘法器U的第6引脚接地;乘法器U的第8引脚接电源VCC;乘法器U的第5引脚接电源VEE;乘法器U的第7引脚通过电阻R8、R9连接集成运算放大器U2的第13引脚;输入通过R7接入1V,可得到乘法器U的输出电压为即除法器的输出为/>
集成运算放大器U2的第12引脚通过电阻R10接地,集成运算放大器U2的第6引脚通过电阻R11连接除法器的输出电压集成运算放大器U2的第7引脚通过电阻R12连接第6引脚;集成运算放大器U2的第5引脚接地;集成运算放大器U2的第7引脚的输出为/>
集成运算放大器U3的第1引脚通过电阻R13连接第2引脚,集成运算放大器U3的第2引脚通过电阻R14连接x;集成运算放大器U3的第1引脚的输出为-x;集成运算放大器U3的第3引脚接地;集成运算放大器U3的第4引脚连接电源VCC;集成运算放大器U3的第11引脚连接电源VEE;集成运算放大器U3的第6引脚通过电容C2连接第1引脚的输出电压-x,集成运算放大器U3的第7引脚通过电阻R15连接第6引脚;集成运算放大器U3的第5引脚接地;集成运算放大器U3的第7引脚的输出为
乘法器U6用于实现乘法运算,乘法器U6的第1引脚接集成运算放大器U2的第7引脚的输出电压乘法器U6的第3引脚接集成运算放大器U3第7引脚的输出电压x′;乘法器U6的第2引脚、第4引脚、第6引脚接地;乘法器U6的第8引脚接电源VCC;乘法器U6的第5引脚接电源VEE;乘法器U6的第7引脚的输出为/>
集成运算放大器U4的第1引脚通过电容C3接第2引脚;集成运算放大器U4的第2引脚通过电阻R16连接乘法器U6第7引脚的输出集成运算放大器U4的第3引脚接地;第1引脚的输出为arctan(x);
乘法器U7的第1引脚接arctan(x);乘法器U7的第3引脚接u;乘法器U7的第2引脚接地;乘法器U7的第4引脚接地;乘法器U7的第6引脚接地;乘法器U7的第8引脚接电源VCC;乘法器U7的第5引脚接电源VEE;乘法器U7的第7引脚的输出为即输出为i。
CN201911278061.3A 2019-12-12 2019-12-12 一种反正切三角函数忆阻器的仿真器 Active CN111079365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911278061.3A CN111079365B (zh) 2019-12-12 2019-12-12 一种反正切三角函数忆阻器的仿真器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911278061.3A CN111079365B (zh) 2019-12-12 2019-12-12 一种反正切三角函数忆阻器的仿真器

Publications (2)

Publication Number Publication Date
CN111079365A CN111079365A (zh) 2020-04-28
CN111079365B true CN111079365B (zh) 2023-11-10

Family

ID=70314215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911278061.3A Active CN111079365B (zh) 2019-12-12 2019-12-12 一种反正切三角函数忆阻器的仿真器

Country Status (1)

Country Link
CN (1) CN111079365B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786769B (zh) * 2020-06-01 2022-04-19 杭州电子科技大学 一种基于s型局部有源忆阻器混沌电路结构
CN113328738B (zh) * 2021-05-31 2022-09-16 郑州轻工业大学 一种通用型双曲函数忆阻器电路模型
CN113505559B (zh) * 2021-08-05 2024-03-29 合肥工业大学智能制造技术研究院 一种三值理想通用压控忆阻器电路模型

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016029618A1 (zh) * 2014-08-30 2016-03-03 李敏 基于Rikitake系统的四维无平衡点超混沌系统及模拟电路
US9299922B1 (en) * 2015-06-23 2016-03-29 King Fahd University Of Petroleum And Minerals Continuous-level memristor emulator
CN105976861A (zh) * 2016-05-17 2016-09-28 华南理工大学 一种利用spwm控制实现的大功率忆阻器电路
CN206075652U (zh) * 2016-05-11 2017-04-05 胡丙萌 一种荷控忆容器的电路模拟器
CN107506525A (zh) * 2017-07-18 2017-12-22 滨州学院 一种忆感器的构建方法及其应用
CN107526896A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种磁控忆感器模型的等效模拟电路
CN108632016A (zh) * 2018-04-17 2018-10-09 郑州轻工业学院 一种多吸引子的自治忆阻混沌电路
CN109672516A (zh) * 2017-10-13 2019-04-23 西华大学 一种荷控忆阻器混沌电路
CN109829194A (zh) * 2018-12-28 2019-05-31 山东科技大学 一种绝对值磁控忆阻器等效模拟电路
CN110245421A (zh) * 2019-06-14 2019-09-17 杭州电子科技大学 一种新型对数绝对值局部有源忆阻器电路模型

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095191B (zh) * 2013-01-29 2014-12-10 中国矿业大学 开关磁阻电机忆感器模型建模方法
US10885429B2 (en) * 2015-07-06 2021-01-05 University Of Dayton On-chip training of memristor crossbar neuromorphic processing systems
EP3323091B1 (en) * 2015-07-13 2023-06-07 The Regents of The University of California Self-organizing logic gates and circuits and complex problem solving with self-organizing circuits

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016029618A1 (zh) * 2014-08-30 2016-03-03 李敏 基于Rikitake系统的四维无平衡点超混沌系统及模拟电路
US9299922B1 (en) * 2015-06-23 2016-03-29 King Fahd University Of Petroleum And Minerals Continuous-level memristor emulator
CN206075652U (zh) * 2016-05-11 2017-04-05 胡丙萌 一种荷控忆容器的电路模拟器
CN105976861A (zh) * 2016-05-17 2016-09-28 华南理工大学 一种利用spwm控制实现的大功率忆阻器电路
CN107506525A (zh) * 2017-07-18 2017-12-22 滨州学院 一种忆感器的构建方法及其应用
CN107526896A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种磁控忆感器模型的等效模拟电路
CN109672516A (zh) * 2017-10-13 2019-04-23 西华大学 一种荷控忆阻器混沌电路
CN108632016A (zh) * 2018-04-17 2018-10-09 郑州轻工业学院 一种多吸引子的自治忆阻混沌电路
CN109829194A (zh) * 2018-12-28 2019-05-31 山东科技大学 一种绝对值磁控忆阻器等效模拟电路
CN110245421A (zh) * 2019-06-14 2019-09-17 杭州电子科技大学 一种新型对数绝对值局部有源忆阻器电路模型

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
A Locally Active Memristor and Its Application in a Chaotic Circuit;Peipei Jin et al.;《IEEE Transactions on Circuits and Systems II: Express Briefs》;全文 *
Huagan Wu et al..Periodically Switched Memristor Initial Boosting Behaviors in Memristive Hypogenetic Jerk System.《IEEE Access》.2019,全文. *
一种忆阻器的分数阶模型及其应用研究;吴宇鑫;《中国优秀硕士学位论文全文数据库 信息科技辑》;全文 *
基于忆阻器的混合CMOS乘法器设计;郑利京 等;《杭州电子科技大学学报(自然科学版)》;全文 *
忆阻器的建模及高精度忆阻值读写电路的设计;高耀梁 等;《电子器件》;全文 *
梁燕 等.基于模拟电路的新型忆感器等效模型.物理学报.2013,(15),全文. *
王晓媛 等.忆阻器、忆容器和忆感器的Simulink建模及其特性分析.物理学报.2018,(09),全文. *

Also Published As

Publication number Publication date
CN111079365A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
CN111079365B (zh) 一种反正切三角函数忆阻器的仿真器
CN105553459B (zh) 浮地压控忆阻器仿真器电路
Bao et al. Hidden extreme multistability in memristive hyperchaotic system
Liang et al. A practical implementation of a floating memristor-less meminductor emulator
CN108846165B (zh) 一种四阶局部有源忆阻器电路模型
CN110245421B (zh) 一种对数绝对值局部有源忆阻器电路模型
CN107169253B (zh) 对数型忆容器等效模拟电路
CN110097182B (zh) 用神经激活梯度λ控制的三维Hopfield神经网络模型实现电路
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN108959837B (zh) 一种四值忆阻器仿真器的实现电路
Singh et al. New meminductor emulators using single operational amplifier and their application
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN205265656U (zh) 一种浮地压控忆阻器仿真器电路
CN110222451B (zh) 三阶绝对值局部有源忆阻器电路模型
CN106603220A (zh) 一种三阶忆阻有源带通滤波器混沌电路
Singh et al. OTA and CDTA-based new memristor-less meminductor emulators and their applications
CN108718190B (zh) 一种指数型局部有源忆阻器仿真器
CN109086558A (zh) 对数型局部有源忆阻器仿真器
CN109840365B (zh) 一种有源忆阻器仿真器
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
Bhardwaj et al. Wide-band compact floating memristor emulator configuration with electronic/resistive adjustability
CN105373679A (zh) 一种实现忆容器电容特性的模拟电路
CN111404660B (zh) 一种四阶忆阻混沌信号源电路
CN110046472B (zh) 基于电流传输器的二次非线性磁控忆阻模拟器
CN208705883U (zh) 一种对数型局部有源忆阻器仿真器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant