CN108718190B - 一种指数型局部有源忆阻器仿真器 - Google Patents

一种指数型局部有源忆阻器仿真器 Download PDF

Info

Publication number
CN108718190B
CN108718190B CN201810554895.1A CN201810554895A CN108718190B CN 108718190 B CN108718190 B CN 108718190B CN 201810554895 A CN201810554895 A CN 201810554895A CN 108718190 B CN108718190 B CN 108718190B
Authority
CN
China
Prior art keywords
pin
operational amplifier
integrated operational
resistor
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810554895.1A
Other languages
English (en)
Other versions
CN108718190A (zh
Inventor
王光义
应佳捷
董玉姣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810554895.1A priority Critical patent/CN108718190B/zh
Publication of CN108718190A publication Critical patent/CN108718190A/zh
Application granted granted Critical
Publication of CN108718190B publication Critical patent/CN108718190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/46One-port networks
    • H03H11/48One-port networks simulating reactances

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种指数型局部有源忆阻器仿真器。本发明根据数学模型设计局部有源忆阻器仿真器电路,仿真器电路包括集成运算放大器U1、集成运算放大器U2、乘法器U3、乘法器U4和乘法器U5,集成运算放大器U1用于实现差分放大运算、反相加法运算、积分运算和反相放大运算;集成运算放大器U2用于实现反相加法运算、反相放大运算和指数运算;乘法器U3、U4、U5用于实现信号的乘法运算。在目前及未来无法获得实际忆阻器件的情况下,本发明可代替实际忆阻器实现与忆阻器相关的电路设计、实验以及应用,对忆阻器的特性和应用研究具有重要的实际意义。

Description

一种指数型局部有源忆阻器仿真器
技术领域
本发明属于电路设计技术领域,涉及一种指数形式的局部有源忆阻器仿真器,具体涉及一种指数型局部有源忆阻器仿真器的设计与实现。
背景技术
忆阻器具有非易失性的性质,可应用于非遗失性存储器、人工神经网络和电路设计等领域。在忆阻器的基础上,蔡少棠教授提出了局部有源忆阻器的概念,局部有源忆阻器具有更加丰富和复杂的动力学行为,是非线性电路复杂性和保持震荡的根本原因。相对无源忆阻器而言,局部有源忆阻器的研究还比较少。因此,设计一种局部有源忆阻器的仿真器并用其替代实际记忆器件进行实验和应用研究具有重要意义。
发明内容
针对现有技术存在的上述不足,本发明提出了一种指数形式的局部有源忆阻器数学模型和基于该数学模型的仿真器电路,用以模拟局部有源忆阻器的伏安特性,替代实际忆阻器进行电路设计和应用。
本发明解决技术问题所采取的技术方案如下:根据数学模型设计局部有源忆阻器仿真器电路,仿真器电路包括集成运算放大器U1、集成运算放大器U2、乘法器U3、乘法器U4和乘法器U5,集成运算放大器U1用于实现差分放大运算、反相加法运算、积分运算和反相放大运算;集成运算放大器U2用于实现反相加法运算、反相放大运算和指数运算;乘法器U3、U4、U5用于实现信号的乘法运算。
集成运算放大器U1采用LM347,输入端A与电阻R2的一端相连,电阻R2的另一端接地,同时接电阻R3的一端,输入端A同时与电阻R1一端相连,电阻R1的另一端接电阻R3的另一端,同时接在集成运算放大器U1引脚3;输入端B通过电阻R4连接引脚2;引脚2通过电阻R5连接引脚1,引脚1输出为u1;引脚4接电源VCC,引脚11接电源VEE;u1、-x3、x通过电阻R6、电阻R7、电阻R8连接引脚13;引脚13通过电阻R9连接引脚14;引脚12接地;引脚14通过电阻R10连接引脚9;引脚9通过电容C1连接引脚8;引脚10接地;引脚8通过电阻R11连接引脚6,引脚8输出为x;引脚6通过电阻R12连接引脚7,引脚7输出为-x。
乘法器U3、U4采用AD633,乘法器U4引脚1连接-x;引脚3连接-x;引脚2、4、6接地;引脚8接电源VCC,引脚5接电源VEE;引脚7为输出为x2。乘法器U3引脚1连接x2;引脚3连接-x;引脚2、4、6接地;引脚8接电源VCC,引脚5接电源VEE;引脚7为输出为-x3
集成运算放大器U2采用LM347,x2通过电阻R13连接集成运算放大器U2引脚2;-x通过电阻R14连接引脚2;引脚2通过电阻R15接引脚1;引脚1通过电阻R16接引脚13;引脚13通过电阻R17连接引脚14;引脚14通过二极管MB电阻R1045连接引脚9;引脚9通过电阻R18连接引脚8;引脚4接电源VCC,引脚11接电源VEE;引脚3、5、10、12接地;引脚8通过电阻R16连接引脚6;6V电压通过电阻R20连接引脚6;引脚6通过电阻R21连接引脚7。
乘法器U5采用AD633,乘法器U5引脚1连接u1;引脚3连接集成运算放大器U2引脚7;引脚2、4、6接地;引脚8接电源VCC,引脚5接电源VEE;引脚7连接输入端B。
本发明设计了一种能够实现局部有源忆阻器伏安特性的数学模型,并根据其数学模型建立其仿真器模型,含2个集成运放和3个乘法器,其电路实现局部有源忆阻器伏安特性。在目前及未来无法获得实际忆阻器件的情况下,可代替实际忆阻器实现与忆阻器相关的电路设计、实验以及应用,对忆阻器的特性和应用研究具有重要的实际意义。
本发明利用集成运算电路和模拟乘法器实现忆阻器特性中的相应运算,其中,集成运算放大器主要用以实现电压的差分放大运算、反相加法运算、积分运算、反相放大器和指数运算,模拟乘法器用以实现电压的乘积运算。忆阻器两端的电压由集成运算放大器的差分放大器采集得到,然后经过集成运算放大器的反相加法器、积分器得到忆阻器内部状态变量x。
附图说明
图1是本发明的等效电路框图。
图2是本发明模拟等效电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是由通用压控忆阻器数学模型推导出的一种指数型局部有源忆阻器数学模型的表达式:
Figure BDA0001682045180000031
dx/dt=-x3+x+u
其中,i和u为忆阻器的电流与电压,x为忆阻器的状态变量。
如图1所示,本实施例指数型局部有源忆阻器的仿真器电路包括集成运算放大器U1、集成运算放大器U2、乘法器U3、乘法器U4、乘法器U5和元器件电阻、电容、二极管,集成运算放大器U1用于实现差分放大运算、反相加法运算、积分运算和反相放大运算;集成运算放大器U2用于实现加法运算、指数运算和反相加法运算;乘法器U3、U4、U5用于实现信号的乘法运算;U1和U2采用芯片LF347,U3、U4和U5采用芯片AD633。LF347、AD633为现有技术。
如图2所示,输入端A通过电阻R2接地,并且通过电阻R1和R3的串联后接地,输入端A通过电阻R1接集成运算放大器U1的第3引脚,并且通过电阻R2和R3的串联后接集成运算放大器U1的第3引脚。设电路的输入电流为i:
Figure BDA0001682045180000032
其中,uA为输入端A对地的电压。由于R2+R3>>R1,电路的输入电流近似为:
Figure BDA0001682045180000033
集成运算放大器U1内有4个运算放大器,其中,第1、2、3引脚对应的运算放大器,与外围电阻R2、R3、R4、R5构成差分放大器,用以实现双端电压u转为单端对地的电压,即U1引脚1的电压为:
Figure BDA0001682045180000041
其中,uB为输入端B对地的电压,由于R4=R5=1M,设电路的输入电流为u1,由u1=uA-uB,则U1引脚1的电压为:
u1-1=uA-uB=u1
集成运算放大器U1的第12、13、14引脚对应的运算放大器,与外围电阻R6、R7、R8、R9构成反相加法器,输入分别为u1、-x3、x,其中,x表示忆阻器的状态,x为集成运算放大器U1引脚8的电压,-x3为乘法器U3的W引脚电压。由于R6=R7=R8=R9=10K,则U1引脚14的电压为:
Figure BDA0001682045180000042
集成运算放大器U1的第8、9、10引脚与外围电容C1、电阻R10构成积分器,用以实现输入电压u1-14的积分,由于R10=100K,C1=10nF,即U1引脚8的电压:
Figure BDA0001682045180000043
由局部有源忆阻器数学模型可知:dx/dt=-x3+x+u1,即x=∫(-x3+x+u1)dt则:
u1-8=∫(-x3+x+u1)dt=x
则集成运算放大器U1的第8引脚的电压u1-8可用于表示忆阻器的状态变量x。
集成运算放大器U1的第5、6、7引脚对应的运算放大器,与外围电阻R11、R12构成反相放大器,用于实现输入电压u1-8的反相放大,且R11=R12=1M,即U1引脚7的电压为:
Figure BDA0001682045180000051
乘法器U4用以实现集成运算放大器U1引脚8的电压u1-7的平方运算,即U4输出端W引脚的电压:
u4w=u1-7u1-7=x2
乘法器U3用以实现U4输出端W引脚的电压u4w和U1引脚7的电压u1-7的乘积运算,即U3输出端W引脚的电压:
u3w=u2wu1-7=-x3
集成运算放大器U2的第1、2、3引脚对应的运算放大器,与外围电阻R13、R14、R15构成反相加法器,输入分别为x2、-x,且R13=R14=R15=10K,即U2引脚1的电压为:
Figure BDA0001682045180000052
集成运算放大器U2的第12、13、14引脚对应的运算放大器,与外围电阻R16、R17构成反相放大器,用于实现输入电压u2-1的反相放大,且R16=1M,R17=26K,即U2引脚14的电压为:
Figure BDA0001682045180000053
集成运算放大器U2的第8、9、10引脚对应的运算放大器,与外围电阻R18、二极管MBR1045构成指数电路,用于实现输入电压u2-14的指数运算,且R18=10K,二极管参数反向饱和电流IS=0.1mA,UT=26mV,u2-14>>UT,即U2引脚8的电压为:
Figure BDA0001682045180000054
集成运算放大器U2的第5、6、7引脚对应的运算放大器,与外围电阻R19、R20、R21构成反相加法器,输入分别为集成运算放大器U2的引脚8和6V电压,且R19=R20=R21=10K,即U2引脚7的电压为:
Figure BDA0001682045180000055
乘法器U5用以实现集成运算放大器U2引脚7的电压u2-7与集成运算放大器U1引脚1的电压u1-1的乘积运算,即U5输出端W引脚的电压:
Figure BDA0001682045180000061
乘法器U5输出端W与输入端B连接,R1=1Ω,uA=R1i,
Figure BDA0001682045180000062
u1=u,如图2所示,输入端A、B的伏安特性为:
Figure BDA0001682045180000063
因此,
Figure BDA0001682045180000064
其中,
x=∫(-x3+x+u)dt
忆阻器模拟等效电路的伏安特性,与压控忆阻器伏安特性比较得知电导:
Figure BDA0001682045180000065
集成运算放大器U1采用LM347,集成运算放大器U1的第1引脚通过电阻R5与第2引脚相接;第2引脚通过电阻R4作为信号输入端;第3引脚通过电阻R3接地;第4引脚接+15V电源VCC;第5引脚接地;第6引脚通过电阻R11姐引脚8;第7引脚通过电阻R12接引脚8;第8引脚通过电容C1接引脚9;第9引脚通过电阻R10接引脚14;第10引脚接地;第11引脚接-15V电源VEE;第12引脚接地;第13引脚通过电阻R6、电阻R7、电阻R8分别连接引脚1、乘法器U3的引脚W、引脚8;第14引脚通过电阻R9接引脚13。
集成运算放大器U2采用LM347,集成运算放大器U2的第1引脚通过电阻R15与第2引脚相接;第2引脚通过电阻R13、电阻R14分别连接乘法器U4的引脚W和集成运算放大器U1的第7引脚;第3引脚接地;第4引脚接+15V电源VCC;第5引脚接地;第6引脚通过电阻R19、电阻R20分别连接引脚8和6V电压;第7引脚通过电阻R21接引脚6;第8引脚通过电阻R18接引脚9;第9引脚通过二极管MBR1045接引脚14;第10引脚接地;第11引脚接-15V电源VEE;第12引脚接地;第13引脚通过电阻R16连接引脚1;第14引脚通过电阻R17接引脚13。
乘法器U3采用AD633,乘法器U3的第1引脚接乘法器U4的第7引脚;第2引脚接地;第3引脚接集成运算放大器U1的第7引脚;第4引脚接地;第5引脚接-15V电源VEE;第6引脚接地;第7引脚通过电阻R7接集成运算放大器U1的第13引脚;第8引脚接+15V电源VCC。
乘法器U4采用AD633,乘法器U4的第1引脚接集成运算放大器U1的第7引脚;第2引脚接地;第3引脚接集成运算放大器U1的第7引脚;第4引脚接地;第5引脚接-15V电源VEE;第6引脚接地;第7引脚接乘法器U3的第3引脚;第8引脚接+15V电源VCC。
乘法器U5采用AD633,乘法器U5的第1引脚接集成运算放大器U1的第1引脚;第2引脚接地;第3引脚接集成运算放大器U2的第7引脚;第4引脚接地;第5引脚接-15V电源VEE;第6引脚接地;第7引脚接输入端B;第8引脚接+15V电源VCC。
本领域的普通技术人员应当认识到,以上实施例仅是用来验证本发明,而并非作为对本发明的限定,只要是在本发明的范围内,对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (1)

1.一种指数型局部有源忆阻器仿真器,其特征在于:基于下述数学模型:
Figure FDA0003353472860000011
dx/dt=-x3+x+u
其中i和u为忆阻器的电流与电压,x为忆阻器的状态变量;
该仿真器包括集成运算放大器U1、集成运算放大器U2、乘法器U3、乘法器U4、乘法器U5,其中集成运算放大器U1用于实现差分放大运算、反相加法运算、积分运算和反相放大运算;集成运算放大器U2用于实现反相加法运算、反相放大运算和指数运算;乘法器U3、U4、U5用于实现信号的乘法运算;
其中集成运算放大器U1采用LM347,输入端A与电阻R2的一端相连,电阻R2的另一端接地,同时接电阻R3的一端,输入端A同时与电阻R1一端相连,电阻R1的另一端接电阻R3的另一端,同时接在集成运算放大器U1引脚3;输入端B通过电阻R4连接集成运算放大器U1的引脚2;集成运算放大器U1的引脚2通过电阻R5连接引脚1,集成运算放大器U1的引脚1输出为u1;集成运算放大器U1的引脚4接电源VCC,集成运算放大器U1的引脚11接电源VEE;u1、-x3、x通过电阻R6、电阻R7、电阻R8连接集成运算放大器U1的引脚13;集成运算放大器U1的引脚13通过电阻R9连接集成运算放大器U1的引脚14;集成运算放大器U1的引脚12接地;集成运算放大器U1的引脚14通过电阻R10连接引脚9;集成运算放大器U1的引脚9通过电容C1连接引脚8;集成运算放大器U1的引脚10接地;集成运算放大器U1的引脚8通过电阻R11连接集成运算放大器U1的引脚6,集成运算放大器U1的引脚8输出为x;集成运算放大器U1的引脚6通过电阻R12连接引脚7,集成运算放大器U1的引脚7输出为-x;
乘法器U3、U4采用AD633,乘法器U4的引脚1连接-x;乘法器U4的引脚3连接-x;乘法器U4的引脚2、4、6接地;乘法器U4的引脚8接电源VCC,乘法器U4的引脚5接电源VEE;乘法器U4的引脚7为输出为x2;乘法器U3的引脚1连接x2;乘法器U3的引脚3连接-x;乘法器U3的引脚2、4、6接地;乘法器U3的引脚8接电源VCC,乘法器U3的引脚5接电源VEE;乘法器U3的引脚7为输出为-x3
集成运算放大器U2采用LM347,x2通过电阻R13连接集成运算放大器U2的引脚2;-x通过电阻R14连接集成运算放大器U2的引脚2;集成运算放大器U2的引脚2通过电阻R15接引脚1;集成运算放大器U2的引脚1通过电阻R16接引脚13;集成运算放大器U2的引脚13通过电阻R17连接引脚14;集成运算放大器U2的引脚14通过二极管MB电阻R1045连接引脚9;集成运算放大器U2的引脚9通过电阻R18连接引脚8;集成运算放大器U2的引脚4接电源VCC,集成运算放大器U2的引脚11接电源VEE;集成运算放大器U2的引脚3、5、10、12接地;集成运算放大器U2的引脚8通过电阻R16连接引脚6;6V电压通过电阻R20连接引脚6;集成运算放大器U2的引脚6通过电阻R21连接引脚7;
乘法器U5采用AD633,乘法器U5的引脚1连接u1;乘法器U5的引脚3连接集成运算放大器U2引脚7;乘法器U5的引脚2、4、6接地;乘法器U5的引脚8接电源VCC,乘法器U5的引脚5接电源VEE;乘法器U5的引脚7连接输入端B。
CN201810554895.1A 2018-06-01 2018-06-01 一种指数型局部有源忆阻器仿真器 Active CN108718190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810554895.1A CN108718190B (zh) 2018-06-01 2018-06-01 一种指数型局部有源忆阻器仿真器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810554895.1A CN108718190B (zh) 2018-06-01 2018-06-01 一种指数型局部有源忆阻器仿真器

Publications (2)

Publication Number Publication Date
CN108718190A CN108718190A (zh) 2018-10-30
CN108718190B true CN108718190B (zh) 2022-03-01

Family

ID=63911822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810554895.1A Active CN108718190B (zh) 2018-06-01 2018-06-01 一种指数型局部有源忆阻器仿真器

Country Status (1)

Country Link
CN (1) CN108718190B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109840365B (zh) * 2019-01-16 2023-04-07 山东科技大学 一种有源忆阻器仿真器
CN112906879A (zh) * 2021-03-11 2021-06-04 杭州电子科技大学 基于局部有源忆阻器的hr神经元电路模型
CN113328738B (zh) * 2021-05-31 2022-09-16 郑州轻工业大学 一种通用型双曲函数忆阻器电路模型

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219983A (zh) * 2013-04-16 2013-07-24 杭州电子科技大学 一种忆阻器等效模拟电路
CN103259518A (zh) * 2013-05-20 2013-08-21 华南理工大学 一种磁控型忆阻器及其控制方法
CN103297025A (zh) * 2013-05-02 2013-09-11 杭州电子科技大学 一种忆阻器仿真器
US9019030B1 (en) * 2014-09-18 2015-04-28 King Fahd University Of Petroleum And Minerals Memristor-based emulator for use in digital modulation
WO2016054340A1 (en) * 2014-10-02 2016-04-07 Board Of Regents, The University Of Texas System Coupled memristor devices to enable feedback control and sensing of micro/nanoelectromechanical actuator and sensors
CN105553459A (zh) * 2015-12-15 2016-05-04 杭州电子科技大学 浮地压控忆阻器仿真器电路
CN105701306A (zh) * 2016-01-19 2016-06-22 杭州电子科技大学 指数型磁控忆容器等效电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219983A (zh) * 2013-04-16 2013-07-24 杭州电子科技大学 一种忆阻器等效模拟电路
CN103297025A (zh) * 2013-05-02 2013-09-11 杭州电子科技大学 一种忆阻器仿真器
CN103259518A (zh) * 2013-05-20 2013-08-21 华南理工大学 一种磁控型忆阻器及其控制方法
US9019030B1 (en) * 2014-09-18 2015-04-28 King Fahd University Of Petroleum And Minerals Memristor-based emulator for use in digital modulation
WO2016054340A1 (en) * 2014-10-02 2016-04-07 Board Of Regents, The University Of Texas System Coupled memristor devices to enable feedback control and sensing of micro/nanoelectromechanical actuator and sensors
CN105553459A (zh) * 2015-12-15 2016-05-04 杭州电子科技大学 浮地压控忆阻器仿真器电路
CN105701306A (zh) * 2016-01-19 2016-06-22 杭州电子科技大学 指数型磁控忆容器等效电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Fully-Digital Oscillatory Associative Memories Enabled by Non-volatile Logic";Vehbi Calayir等;《The 2013 International Joint Conference on Neural Networks》;20140109;1-6 *
"Initial condition-dependent dynamics and transient period in memristor-based hypogenetic jerk system with four line equilibria";Han Bao等;《Commun Nonlinear Sci Numer Simulat》;20171003;264-275 *
"一个磁控忆阻器混沌电路及其 FPGA 实现";王光义等;《电路与系统学报》;20111231;第16卷(第6期);114-119 *

Also Published As

Publication number Publication date
CN108718190A (zh) 2018-10-30

Similar Documents

Publication Publication Date Title
CN108846165B (zh) 一种四阶局部有源忆阻器电路模型
CN108718190B (zh) 一种指数型局部有源忆阻器仿真器
CN110245421B (zh) 一种对数绝对值局部有源忆阻器电路模型
Liang et al. S-type locally active memristor-based periodic and chaotic oscillators
Liang et al. A practical implementation of a floating memristor-less meminductor emulator
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN110222451B (zh) 三阶绝对值局部有源忆阻器电路模型
CN108959837B (zh) 一种四值忆阻器仿真器的实现电路
CN105553459A (zh) 浮地压控忆阻器仿真器电路
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN107169253A (zh) 对数型忆容器等效模拟电路
CN111079365B (zh) 一种反正切三角函数忆阻器的仿真器
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN108491567B (zh) 一种磁通控制型忆阻器的Simulink建模方法
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
CN112906879A (zh) 基于局部有源忆阻器的hr神经元电路模型
CN105447270A (zh) 指数型忆感器电路
CN105373679A (zh) 一种实现忆容器电容特性的模拟电路
CN105207771A (zh) 一种基于单片电流反馈运算放大器的双涡卷隐藏蔡氏混沌吸引子产生电路
CN205232190U (zh) 实现忆感器特性的模拟电路
CN109086558B (zh) 对数型局部有源忆阻器仿真器
CN111079363B (zh) 一种双曲正弦型忆阻器电路模型
CN105389443A (zh) 一种忆感器对数模型等效电路
CN110728099B (zh) 一种荷控忆容器仿真器电路
CN210691321U (zh) 一种二值局部有源忆阻器的仿真器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant