CN111079363B - 一种双曲正弦型忆阻器电路模型 - Google Patents

一种双曲正弦型忆阻器电路模型 Download PDF

Info

Publication number
CN111079363B
CN111079363B CN201911272532.XA CN201911272532A CN111079363B CN 111079363 B CN111079363 B CN 111079363B CN 201911272532 A CN201911272532 A CN 201911272532A CN 111079363 B CN111079363 B CN 111079363B
Authority
CN
China
Prior art keywords
pin
operational amplifier
integrated operational
resistor
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911272532.XA
Other languages
English (en)
Other versions
CN111079363A (zh
Inventor
朱斌达
王光义
董玉姣
应佳捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201911272532.XA priority Critical patent/CN111079363B/zh
Publication of CN111079363A publication Critical patent/CN111079363A/zh
Application granted granted Critical
Publication of CN111079363B publication Critical patent/CN111079363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种双曲正弦忆阻器的等效模拟电路。本发明中的集成运算放大器U1构成磁通量产生电路，集成运算放大器U1用于实现积分运算、加法运算和反相放大运算，将输出信号作为忆阻器等效电路的忆导控制信号；双曲正弦型忆阻器等效电路由集成运算放大器U2和乘法器U3构成，集成运算放大器U2用于实现指数运算和加法运算，集成运算放大器U2与乘法器U3相连用于实现除法器的作用，得到需要的双曲正弦信号，乘法器U4用于实现将双曲正弦信号和电压量相乘，得到最终的忆阻器电流量。本发明提出了一种实现忆阻器特性的模拟电路，用以模拟忆阻器的磁通电荷特性，替代实际忆阻器进行实验和应用及研究。

Description

一种双曲正弦型忆阻器电路模型
技术领域
本发明属于电路设计技术领域，涉及一种双曲正弦形式的忆阻器模型，具体涉及一种符合双曲正弦型忆阻器电压-电流紧致滞回关系的电路模型。
背景技术
忆阻器最初是由Leon Chua在1971年预测的，除了众所周知的电阻、电容和电感之外，它是一个缺失的基本电子元件，用于描述磁通和电荷的关系。神经元作为大脑基本的组成单元，能够产生复杂的动力学行为，由于忆阻器非常适合实现突触权值，通过引入忆阻突触权重替换电阻突触权重，可模拟大脑突触神经网络的存储记忆功能。因此，进一步研究具有忆阻突触权重神经网络的复杂性动力学行为是富有意义且很有必要的。
目前，国内外大多对神经网络进行研究，而对忆阻神经网络的研究相对较少。对于神经元的激活函数，它在生物学上是一个抽象概念，表示神经元的潜在放电率。在数学形式上，与双曲函数较为接近，而设计一种更符合其特性的数学模型和对应的等效电路模型，对丰富忆阻神经网络数学模型，用等效电路替代实际忆阻器进行实验和应用研究具有重要意义。
发明内容
针对现有技术存在的上述不足，本发明提出了一种双曲正弦形式的忆阻器数学模型和等效电路模型，用以模拟忆阻器的电压-电流特性，替代实际忆阻器进行电路设计和应用。
本发明解决技术问题所采取的技术方案如下：
包括磁通量产生电路和双曲正弦型忆阻器等效电路，磁通量产生电路由集成运算放大器U1组成，产生的磁通量作为双曲正弦型忆阻器等效电路的输入信号，集成运算放大器U1用于实现积分运算、加法运算和反相放大运算。双曲正弦型忆阻器等效电路由集成运算放大器U2和乘法器U3构成，集成运算放大器U2用于实现指数运算和加法运算，集成运算放大器U2与乘法器U3相连用于实现除法器的作用，得到需要的双曲正弦信号，乘法器U4用于实现将双曲正弦信号和电压量相乘，得到最终的忆阻器电流量。
优选的，所述的一种双曲正弦型忆阻器等效电路，包括集成运算放大器U1，集成运算放大器U2，乘法器U3、乘法器U4、十五个电阻、一个电容、一个二极管。
所述的集成运算放大器U1和集成运算放大器U2采用LF347；乘法器U3和乘法器U4采用AD633。
所述的集成运算放大器U1的第1引脚与第二电阻R2的一端、第三电阻R3的一端、第一电容C1的一端连接，集成运算放大器U1的第2引脚与第一电阻R1的一端、第二电阻R2的另一端、第一电容C1的另一端连接，集成运算放大器U1的第3、5引脚接地，集成运算放大器U1的第4引脚接电源VCC，集成运算放大器U1的第6引脚与第八电阻R8的一端、第九电阻R9的一端连接，第7引脚与第九电阻R9的另一端连接，第8引脚与第七电阻R7的一端、第八电阻R8的另一端连接，集成运算放大器U1的第9引脚与第五电阻R5的一端、第六电阻R6的一端、第七电阻R7的另一端连接，集成运算放大器U1的第10、12引脚接地，集成运算放大器U1的第11引脚接VEE，集成运算放大器U1的第13引脚与第三电阻R3的另一端、第四电阻R4的一端连接，集成运算放大器U1的第14引脚与第四电阻R4的另一端连接，第一电阻R1的另一端作为电压输入端，第六电阻R6的另一端接u0(t)的电压。
所述的集成运算放大器U2的第1引脚与第十电阻R10的一端、乘法器U3的第1引脚连接，集成运算放大器U2的第2引脚与第一二极管D1的负端连接，集成运算放大器U2的第3、10、12引脚接地，集成运算放大器U2的第4引脚接电源VCC，集成运算放大器U2的第8引脚与第十五电阻R15的一端连接，集成运算放大器U2的第9引脚与第十三电阻R13的一端、第十四电阻R14的一端、第十五电阻R15的另一端连接，集成运算放大器U2的第11引脚接电源VEE，集成运算放大器U2的第13引脚与第十一电阻R11的一端、第十二电阻R12的一端连接，集成运算放大器U2的第14引脚与乘法器U3的第3引脚连接，第十一电阻R11的另一端与乘法器U3的第7引脚连接，第十二电阻R12的另一端接-1V的电压，乘法器U3的第2、4、6引脚接地，乘法器U3的第5引脚接电源VEE，乘法器U3的第8引脚接电源VCC。
所述乘法器U4的第2、4、6引脚接地，第5引脚接电源VEE，第7引脚作为电流的输出端，第8引脚接电源VCC。
本发明设计了一种能够实现忆阻器磁通电荷特性的双曲正弦型模拟等效电路，该模拟电路含有2个集成运算放大器芯片和2个乘法器，结构简单，在目前及未来无法获得实际忆阻器件的情况下，可代替实际忆阻器实现与忆阻器相关的电路设计、实验以及应用，对忆阻器的特性和应用研究具有重要的实际意义。
本发明设计的实现双曲正弦型忆感器的模拟电路，其利用模拟电路实现忆阻器的磁通电荷特性，具体实现了忆阻器的磁通电荷特性。本发明利用集成运算放大器和模拟乘法器电路实现忆阻器特性中的相应运算，其中，集成运算放大器主要用于实现电压积分运算、磁通量的指数运算、电压反相放大和加法运算，结合乘法器实现磁通量的指数形式的除法运算，通过指数形式实现磁通量的双曲正弦运算，模拟乘法器还用于实现电压与磁通量双曲正弦形式的乘积运算。
附图说明
图1是本发明的等效电路框图。
图2是本发明模拟等效电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是双曲正弦型忆阻器的磁通电荷特性的一般数学表达式：
Figure BDA0002314587090000041
i(t)和u(t)为忆阻器的电流与电压，变量
Figure BDA0002314587090000042
为忆阻器的磁通量。
如图1所示，本实例双曲正弦型忆阻器模拟等效电路包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4，集成运算放大器U1构成磁通量
Figure BDA0002314587090000046
产生电路，集成运算放大器U1用于实现积分运算、加法运算和反相放大运算；双曲正弦型忆阻器等效电路由集成运算放大器U2和乘法器U3构成，集成运算放大器U2用于实现指数运算和加法运算，集成运算放大器U2与乘法器U3相连用于实现除法器的作用，得到需要的双曲正弦信号，乘法器U4用于实现将双曲正弦信号和电压量相乘，得到最终的忆阻器电流量。U1、U2采用LF347，U3、U4采用AD633，LF347、AD633均为现有技术。
如图2所示，集成运算放大器U1的第1、2、3引脚对应的运算放大器与第一电阻R1、第二电阻R2、第三电阻R3以及第一电容C1构成积分电路，来获得忆阻器的磁通量
Figure BDA0002314587090000047
输入的电压为u(t)通过第一电阻R1输入到集成运算放大器U1的第2引脚，U1引脚1的电压为u1(t)：
Figure BDA0002314587090000043
集成运算放大器U1的第12、13、14引脚对应的运算放大器，与外围第三电阻R3、第四电阻R4构成反相运算放大器，用于实现忆阻器的磁通量
Figure BDA0002314587090000045
的反相增益，集成运算放大器的U1的第14引脚的电压为u14(t)：
Figure BDA0002314587090000044
集成运算放大器U1的第5、6、7引脚对应的运算放大器，与外围第八电阻R8、第九电阻R9构成反相运算放大器，用于实现集成运算放大器U1的第8引脚的电压的反相增益，集成运算放大器U1的第8引脚的电压为u8(t)，第7引脚的电压为u7(t)：
Figure BDA0002314587090000051
集成运算放大器U1的第8、9、10引脚对应的运算放大器与第五电阻R5、第六电阻R6、第七电阻R7构成反相加法电路，用于实现忆阻器的磁通量
Figure BDA0002314587090000052
的加法运算，输入的电压u0(t)通过第六电阻R6输入到集成运算放大器U1的第9引脚，电压u14(t)通过第五电阻R5输入到集成运算放大器U1的第9引脚，集成运算放大器U1的第8引脚的电压为u8(t)：
Figure BDA0002314587090000053
集成运算放大器U2的第1、2、3引脚与第十电阻R10及第一二极管D1构成指数运算电路，用于实现忆导控制函数的输入运算，集成运算放大器U2的第1引脚的电压u15(t)：
Figure BDA0002314587090000054
集成运算放大器U2的第12、13、14引脚与外围第十一电阻R11、第十二电阻R12以及乘法器U3构成除法器，用于实现忆导控制函数的输入运算，集成运算放大器U2的第14引脚的电压u25(t)：
Figure BDA0002314587090000055
集成运算放大器U2的第8、9、10引脚与外围第十三电阻R13、第十四电阻R14以及第十五电阻R15构成加法器，用于实现忆导控制函数的输入运算，集成运算放大器U2的第8引脚的电压u19(t)：
Figure BDA0002314587090000056
乘法器U4的输出端W引脚的电压uw(t)：
Figure BDA0002314587090000061
为双曲正弦忆阻器等效电路的电压与电流特性，与
Figure BDA0002314587090000062
比较得知：
Figure BDA0002314587090000063
集成运算放大器U1的第1引脚与第二电阻R2的一端、第三电阻R3的一端、第一电容C1的一端连接，集成运算放大器U1的第2引脚与第一电阻R1的一端、第二电阻R2的另一端、第一电容C1的另一端连接，集成运算放大器U1的第3、5引脚接地，集成运算放大器U1的第4引脚接电源VCC，集成运算放大器U1的第6引脚与第八电阻R8的一端、第九电阻R9的一端连接，第7引脚与第九电阻R9的另一端连接，第8引脚与第七电阻R7的一端、第八电阻R8的另一端连接，集成运算放大器U1的第9引脚与第五电阻R5的一端、第六电阻R6的一端、第七电阻R7的另一端连接，集成运算放大器U1的第10、12引脚接地，集成运算放大器U1的第11引脚接VEE，集成运算放大器U1的第13引脚与第三电阻R3的另一端、第四电阻R4的一端连接，集成运算放大器U1的第14引脚与第四电阻R4的另一端连接，第一电阻R1的另一端作为电压输入端，第六电阻R6的另一端接u0(t)的电压。
集成运算放大器U2的第1引脚与第十电阻R10的一端、乘法器U3的第1引脚连接，第2引脚与第一二极管D1连接，第3、10、12引脚接地，第4引脚接电源VCC，第8引脚与第十五电阻R15的一端连接，第9引脚与第十三电阻R13的一端、第十四电阻R14的一端、第十五电阻R15的另一端连接，第11引脚接电源VEE，第13引脚与第十一电阻R11的一端、第十二电阻R12的一端连接，第14引脚与乘法器U3的第3引脚连接，第十一电阻R11的另一端与乘法器U3的第7引脚连接，第十二电阻R12的另一端接-1V的电压，乘法器U3的第2、4、6引脚接地，第5引脚接电源VEE，第8引脚接电源VCC。
乘法器U4的第2、4、6引脚接地，第5引脚接电源VEE，第7引脚作为电流的输出端，第8引脚接电源VCC。
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (5)

1.一种双曲正弦忆阻器电路模型，其特征在于，该电路模型基于以下数学关系设计：
Figure FDA0002314587080000011
i(t)和u(t)为忆阻器的电流与电压，变量
Figure FDA0002314587080000012
为忆阻器的磁通量，a、b和c均为电路模型的系数；
该电路模型包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4，集成运算放大器U1构成磁通量
Figure FDA0002314587080000013
产生电路，集成运算放大器U1用于实现积分运算、加法运算和反相放大运算，将输出信号作为双曲正弦型忆阻器等效电路的忆导控制信号；双曲正弦型忆阻器等效电路由集成运算放大器U2和乘法器U3构成，集成运算放大器U2用于实现指数运算和加法运算，集成运算放大器U2与乘法器U3相连用于实现除法器的作用，得到需要的双曲正弦信号，乘法器U4用于实现将双曲正弦信号和电压量相乘，得到最终的忆阻器电流量。
2.根据权利要求1所述的电路模型，其特征在于：所述的集成运算放大器U1、集成运算放大器U2采用LF347，乘法器U3、U4采用AD633；集成运算放大器U1的第2脚输出忆阻器电压量，乘法器U4的第7引脚输出忆阻器电流。
3.根据权利要求2所述的电路模型，其特征在于：所述的集成运算放大器U1的第1引脚与第二电阻R2的一端、第三电阻R3的一端、第一电容C1的一端连接，集成运算放大器U1的第2引脚与第一电阻R1的一端、第二电阻R2的另一端、第一电容C1的另一端连接，集成运算放大器U1的第3、5引脚接地，集成运算放大器U1的第4引脚接电源VCC，集成运算放大器U1的第6引脚与第八电阻R8的一端、第九电阻R9的一端连接，第7引脚与第九电阻R9的另一端连接，第8引脚与第七电阻R7的一端、第八电阻R8的另一端连接，集成运算放大器U1的第9引脚与第五电阻R5的一端、第六电阻R6的一端、第七电阻R7的另一端连接，集成运算放大器U1的第10、12引脚接地，集成运算放大器U1的第11引脚接VEE，集成运算放大器U1的第13引脚与第三电阻R3的另一端、第四电阻R4的一端连接，集成运算放大器U1的第14引脚与第四电阻R4的另一端连接，第一电阻R1的另一端作为电压输入端，第六电阻R6的另一端接u0(t)的电压。
4.根据权利要求3所述的电路模型，其特征在于：所述的集成运算放大器U2的第1引脚与第十电阻R10的一端、乘法器U3的第1引脚连接，集成运算放大器U2的第2引脚与第一二极管D1的负端连接，集成运算放大器U2的第3、10、12引脚接地，集成运算放大器U2的第4引脚接电源VCC，集成运算放大器U2的第8引脚与第十五电阻R15的一端连接，集成运算放大器U2的第9引脚与第十三电阻R13的一端、第十四电阻R14的一端、第十五电阻R15的另一端连接，集成运算放大器U2的第11引脚接电源VEE，集成运算放大器U2的第13引脚与第十一电阻R11的一端、第十二电阻R12的一端连接，集成运算放大器U2的第14引脚与乘法器U3的第3引脚连接，第十一电阻R11的另一端与乘法器U3的第7引脚连接，第十二电阻R12的另一端接-1V的电压，乘法器U3的第2、4、6引脚接地，乘法器U3的第5引脚接电源VEE，乘法器U3的第8引脚接电源VCC。
5.根据权利要求4所述的电路模型，其特征在于：所述乘法器U4的第2、4、6引脚接地，第5引脚接电源VEE，乘法器U4的第7引脚作为电流的输出端，乘法器U4的第8引脚接电源VCC。
CN201911272532.XA 2019-12-12 2019-12-12 一种双曲正弦型忆阻器电路模型 Active CN111079363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911272532.XA CN111079363B (zh) 2019-12-12 2019-12-12 一种双曲正弦型忆阻器电路模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911272532.XA CN111079363B (zh) 2019-12-12 2019-12-12 一种双曲正弦型忆阻器电路模型

Publications (2)

Publication Number Publication Date
CN111079363A CN111079363A (zh) 2020-04-28
CN111079363B true CN111079363B (zh) 2023-03-31

Family

ID=70314012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911272532.XA Active CN111079363B (zh) 2019-12-12 2019-12-12 一种双曲正弦型忆阻器电路模型

Country Status (1)

Country Link
CN (1) CN111079363B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113328738B (zh) * 2021-05-31 2022-09-16 郑州轻工业大学 一种通用型双曲函数忆阻器电路模型

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299922B1 (en) * 2015-06-23 2016-03-29 King Fahd University Of Petroleum And Minerals Continuous-level memristor emulator
CN105447270A (zh) * 2015-12-15 2016-03-30 杭州电子科技大学 指数型忆感器电路
CN205263816U (zh) * 2015-12-15 2016-05-25 杭州电子科技大学 一种指数型忆感器电路
CN107492064A (zh) * 2017-07-06 2017-12-19 河南大学 基于忆阻混沌系统、初等元胞自动机和压缩感知的图像加密方法
CN107526897A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种流控忆感器的等效模拟电路
CN109543313A (zh) * 2018-11-27 2019-03-29 杭州电子科技大学 基于忆阻器反馈的超混沌系统的电路模型
CN209168107U (zh) * 2019-01-16 2019-07-26 杭州电子科技大学 一种三值忆阻器的电路模型

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619596B2 (en) * 2015-06-23 2017-04-11 King Fahd University Of Petroleum And Minerals Floating memristor emulator

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299922B1 (en) * 2015-06-23 2016-03-29 King Fahd University Of Petroleum And Minerals Continuous-level memristor emulator
CN105447270A (zh) * 2015-12-15 2016-03-30 杭州电子科技大学 指数型忆感器电路
CN205263816U (zh) * 2015-12-15 2016-05-25 杭州电子科技大学 一种指数型忆感器电路
CN107492064A (zh) * 2017-07-06 2017-12-19 河南大学 基于忆阻混沌系统、初等元胞自动机和压缩感知的图像加密方法
CN107526897A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种流控忆感器的等效模拟电路
CN109543313A (zh) * 2018-11-27 2019-03-29 杭州电子科技大学 基于忆阻器反馈的超混沌系统的电路模型
CN209168107U (zh) * 2019-01-16 2019-07-26 杭州电子科技大学 一种三值忆阻器的电路模型

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
闵富红，王珠林 ，王恩荣， 曹 弋 .新型忆阻器混沌电路及其在图像加密中的应用.电 子 与 信 息 学 报 .2016,全文. *

Also Published As

Publication number Publication date
CN111079363A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
Sözen et al. Electronically tunable memristor emulator circuit
CN110245421B (zh) 一种对数绝对值局部有源忆阻器电路模型
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN108959837B (zh) 一种四值忆阻器仿真器的实现电路
CN104009748A (zh) 一种具有丰富动力学行为的忆阻超混沌系统及混沌电路
CN110222451B (zh) 三阶绝对值局部有源忆阻器电路模型
CN110598371A (zh) 一种三值局部有源忆阻器仿真器
CN111079363B (zh) 一种双曲正弦型忆阻器电路模型
CN108833073B (zh) 一种基于忆容器和忆感器的混沌振荡器的等效电路模型
CN108718190B (zh) 一种指数型局部有源忆阻器仿真器
CN112329365B (zh) 一种耦合双忆阻器高维隐藏信号发生系统
CN111079365B (zh) 一种反正切三角函数忆阻器的仿真器
Singh et al. New meminductor emulators using single operational amplifier and their application
CN105447270A (zh) 指数型忆感器电路
Feng et al. Dynamical behavior of a 3D jerk system with a generalized Memristive device
CN109670221B (zh) 一种由分数阶电容构成的三次非线性磁控忆阻电路
CN111404660B (zh) 一种四阶忆阻混沌信号源电路
CN105373679A (zh) 一种实现忆容器电容特性的模拟电路
CN111162769B (zh) 一种双曲正切型忆阻Duffing混沌模型及电路
CN108416102B (zh) 一种忆感器的等效模拟电路
CN110430035B (zh) 一种基于忆阻的四维超混沌电路
CN209168107U (zh) 一种三值忆阻器的电路模型
CN109766643A (zh) 三值忆阻器的电路模型
CN109543313B (zh) 基于忆阻器反馈的超混沌系统的电路模型
CN108599919B (zh) 一种对数混沌系统的电路模型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant