CN113328738B - 一种通用型双曲函数忆阻器电路模型 - Google Patents
一种通用型双曲函数忆阻器电路模型 Download PDFInfo
- Publication number
- CN113328738B CN113328738B CN202110599277.0A CN202110599277A CN113328738B CN 113328738 B CN113328738 B CN 113328738B CN 202110599277 A CN202110599277 A CN 202110599277A CN 113328738 B CN113328738 B CN 113328738B
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- integrated operational
- resistor
- amplifying circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
本发明提出一种通用型双曲函数忆阻器电路模型,包括第一放大电路、第二放大电路、第三放大电路、第四放大电路、第六放大电路、第七放大电路、乘法器、指数电路和数学计算模块;第一放大电路与第二放大电路相连接,第二放大电路分别与第三放大电路和第四放大电路相连接,第四放大电路与乘法器相连接,乘法器与第六放大电路相连接,第六放大电路与第七放大电路相连接,第七放大电路和第三放大电路均与SUM运算模块的输入端相连接,SUM运算模块的输出端与指数电路相连接,指数电路与数学计算模块相连接。本发明搭建的忆阻器电路在不改变电路结构或者额外增加电路的基础上实现三种双曲函数对应忆阻器数学模型的转化,使忆阻器模型的应用更加灵活。
Description
技术领域
本发明涉及数模电路的技术领域,涉及一种通用型双曲函数忆阻器电路模型,尤其涉及一种符合双曲函数型忆阻器电压-电流紧致滞回关系的电路模型。
背景技术
1971年美国加利福尼亚大学的蔡少棠从数学理论上预测了忆阻的存在,并提供了忆阻器的原始理论架构。限于当时的技术难度,在很长的一段时间内,忆阻器都是以预言的形式存在的。终于在2008年,美国惠普实验室人员,宣告制造出了首个能工作的忆阻物理实体,即Pt/Tio2/Pt三明治金属结构。忆阻器继37年之后又重新引起了更多学者的研究兴趣,并迅速成为电路、材料、生物等领域的研究热点。经过多年的发展,忆阻的应用被各国的学者广泛研究,但大都是以仿真的基础来展开叙述的,最重要的原因是因为忆阻器特殊的纳米级的物理结构,完全使用物理材料制备忆阻实体还是有一定的困难。
忆阻器具有高集成度、低功耗、可模拟突触可塑性等的特点,因此吸引了大量学者的兴趣,国内许多学者团队都对忆阻器神经网络进行了相关研究。为了避免忆阻制备这个问题,学者提出了用现存的元器件构建忆阻模型的思想,实现对忆阻器特性的模拟,如欧立青等人提出了一种三次非线性忆阻器模型。通过对忆阻器进一步特性分析可以看出,忆阻器模型在数学形式上,与双曲函数较为接近。例如朱斌达等人在理论基础上提出了一种双曲正弦函数的忆阻器模型。本发明提出一种通用型双曲函数的忆阻器数学模型,可以根据需要选择不同双曲函数对应的忆阻器模型,例如双曲正弦函数型忆阻器模型等。此外,本发明构建的忆阻器模型也更具一般性,朱斌达、闵富红等人提出的双曲正弦函数、双曲余弦函数型忆阻器模型均可以视作本发明提出忆阻器模型的一种特例。相比之下,本发明提出的忆阻器模型可以实现更加复杂情况下的仿真模拟,应用场合更加广泛。最后,本发明结合双曲函数的数学特性,搭建对应的忆阻模型等效电路,通过PSPICE软件进行仿真测试。通过仿真结果看出,该忆阻模型比较好的符合忆阻器的基本特性,可以代替忆阻器元件在某些场合的应用。
发明内容
针对现有技术实现纳米级忆阻器元件技术难度问题,本发明提出了一种通用型双曲函数忆阻器电路模型,用现存的元器件去搭建一种可模拟忆阻器数学特性的等效电路,用以模拟忆阻器的电流-电压特性,从而实现用该等效电路代替忆阻器在各个研究领域应用。
本发明的技术方案是这样实现的:
一种通用型双曲函数忆阻器电路模型,忆阻器电路模型包括第一放大电路、第二放大电路、第三放大电路、第四放大电路、第六放大电路、第七放大电路、乘法器U105、指数电路和数学计算模块;第一放大电路与第二放大电路相连接,第二放大电路分别与第三放大电路和第四放大电路相连接,第四放大电路与乘法器U105相连接,乘法器U105与第六放大电路相连接,第六放大电路与第七放大电路相连接,第七放大电路和第三放大电路均与SUM运算模块的输入端相连接,SUM运算模块的输出端与指数电路相连接,指数电路与数学计算模块相连接。
优选地,所述忆阻器电路模型对应的数学关系如下:
y(t)=x(t)u(t);
通过电路构建忆阻器模型,忆阻器电路模型的表达式如下:
优选地,所述第一放大电路包括集成运算放大器U101,集成运算放大器U101的反相输入端与电阻R1的一端相连接,电阻R1的另一端与电压源V1的正极相连接,电压源V1的负极和集成运算放大器U101的正相输入端均接地,集成运算放大器U101的反相输入端与集成运算放大器U101的输出端之间连接有电阻R2,电阻R2上并联有电容C1,集成运算放大器U101的输出端与第二放大电路相连接。
优选地,所述第二放大电路包括集成运算放大器U102,集成运算放大器U102的反相输入端分别与电阻R3、电阻R4的一端相连接,电阻R3的另一端与集成运算放大器U101的输出端相连接,电阻R4的另一端与直流电压V2的正极相连接,直流电压V2的负极和集成运算放大器U102的正相输入端均接地,集成运算放大器U102的反相输入端与集成运算放大器U102的输出端之间连接有电阻R5,集成运算放大器U102的输出端分别与第三放大电路、第四放大电路相连接。
优选地,所述第三放大电路包括集成运算放大器U103,集成运算放大器U103的反相输入端与电阻R6的一端相连接,电阻R6的另一端与集成运算放大器U102的输出端相连接,集成运算放大器U103的正相输入端接地,集成运算放大器U103的反相输入端与集成运算放大器U103的输出端之间连接有电阻R7,集成运算放大器U103的输出端与SUM运算模块的输入端相连接。
优选地,所述第四放大电路包括集成运算放大器U104,集成运算放大器U104的反相输入端与电阻R8的一端相连接,电阻R8的另一端与集成运算放大器U102的输出端相连接,集成运算放大器U104的正相输入端接地,集成运算放大器U104的反相输入端与集成运算放大器U104的输出端之间连接有电阻R9,集成运算放大器U104的输出端分别与乘法器U105的第一端口、第三端口相连接,乘法器U105的第二端口、第四端口、第六端口均接地,乘法器U105的第五端口和第八端口与工作电压相连接,乘法器U105的第七端口与第六放大电路相连接。
优选地,所述第六放大电路包括集成运算放大器U106,集成运算放大器U106的反相输入端与电阻R10的一端相连接,电阻R10的另一端与乘法器U105的第七端口相连接,集成运算放大器U106的正相输入端接地,集成运算放大器U106的反相输入端与集成运算放大器U106的输出端之间连接有电阻R11,集成运算放大器U106的输出端与第七放大电路相连接。
优选地,所述第七放大电路包括集成运算放大器U107,集成运算放大器U107的反相输入端分别与电阻R12、电阻R13的一端相连接,电阻R13的另一端与集成运算放大器U106的输出端相连接,电阻R12的另一端与直流电压V3的正极相连接,直流电压V3的负极和集成运算放大器U107的正相输入端均接地,集成运算放大器U107的反相输入端与集成运算放大器U107的输出端之间连接有电阻R14,集成运算放大器U107的输出端与SUM运算模块的输入端相连接。
优选地,所述指数电路包括集成运算放大器U1、集成运算放大器U2、三极管Q1和三极管Q2,集成运算放大器U1的反相输入端分别与电阻R15的一端、三极管Q1的集电极相连接,电阻R15的另一端与直流电压V4的正极相连接,直流电压V4的负极和集成运算放大器U1的正相输入端均接地,集成运算放大器U1的反相输入端与集成运算放大器U1的输出端之间连接有电容C2,集成运算放大器U1的输出端分别与三极管Q1的基极、电阻R17的一端、电阻R18的一端和电阻R19的一端相连接,电阻R17的另一端与SUM运算模块的输出端相连接,电阻R18的另一端接地,电阻R19的另一端分别与三极管Q1的发射极、三极管Q2的发射极相连接,三极管Q2的基极接地,三极管Q2的集电极与集成运算放大器U2的反相输入端相连接,集成运算放大器U2的反相输入端与集成运算放大器U2的输出端之间连接有电阻R20,集成运算放大器U2的正相输入端与电阻R21的一端相连接,电阻R21的另一端接地,集成运算放大器U2的输出端与数学计算模块相连接。
优选地,所述数学计算模块包括倒数模块ABM1、数值计算模块ABM2和乘法模块ABM3,集成运算放大器U2的输出端分别与倒数模块ABM1的输入端、数值计算模块ABM2的输入端相连接,倒数模块ABM1的输出端与数值计算模块ABM2的输入端相连接,数值计算模块ABM2的输出端、电压源V1的正极均与乘法模块ABM3的输入端相连接,乘法模块ABM3的输出端输出忆阻器电路模型的输出信号。
与现有技术相比,本发明产生的有益效果为:本发明构建的电路模型,可以在PSPICE中实现仿真,该等效电路可以在不改变电路结构或者额外增加、电路的基础上实现三种双曲函数对应忆阻器数学模型的转化,使忆阻器模型的应用更加灵活。本发明用现有的元件构建一个新的通用的忆阻器模型电路,代替忆阻在电路设计、实验及其他场合的应用;该忆阻器模型相比于之前的一些忆阻模型更具一般性而且更适用于比较复杂情况下仿真实验,其使用更加灵活,丰富了用已知元件搭建忆阻器的相关理论以及方法,为后续记忆元件模拟器的发展提供了参考。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的磁通产生及处理电路图;
图2为本发明的乘法器电路及加法电路图;
图3为本发明的指数电路图;
图4为本发明的整体电路图;
图5为本发明在相同幅值不同频率的三种双曲函数仿真图,(a)幅值为2V、频率为9.42Hz时的三种双曲函数仿真图,(b)幅值为2V、频率为12.56Hz时的三种双曲函数仿真图;
图6为本发明在相同频率不同幅值的三种双曲函数仿真图,(a)幅值为1V、频率为9.42Hz时的三种双曲函数仿真图,(b)幅值为2V、频率为9.42Hz时的三种双曲函数仿真图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图4所示,本发明实施例提供了一种通用型双曲函数忆阻器电路模型,忆阻器电路模型包括第一放大电路、第二放大电路、第三放大电路、第四放大电路、第六放大电路、第七放大电路、乘法器U105、指数电路和数学计算模块;第一放大电路与第二放大电路相连接,第二放大电路分别与第三放大电路和第四放大电路相连接,第四放大电路与乘法器U105相连接,乘法器U105与第六放大电路相连接,第六放大电路与第七放大电路相连接,第七放大电路和第三放大电路均与SUM运算模块的输入端相连接,SUM运算模块的输出端与指数电路相连接,指数电路与数学计算模块相连接。乘法器U105的型号为AD633,SUM运算模块的型号为SUM50N03;第一放大电路、第二放大电路、第三放大电路、第四放大电路分别实现积分运算、反相加法运算、反相运算以及反相比例运算,得到需要的磁通量信号,乘法器U105实现磁通量信号的平方计算,第六放大电路、第七放大电路实现加法运算以及反相运算。指数电路用于实现输入信号的指数运算,得到需要的指数型信号。数学计算模块用来将前面的输出指数信号进行取倒数和计算,从而得到需要的双曲函数的信号。
所述忆阻器电路模型对应的数学关系如下:
y(t)=x(t)u(t);
通过电路构建忆阻器模型,忆阻器电路模型的表达式如下:
如图1所示,所述第一放大电路包括集成运算放大器U101,集成运算放大器U101的型号为TL084,集成运算放大器U101的反相输入端与电阻R1的一端相连接,电阻R1的另一端与电压源V1的正极相连接,电压源V1的负极和集成运算放大器U101的正相输入端均接地,集成运算放大器U101的反相输入端与集成运算放大器U101的输出端之间连接有电阻R2,电阻R2上并联有电容C1,集成运算放大器U101的输出端与第二放大电路相连接。
集成运算放大器U101与电阻R1、电阻R2和电容C1组成积分电路,输入电压V1(t)通过电阻R1接入到集成运算放大器的负端口,集成运算放大器U101的输出为U101(t),其中t0代表积分电路开始工作的时间,t代表积分电路结束的时间:
所述第二放大电路包括集成运算放大器U102,集成运算放大器U102的型号为TL084,集成运算放大器U102的反相输入端分别与电阻R3、电阻R4的一端相连接,电阻R3的另一端与集成运算放大器U101的输出端相连接,电阻R4的另一端与直流电压V2的正极相连接,直流电压V2的负极和集成运算放大器U102的正相输入端均接地,集成运算放大器U102的反相输入端与集成运算放大器U102的输出端之间连接有电阻R5,集成运算放大器U102的输出端分别与第三放大电路、第四放大电路相连接。
集成运算放大器U102与电阻R3、电阻R4、直流电压源V2以及电阻R5构成反相加法器,集成运算放大器U101的输出通过电阻R3与集成运算放大器U102的负端口相连接。集成运算放大器U102的输出为U102(t):
所述第三放大电路包括集成运算放大器U103,集成运算放大器U103的型号为TL084,集成运算放大器U103的反相输入端与电阻R6的一端相连接,电阻R6的另一端与集成运算放大器U102的输出端相连接,集成运算放大器U103的正相输入端接地,集成运算放大器U103的反相输入端与集成运算放大器U103的输出端之间连接有电阻R7,集成运算放大器U103的输出端与SUM运算模块的输入端相连接。所述第四放大电路包括集成运算放大器U104,集成运算放大器U104的型号为TL084,集成运算放大器U104的反相输入端与电阻R8的一端相连接,电阻R8的另一端与集成运算放大器U102的输出端相连接,集成运算放大器U104的正相输入端接地,集成运算放大器U104的反相输入端与集成运算放大器U104的输出端之间连接有电阻R9,集成运算放大器U104的输出端分别与乘法器U105的第一端口、第三端口相连接,乘法器U105的第二端口、第四端口、第六端口均接地,乘法器U105的第五端口和第八端口与工作电压相连接,工作电压一般为±15V,乘法器U105的第七端口与第六放大电路相连接。
集成运算放大器U102的输出信号分别接电阻R8、电阻R9以及集成运算放大器U104构成的反相器和电阻R6、电阻R7以及集成运算放大器U103组成的反相比例放大器。集成运算放大器U102的输出通过电阻R8与集成运算放大器U104相连,通过电阻R6与集成运算放大器U103相连,集成运算放大器U103以及集成运算放大器U104的输出为:
其中,U103(t)为集成运算放大器U103的输出信号,U104(t)为集成运算放大器U104的输出信号。
如图2所示,集成运算放大器U104的输出端接乘法器U105的第1、3端口,乘法器U105的第2、4、6接口接地,第5、8端口接使乘法器正常工作的直流电压源,一般为±15V。第7端口为输出端口,乘法器U105的输出U105(t)为:
如图2所示,所述第六放大电路包括集成运算放大器U106,集成运算放大器U106的型号为TL084,集成运算放大器U106的反相输入端与电阻R10的一端相连接,电阻R10的另一端与乘法器U105的第七端口相连接,集成运算放大器U106的正相输入端接地,集成运算放大器U106的反相输入端与集成运算放大器U106的输出端之间连接有电阻R11,集成运算放大器U106的输出端与第七放大电路相连接。所述第七放大电路包括集成运算放大器U107,集成运算放大器U107的型号为TL084,集成运算放大器U107的反相输入端分别与电阻R12、电阻R13的一端相连接,电阻R13的另一端与集成运算放大器U106的输出端相连接,电阻R12的另一端与直流电压V3的正极相连接,直流电压V3的负极和集成运算放大器U107的正相输入端均接地,集成运算放大器U107的反相输入端与集成运算放大器U107的输出端之间连接有电阻R14,集成运算放大器U107的输出端与SUM运算模块的输入端相连接。
集成运算放大器U106与电阻R10、电阻R11组成反相比例放大器用来弥补乘法器的产生的增益,乘法器U105的输出信号通过电阻R10与集成运算放大器U106的负端口连接。集成运算放大器U107与电阻R12、电阻R13、电阻R14以及直流电压源V3构成反相加法电路,通过电阻R12与前面的集成运算放大器U106相连,集成运算放大器U106与集成运算放大器U107的输出为:
其中,U106(t)为集成运算放大器U106的输出信号,U107(t)为集成运算放大器U107的输出信号。
如图3所示,所述指数电路包括集成运算放大器U1、集成运算放大器U2、三极管Q1和三极管Q2,集成运算放大器U1和集成运算放大器U2的型号均为TL084,三极管Q1和Q2的型号均为Q2N2222,集成运算放大器U1的反相输入端分别与电阻R15的一端、三极管Q1的集电极相连接,电阻R15的另一端与直流电压V4的正极相连接,直流电压V4的负极和集成运算放大器U1的正相输入端均接地,集成运算放大器U1的反相输入端与集成运算放大器U1的输出端之间连接有电容C2,集成运算放大器U1的输出端分别与三极管Q1的基极、电阻R17的一端、电阻R18的一端和电阻R19的一端相连接,电阻R17的另一端与SUM运算模块的输出端相连接,电阻R18的另一端接地,电阻R19的另一端分别与三极管Q1的发射极、三极管Q2的发射极相连接,三极管Q2的基极接地,三极管Q2的集电极与集成运算放大器U2的反相输入端相连接,集成运算放大器U2的反相输入端与集成运算放大器U2的输出端之间连接有电阻R20,集成运算放大器U2的正相输入端与电阻R21的一端相连接,电阻R21的另一端接地,集成运算放大器U2的输出端与数学计算模块相连接。
指数电路实现对输入的信号进行指数处理,得到e-x型的数据,具体指数电路图如图3所示。指数电路的输出U2(t)为:
U2(t)=e-(U107(t)+U103(t))
所述数学计算模块包括倒数模块ABM1、数值计算模块ABM2和乘法模块ABM3,集成运算放大器U2的输出端分别与倒数模块ABM1的输入端、数值计算模块ABM2的输入端相连接,倒数模块ABM1的输出端与数值计算模块ABM2的输入端相连接,数值计算模块ABM2的输出端、电压源V1的正极均与乘法模块ABM3的输入端相连接,乘法模块ABM3的输出端输出忆阻器电路模型的输出信号。集成运算放大器U2的输出端口分别接入ABM1的IN端口和ABM2的IN2端口,ABM1的OUT端口接入ABM2的IN1端口,ABM2的OUT端口又接入ABM3的IN2端口,ABM3的IN1端口接入给定的初始电压V1,这时ABM3的OUT端口的输出信号即为所需要的双曲函数的信号。即倒数模块ABM1实现取倒数的计算,数值计算模块ABM2实现对应双曲函数的计算(如双曲正弦函数a*(IN1-IN2)/2,双曲余弦函数为a*(IN1+IN2)/2,双曲正切为a*(IN1-IN2)/(IN1+IN2)),乘法模块ABM3实现相乘计算。电压V1为输入信号u(t),乘法模块ABM3的输出端为输出信号y(t)。
ABM1为倒数模块,输出U(t)=e(U107(t)+U103(t))信号,ABM2模块针对不同的双曲函数有不同的运算方式:如双曲正弦函数,实现的功能为a*(IN1-IN2)/2,双曲余弦函数为a*(IN1+IN2)/2,双曲正切为a*(IN1-IN2)/(IN1+IN2),ABM3模块实现相乘计算。电压V1为输入信号u(t),ABM3的输出端口为输出信号y(t)。
具体实例以双曲正弦函数为例,进行说明:
通过上述的理论分析,对该忆阻器模型进行仿真验证。采用MATLAB对上述的忆阻器数学模型进行仿真,如图5、图6。图5是相同的幅值、不同的频率,对应仿真的图形。图6是相同频率、不同的幅值,对应的仿真图形。由图5和图6可以清楚的看到,符合忆阻器的三个本质特征,因此可以判断,该模型可以用来仿真一个忆阻器模型。下面用实际的电路去构建上述的忆阻器模型,具体的电路分析上面已经介绍,这里给出一组实验数据:R1=R3=R4=R5=R6=R9=R8=5KΩ,R2=55KΩ,R7=20KΩ,R10=2KΩ,R11=200KΩ,R12=R13=R14=20KΩ,R15=R16=150KΩ,R1=35.7KΩ,R1=1KΩ,R19=1.1KΩ,R20=R21=10KΩ,C1=2uF,C2=100nF,V2=0.18V,V3=0.2V,V4=15V,忆阻器模型的输入电压信号为V1=3sin(1000πt)。带入电路,可利用PSPICE仿真软件进行仿真,进而得到需要的波形图。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (2)
1.一种通用型双曲函数忆阻器电路模型,其特征在于,忆阻器电路模型包括第一放大电路、第二放大电路、第三放大电路、第四放大电路、第六放大电路、第七放大电路、乘法器U105、指数电路和数学计算模块;第一放大电路与第二放大电路相连接,第二放大电路分别与第三放大电路和第四放大电路相连接,第四放大电路与乘法器U105相连接,乘法器U105与第六放大电路相连接,第六放大电路与第七放大电路相连接,第七放大电路和第三放大电路均与SUM运算模块的输入端相连接,SUM运算模块的输出端与指数电路相连接,指数电路与数学计算模块相连接;
所述第一放大电路包括集成运算放大器U101,集成运算放大器U101的反相输入端与电阻R1的一端相连接,电阻R1的另一端与电压源V1的正极相连接,电压源V1的负极和集成运算放大器U101的正相输入端均接地,集成运算放大器U101的反相输入端与集成运算放大器U101的输出端之间连接有电阻R2,电阻R2上并联有电容C1,集成运算放大器U101的输出端与第二放大电路相连接;
所述第二放大电路包括集成运算放大器U102,集成运算放大器U102的反相输入端分别与电阻R3、电阻R4的一端相连接,电阻R3的另一端与集成运算放大器U101的输出端相连接,电阻R4的另一端与直流电压V2的正极相连接,直流电压V2的负极和集成运算放大器U102的正相输入端均接地,集成运算放大器U102的反相输入端与集成运算放大器U102的输出端之间连接有电阻R5,集成运算放大器U102的输出端分别与第三放大电路、第四放大电路相连接;
所述第三放大电路包括集成运算放大器U103,集成运算放大器U103的反相输入端与电阻R6的一端相连接,电阻R6的另一端与集成运算放大器U102的输出端相连接,集成运算放大器U103的正相输入端接地,集成运算放大器U103的反相输入端与集成运算放大器U103的输出端之间连接有电阻R7,集成运算放大器U103的输出端与SUM运算模块的输入端相连接;
所述第四放大电路包括集成运算放大器U104,集成运算放大器U104的反相输入端与电阻R8的一端相连接,电阻R8的另一端与集成运算放大器U102的输出端相连接,集成运算放大器U104的正相输入端接地,集成运算放大器U104的反相输入端与集成运算放大器U104的输出端之间连接有电阻R9,集成运算放大器U104的输出端分别与乘法器U105的第一端口、第三端口相连接,乘法器U105的第二端口、第四端口、第六端口均接地,乘法器U105的第五端口和第八端口与工作电压相连接,乘法器U105的第七端口与第六放大电路相连接;
所述第六放大电路包括集成运算放大器U106,集成运算放大器U106的反相输入端与电阻R10的一端相连接,电阻R10的另一端与乘法器U105的第七端口相连接,集成运算放大器U106的正相输入端接地,集成运算放大器U106的反相输入端与集成运算放大器U106的输出端之间连接有电阻R11,集成运算放大器U106的输出端与第七放大电路相连接;
所述第七放大电路包括集成运算放大器U107,集成运算放大器U107的反相输入端分别与电阻R12、电阻R13的一端相连接,电阻R13的另一端与集成运算放大器U106的输出端相连接,电阻R12的另一端与直流电压V3的正极相连接,直流电压V3的负极和集成运算放大器U107的正相输入端均接地,集成运算放大器U107的反相输入端与集成运算放大器U107的输出端之间连接有电阻R14,集成运算放大器U107的输出端与SUM运算模块的输入端相连接;
所述指数电路包括集成运算放大器U1、集成运算放大器U2、三极管Q1和三极管Q2,集成运算放大器U1的反相输入端分别与电阻R15的一端、三极管Q1的集电极相连接,电阻R15的另一端与直流电压V4的正极相连接,直流电压V4的负极和集成运算放大器U1的正相输入端均接地,集成运算放大器U1的反相输入端与集成运算放大器U1的输出端之间连接有电容C2,集成运算放大器U1的输出端分别与三极管Q1的基极、电阻R17的一端、电阻R18的一端和电阻R19的一端相连接,电阻R17的另一端与SUM运算模块的输出端相连接,电阻R18的另一端接地,电阻R19的另一端分别与三极管Q1的发射极、三极管Q2的发射极相连接,三极管Q2的基极接地,三极管Q2的集电极与集成运算放大器U2的反相输入端相连接,集成运算放大器U2的反相输入端与集成运算放大器U2的输出端之间连接有电阻R20,集成运算放大器U2的正相输入端与电阻R21的一端相连接,电阻R21的另一端接地,集成运算放大器U2的输出端与数学计算模块相连接;
所述数学计算模块包括倒数模块ABM1、数值计算模块ABM2和乘法模块ABM3,集成运算放大器U2的输出端分别与倒数模块ABM1的输入端、数值计算模块ABM2的输入端相连接,倒数模块ABM1的输出端与数值计算模块ABM2的输入端相连接,数值计算模块ABM2的输出端、电压源V1的正极均与乘法模块ABM3的输入端相连接,乘法模块ABM3的输出端输出忆阻器电路模型的输出信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110599277.0A CN113328738B (zh) | 2021-05-31 | 2021-05-31 | 一种通用型双曲函数忆阻器电路模型 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110599277.0A CN113328738B (zh) | 2021-05-31 | 2021-05-31 | 一种通用型双曲函数忆阻器电路模型 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113328738A CN113328738A (zh) | 2021-08-31 |
CN113328738B true CN113328738B (zh) | 2022-09-16 |
Family
ID=77422576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110599277.0A Active CN113328738B (zh) | 2021-05-31 | 2021-05-31 | 一种通用型双曲函数忆阻器电路模型 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113328738B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114978120B (zh) * | 2022-04-18 | 2023-09-22 | 常州大学 | 一种双曲正弦、双曲余弦及混沌电路 |
CN116707514B (zh) * | 2023-08-09 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 一种多输出忆阻器等效电路、应用系统及控制方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10332004B2 (en) * | 2015-07-13 | 2019-06-25 | Denso Corporation | Memristive neuromorphic circuit and method for training the memristive neuromorphic circuit |
CN108718190B (zh) * | 2018-06-01 | 2022-03-01 | 杭州电子科技大学 | 一种指数型局部有源忆阻器仿真器 |
CN111162769B (zh) * | 2019-12-03 | 2023-07-25 | 湘潭大学 | 一种双曲正切型忆阻Duffing混沌模型及电路 |
CN111079363B (zh) * | 2019-12-12 | 2023-03-31 | 杭州电子科技大学 | 一种双曲正弦型忆阻器电路模型 |
CN111079365B (zh) * | 2019-12-12 | 2023-11-10 | 杭州电子科技大学 | 一种反正切三角函数忆阻器的仿真器 |
-
2021
- 2021-05-31 CN CN202110599277.0A patent/CN113328738B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113328738A (zh) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113328738B (zh) | 一种通用型双曲函数忆阻器电路模型 | |
Holm et al. | Simple circuit equivalents for the constant phase element | |
Durbin | Distribution theory for tests based on the sample distribution function | |
Blagouchine et al. | Analytic method for the computation of the total harmonic distortion by the Cauchy method of residues | |
Benzaouia et al. | Stabilisation of discrete 2D time switching systems by state feedback control | |
Bieniasz | Modelling electroanalytical experiments by the integral equation method | |
Hilfer | Mathematical and physical interpretations of fractional derivatives and integrals | |
CN113344191B (zh) | 具有超级多稳定性的连续型Rulkov电子神经元电路 | |
Tsukano et al. | Synthesis of operational transconductance amplifier-based analog fuzzy functional blocks and its application | |
CN103295628B (zh) | 荷控忆阻器的一种双端有源等效电路 | |
CN203289397U (zh) | 磁控忆阻器的一种双端有源等效电路 | |
Kawaguchi et al. | Dynamic learning of neural network by analog electronic circuits | |
Kant et al. | An ultra-low-voltage electronic implementation of inertial neuron model with nonmonotonous Liao’s activation function | |
CN106921344A (zh) | 一种基于广义忆阻的自激振荡混沌系统 | |
CN115270677A (zh) | 一种实时可重构通用忆阻器的仿真方法 | |
CN103297026B (zh) | 磁控忆阻器的一种双端有源等效电路 | |
Udriste et al. | Tzitzeica and sine-Gordon solitons | |
Hote et al. | A simple approach for stability margin of discrete systems | |
Liu | Half-linear Volterra–Fredholm type integral inequalities on time scales and their applications | |
Balakishiyev et al. | Boundedness of some sublinear operators and their commutators on generalized local Morrey spaces | |
CN108038302A (zh) | 一种基于Sallen-Key低通滤波器的混沌簇发电路 | |
Wang et al. | Mathematical analysis for a multi-group SEIR epidemic model with age-dependent relapse | |
Shariati et al. | A convergent wavelet-based method for solving linear stochastic differential equations included 1D and 2D noise | |
Sitthiwirattham et al. | A new variant of Jensen inclusion and Hermite-Hadamard type inclusions for interval-valued functions | |
CN111641492B (zh) | 一种具有隐藏吸引子的混沌信号源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |