CN109002602B - 一种浮地磁控忆感器仿真器电路 - Google Patents

一种浮地磁控忆感器仿真器电路 Download PDF

Info

Publication number
CN109002602B
CN109002602B CN201810756938.4A CN201810756938A CN109002602B CN 109002602 B CN109002602 B CN 109002602B CN 201810756938 A CN201810756938 A CN 201810756938A CN 109002602 B CN109002602 B CN 109002602B
Authority
CN
China
Prior art keywords
pin
current
multiplier
resistor
conveyor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810756938.4A
Other languages
English (en)
Other versions
CN109002602A (zh
Inventor
王光义
沈书航
董玉姣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810756938.4A priority Critical patent/CN109002602B/zh
Publication of CN109002602A publication Critical patent/CN109002602A/zh
Application granted granted Critical
Publication of CN109002602B publication Critical patent/CN109002602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Abstract

本发明公开了一种浮地磁控忆感器仿真器电路。本发明中的电流传输器U1、U2通过外接一个电容，构成积分电路，构成磁通量产生电路。U1将输出连接到乘法器U6，U2将输出经过一个积分电路后连接到U6，乘法器U6对磁通量和磁通量的积分进行乘法运算，并将结果输出到加法器U9。积分器U5同时也将信号传输到乘法器U7，U7对磁通量积分进行自相乘，并将输出传输到U8。乘法器U8对U1的磁通量和U7的磁通量积分的平方相乘，并将输出传输到U9。加法器U9对来自U6和U8的信号进行加法运算，并将输出传输到电流传输器U4。本发明用以模拟忆感器的磁通电流特性，替代实际忆感器进行实验和应用及研究。

Description

一种浮地磁控忆感器仿真器电路
技术领域
本发明属于电路设计技术领域，涉及一种忆感器仿真器电路，具体涉及一种浮地磁控忆感器仿真器电路的设计与实现，具体涉及一种符合忆感器电流、磁通量关系的模拟电路。
背景技术
蔡少棠在1971年提出了忆阻器的概念，并在1978年提出忆感器、忆容器概念，并将之与忆阻器归属在同一个新兴的电子原器件家族中。随着2008年惠普实验室首个实际忆阻器的问世，忆阻、忆感、忆容器也被越来越多的研究者所关注。目前，对于忆感器的研究还处于起步阶段，许多文献对于忆感器的仿真电路搭建多是通过回转电路，将实现的忆阻器仿真器转换为忆感器；或是搭建的电路并非两端悬浮，而是需要一端接地，这为忆感器仿真器的实际运用带来许多不便。因此，设计一种原理简单、浮地的忆感器等效电路具有重要意义。
发明内容
针对上述不足，本发明提出了一种实现浮地的满足忆感器特性的仿真电路，用以模拟忆感器的电流与磁通量特性，代替实际忆感器进行实验以及应用研究。
本发明解决技术问题所采取的技术方案如下：
该电路包括四个电流传输器U1、U2、U3、U4，三个乘法器U6、U7、U8，一个积分器U5和一个加法器U9；其中电流传输器U1与电流传输器U2，电流传输器U1与电流传输器U3，电流传输器U2与电流传输器U4，电流传输器U3与电流传输器U4彼此互连，用于传输电流。电流传输器U1与乘法器U6相连；电流传输器U3与积分器U5相连，并将输出连接到乘法器U6和乘法器U7，其中乘法器U7是将积分器U5的信号自相乘，输出信号连接到乘法器U8；乘法器U8与电流传输器U1、乘法器U7相连，并将输出信号连接到加法器U9；加法器U9与乘法器U6、乘法器U8连接，并将信号连接到电流传输器U4；电流传输器U4再将信号传递到输出端。
电流传输器U1、U2、U3、U4采用AD844。其中电流传输器U1的引脚3与输入端(A)连接；电流传输器U1的引脚2与电阻R3连接，电阻R3的另一端则连接到电流传输器U3的引脚2；电流传输器U1的引脚7、4分别接V1+和V1-；电流传输器U1的引脚5与电容C2连接并接地，形成一个积分电路；电流传输器U1的引脚6作为输出。电流传输器U2的引脚3接地；电流传输器U2的引脚2与电流传输器U4的引脚2连接；电流传输器U2的引脚7、4分别接+15V和-15V的直流电压；电流传输器U2的引脚5作为电流传输到电流传输器U1的引脚3；电流传输器U2的引脚6与电阻R15相连并接地。电流传输器U3的引脚3与输出(B)相连；电流传输器U3的引脚7、4分别与V1+和V1-连接；电流传输器U3的引脚5与电容C1连接并接地，形成积分电路；电流传输器U3的引脚6与电阻R4的一端连接，电阻R4的另一端连接到积分器U5的2引脚。电流传输器U4的引脚3与加法器U9的引脚6相连；乘法器U4的引脚7、4分别接V1+和V1-；乘法器U4的引脚5与乘法器U3的引脚3相连；乘法器U4的引脚6与电阻R16连接并接地。
积分器U5选用LF13741运算放大器构建积分电路。运算放大器的引脚2与电阻R4另一端连接，同时与电容C3一端连接；运算放大器的引脚3接地；运算放大器的引脚7、4分别接+15V和-15V直流电压；运算放大器的引脚6与电容C3另一端连接，并将输出连接到乘法器U7。
乘法器U6、U7、U8采用AD633。其中乘法器U6的X1引脚与电流传输器U1的6引脚相连，乘法器U6的引脚Y1与积分器U5中的运算放大器的引脚6相连；乘法器U6的X2、Y2引脚接地；乘法器U6的VS+和VS-引脚分别接V1+和V1-；乘法器U6的W1引脚为输出，与加法器U9中的电阻R11连接，同时接电阻R5，电阻R5与电阻R6串联后接地；乘法器U6的Z1引脚连接在电阻R5和R6之间。乘法器U7的X1、Y1引脚与积分器U5的引脚6连接；乘法器U7的X2、Y2引脚接地；乘法器U7的VS+和VS-引脚分别接V1+和V1-；乘法器U7的W2引脚作为输出端与乘法器U8的Y1引脚连接；乘法器U7的W2引脚接电阻R7，电阻R7和R8串联并接地；乘法器U7的Z2引脚连接在电阻R5与电阻R6之间。乘法器U8的X1引脚接乘法器U1的引脚6；乘法器U8的Y1引脚与乘法器U7的W2引脚相连；乘法器U8的X2和Y2引脚接地；乘法器U8的VS+和VS-分别接V1+和V1-；乘法器U8的W3引脚作为输出，与加法器U9的电阻R12一端相连；乘法器U8的W3引脚接电阻R9，电阻R9和R10串联并接地；乘法器U8的Z3引脚连接在R9与电阻R10之间。
积分器U9采用运算放大器LF13741。运算放大器的引脚2分别与电阻R11、R12、R13连接；电阻R11、R12并联，并与电阻R13串联到运算放大器的引脚6；运算放大器的引脚3接地；运算放大器的引脚4、7分别接-15V和+15V直流电压；运算放大器的引脚6作为输出与电流传输器U4的引脚3相连。
本发明设计了一种能够实现浮地磁控忆感器电流和磁通量特性的模拟等效电路，该模拟电路含有4个电流传输器，2点运算放大器和3个乘法器以及少量电阻电容，在目前无法获得单个孤立的磁控忆感器器件的情况下，可用于磁控忆感器相关的电路设计、实验及应用，对于磁控忆感器的特性和研究有重大的现实意义。
本发明设计的实现忆感器的模拟电路，其利用模拟电路实现磁控忆感器的电路和磁通量特性，具体实现了磁控忆感器电流和磁通量特性。本发明利用电流传输器、运算放大器和模拟乘法器实现忆感器特性中的相应运算，其中，电流传输器实现了电流之间的传输；运算放大器构成加法器和积分器，实现加法和积分运算；乘法器实现电压和磁通量积分的乘法运算。
附图说明
图1是本发明的忆感器等效电路框图。
图2是本发明忆感器特性的模拟电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是忆感器的磁通电流特性的一般表达式：
Figure BDA0001726940690000051
其中α和β是常量，ρ(t)是磁通量
Figure BDA0001726940690000052
的积分。
如图1所示，本实例忆感器模拟等效电路包括电流传输器U1、U2、U3、U4，乘法器U6、U7、U8，积分器U5和加法器U9。电流传输器主要实现电流的传输，积分器用以对电压、磁通积分，乘法器实现两个信号的相乘。U1、U2、U3、U4采用AD844，U6、U7、U8采用AD633，积分器、加法器均采用LF13741构成的电路。AD844、AD633、LF13741均为现有技术。
如图2所示，电流传输器U1、U3的引脚5连接电容，形成一个积分电路，用于实现电压的积分，从而得到磁通量。由电流传输器AD844的特性知，引脚3和引脚2处的电压相等，引脚2的电流和引脚5处的电流相等，引脚5与引脚6的电压相等，U1引脚6的电压为：
Figure BDA0001726940690000053
同样地，U3引脚6的电压为：
Figure BDA0001726940690000054
集成运算放大器LF13741与外围电阻和电容构成积分器U5，其输出端电压为：
Figure BDA0001726940690000061
乘法器U6的型号为AD633加上两个外围电阻，用以实现忆感器磁通量和磁通量积分的乘积运算，即U6输出端W1引脚的电压：
Figure BDA0001726940690000062
乘法器U7型号为AD633加上两个外围电阻，用以实现忆感器磁通量积分和磁通量积分的自相乘运算，即U7输出端W2引脚的电压：
Figure BDA0001726940690000063
乘法器U8的型号为AD633加上两个外围电阻，用以实现忆感器磁通量和磁通量积分平方的乘法运算，即U8输出端W3引脚的电压：
Figure BDA0001726940690000064
运算放大器LF13741的第2引脚分别与外围电阻R11、R12、R13相连构成加法器，用于实现U6和U8输出量的相加，即U9引脚6的电压：
Figure BDA0001726940690000065
将上式化简为：
Figure BDA0001726940690000066
由电流传感器U4的特性可知，引脚3的电压等于引脚2上的电压，且引脚2处的电流等于引脚5的电流，即输出端B的电流，故有：
Figure BDA0001726940690000071
由忆感器模拟等效电路的磁通量与电流特性，与公式
Figure BDA0001726940690000073
比较得知：
Figure BDA0001726940690000072
乘法器U9通过引脚6，输出到电流传输器U4的引脚3；电流传输器U2通过引脚2连接一个电阻R14，连接到U4的引脚2；U4通过引脚5，将电流传输到输出(B)；U2通过引脚5将电流传输到输入(A)。
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (5)

1.一种浮地磁控忆感器仿真器电路，其特征在于，该电路基于下述数学模型设计：
Figure FDA0003861796620000011
其中i(t)是忆感器的电流，a和β是常量，ρ(t)是磁通量
Figure FDA0003861796620000012
的积分；
该电路包括四个电流传输器U1、U2、U3、U4，三个乘法器U6、U7、U8，一个积分器U5和一个加法器U9；其中电流传输器U1与电流传输器U2，电流传输器U1与电流传输器U3，电流传输器U2与电流传输器U4，电流传输器U3与电流传输器U4彼此互连，用于传输电流；电流传输器U1与乘法器U6相连；电流传输器U3与积分器U5相连，并将输出连接到乘法器U6和乘法器U7，其中乘法器U7是将积分器U5的信号自相乘，输出信号连接到乘法器U8；乘法器U8与电流传输器U1、乘法器U7相连，并将输出信号连接到加法器U9；加法器U9与乘法器U6、乘法器U8连接，并将信号连接到电流传输器U4；电流传输器U4再将信号传递到输出端。
2.根据权利要求1所述的一种浮地磁控忆感器仿真器电路，其特征在于：电流传输器U1、U2、U3、U4采用AD844；其中电流传输器U1的引脚3与输入端(A)连接；电流传输器U1的引脚2与电阻R3连接，电阻R3的另一端则连接到电流传输器U3的引脚2；电流传输器U1的引脚7、4分别接V1+和V1-；电流传输器U1的引脚5与电容C2连接并接地，形成一个积分电路；电流传输器U1的引脚6作为输出；电流传输器U2的引脚3接地；电流传输器U2的引脚2与电流传输器U4的引脚2连接；电流传输器U2的引脚7、4分别接+15V和-15V的直流电压；电流传输器U2的引脚5作为电流传输到电流传输器U1的引脚3；电流传输器U2的引脚6与电阻R15相连并接地；电流传输器U3的引脚3与输出(B)相连；电流传输器U3的引脚7、4分别与V1+和V1-连接；电流传输器U3的引脚5与电容C1连接并接地，形成积分电路；电流传输器U3的引脚6与电阻R4的一端连接，电阻R4的另一端连接到积分器U5的2引脚；电流传输器U4的引脚3与加法器U9的引脚6相连；电流传输器U4的引脚7、4分别接V1+和V1-；电流传输器U4的引脚5与电流传输器U3的引脚3相连；电流传输器U4的引脚6与电阻R16连接并接地。
3.根据权利要求2所述的一种浮地磁控忆感器仿真器电路，其特征在于：积分器U5选用LF13741运算放大器构建积分电路；运算放大器的引脚2与电阻R4另一端连接，同时与电容C3一端连接；运算放大器的引脚3接地；运算放大器的引脚7、4分别接+15V和-15V直流电压；运算放大器的引脚6与电容C3另一端连接，并将输出连接到乘法器U7。
4.根据权利要求3所述的一种浮地磁控忆感器仿真器电路，其特征在于：乘法器U6、U7、U8采用AD633；其中乘法器U6的X1引脚与电流传输器U1的6引脚相连，乘法器U6的引脚Y1与积分器U5中的运算放大器的引脚6相连；乘法器U6的X2、Y2引脚接地；乘法器U6的VS+和VS-引脚分别接V1+和V1-；乘法器U6的W1引脚为输出，与加法器U9中的电阻R11连接，同时接电阻R5，电阻R5与电阻R6串联后接地；乘法器U6的Z1引脚连接在电阻R5和R6之间；乘法器U7的X1、Y1引脚与积分器U5的引脚6连接；乘法器U7的X2、Y2引脚接地；乘法器U7的VS+和VS-引脚分别接V1+和V1-；乘法器U7的W2引脚作为输出端与乘法器U8的Y1引脚连接；乘法器U7的W2引脚接电阻R7，电阻R7和R8串联并接地；乘法器U7的Z2引脚连接在电阻R7与电阻R8之间；乘法器U8的X1引脚接电流传输器U1的引脚6；乘法器U8的Y1引脚与乘法器U7的W2引脚相连；乘法器U8的X2和Y2引脚接地；乘法器U8的VS+和VS-分别接V1+和V1-；乘法器U8的W3引脚作为输出，与加法器U9的电阻R12一端相连；乘法器U8的W3引脚接电阻R9，电阻R9和R10串联并接地；乘法器U8的Z3引脚连接在R9与电阻R10之间。
5.根据权利要求4所述的一种浮地磁控忆感器仿真器电路，其特征在于：加法器U9采用运算放大器LF13741；运算放大器的引脚2分别与电阻R11、R12、R13连接；电阻R11、R12并联，并与电阻R13串联到运算放大器的引脚6；运算放大器的引脚3接地；运算放大器的引脚4、7分别接-15V和+15V直流电压；运算放大器的引脚6作为输出与电流传输器U4的引脚3相连。
CN201810756938.4A 2018-07-11 2018-07-11 一种浮地磁控忆感器仿真器电路 Active CN109002602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810756938.4A CN109002602B (zh) 2018-07-11 2018-07-11 一种浮地磁控忆感器仿真器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810756938.4A CN109002602B (zh) 2018-07-11 2018-07-11 一种浮地磁控忆感器仿真器电路

Publications (2)

Publication Number Publication Date
CN109002602A CN109002602A (zh) 2018-12-14
CN109002602B true CN109002602B (zh) 2023-01-31

Family

ID=64598937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810756938.4A Active CN109002602B (zh) 2018-07-11 2018-07-11 一种浮地磁控忆感器仿真器电路

Country Status (1)

Country Link
CN (1) CN109002602B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110046472B (zh) * 2019-05-20 2023-11-10 成都师范学院 基于电流传输器的二次非线性磁控忆阻模拟器
CN111564970A (zh) * 2020-06-12 2020-08-21 成都师范学院 一种接地转浮地的通用转换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106202796A (zh) * 2016-07-22 2016-12-07 湘潭大学 一种通用记忆器件模拟器
CN107506525A (zh) * 2017-07-18 2017-12-22 滨州学院 一种忆感器的构建方法及其应用
CN107526896A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种磁控忆感器模型的等效模拟电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011132597A1 (ja) * 2010-04-19 2011-10-27 独立行政法人物質・材料研究機構 アレイ状のキャパシタで構成されるインダクタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106202796A (zh) * 2016-07-22 2016-12-07 湘潭大学 一种通用记忆器件模拟器
CN107506525A (zh) * 2017-07-18 2017-12-22 滨州学院 一种忆感器的构建方法及其应用
CN107526896A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种磁控忆感器模型的等效模拟电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种浮地磁控忆感模拟器的设计及其特性分析;杨凌等;《系统仿真学报》;20180408(第04期);全文 *

Also Published As

Publication number Publication date
CN109002602A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN103531230B (zh) 一种基于忆阻器的浮地忆容器和忆感器模拟器
CN103323675B (zh) 电容触摸检测电路及方法
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN103559328B (zh) 一种忆容器的实现电路及其实现方法
CN109002602B (zh) 一种浮地磁控忆感器仿真器电路
CN106130713A (zh) 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN105553459A (zh) 浮地压控忆阻器仿真器电路
CN107526896A (zh) 一种磁控忆感器模型的等效模拟电路
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN205265656U (zh) 一种浮地压控忆阻器仿真器电路
CN107169253A (zh) 对数型忆容器等效模拟电路
Li et al. Realization of current-mode SC-CNN-based Chua’s circuit
CN202395750U (zh) 一种差分参考电压缓冲器
CN101295454B (zh) 一种无电感蔡氏电路
CN204406259U (zh) 一种电源电路
CN111079365A (zh) 一种反正切三角函数忆阻器电路模型
Huang et al. Stability analysis of two‐dimensional switched non‐linear continuous‐time systems
CN103295628B (zh) 荷控忆阻器的一种双端有源等效电路
CN105373679A (zh) 一种实现忆容器电容特性的模拟电路
CN109840365B (zh) 一种有源忆阻器仿真器
CN205263816U (zh) 一种指数型忆感器电路
CN101447140B (zh) 一种级联反相积分器混沌电路
CN203596803U (zh) 一种频率补偿的装置
CN206004646U (zh) 数字输入复用电路
CN203289397U (zh) 磁控忆阻器的一种双端有源等效电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant