CN104573183B - 忆容器的实现电路以及任意阶次忆容器电路的实现方法 - Google Patents

忆容器的实现电路以及任意阶次忆容器电路的实现方法 Download PDF

Info

Publication number
CN104573183B
CN104573183B CN201410750766.1A CN201410750766A CN104573183B CN 104573183 B CN104573183 B CN 104573183B CN 201410750766 A CN201410750766 A CN 201410750766A CN 104573183 B CN104573183 B CN 104573183B
Authority
CN
China
Prior art keywords
electric capacity
multiplier
circuit
operational amplifier
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410750766.1A
Other languages
English (en)
Other versions
CN104573183A (zh
Inventor
陆益民
金麒麟
黄险峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxi University
Original Assignee
Guangxi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxi University filed Critical Guangxi University
Priority to CN201410750766.1A priority Critical patent/CN104573183B/zh
Publication of CN104573183A publication Critical patent/CN104573183A/zh
Application granted granted Critical
Publication of CN104573183B publication Critical patent/CN104573183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种忆容器的实现电路，包括第一运算放大器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器以及第一乘法器；忆容器的实现电路由上述部件相互连接而成，测量电路所得的q‑v曲线符合磁控式忆容器表现出的明显的记忆效应，其状态变量关系曲线具有滞回性，因此，该实现电路相当于一个磁控式忆容器，且电路结构简单，参数调节方便。

Description

忆容器的实现电路以及任意阶次忆容器电路的实现方法
技术领域
本发明涉及记忆性电路元件的结构领域，特别涉及一种磁控式忆容器的实现电路以及任意阶次的磁控式忆容器电路的实现方法。
背景技术
1971年，美国伯克利大学的蔡少棠教授分析了基础电子器件的电压、电流、电荷和磁通对称性后，提出应该存在第四种电子器件，即忆阻器。忆阻器的电阻与历史状态有关，具有记忆能力。2008年，由HP实验室的科学家Stanley Williams领导的团队在极其严格的实验条件下得到了忆阻器的物理实现。
近年来，类似忆阻器具有记忆效应的电子器件或系统被陆续发现，如忆容器、忆感器等。这些器件的状态变量表现出明显的记忆效应，其状态变量关系曲线具有迟滞性。忆容器中体现这种滞回关系的是q-v曲线。目前国内外学者对记忆系统的研究主要集中在忆阻器上，对忆容器和忆感器的研究较少，很多已知的忆容器结构都是在忆阻器的基础上变换得出，结构复杂。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种忆容器的实现电路，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。
为实现上述目的，本发明提供了一种一阶忆容器的实现电路，包括：第一运算放大器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器以及第一乘法器；所述第一运算放大器的正相输入端与所述第一乘法器的第一输入端以及所述电流反馈运算放大器的TZ 端相连，所述第二运算放大器的输出端与所述第一乘法器的第二输入端相连，所述第一电容的一端与所述第二运算放大器的输出端相连；所述第二运算放大器的反相输入端与所述第一电容的另一端以及所述电阻的一端相连，所述反馈电阻与所述第一电容并联，所述第一运算放大器的输出端与所述电阻的另一端以及所述第一运算放大器的反相输入端相连，所述电流反馈运算放大器的反相输入端与所述第二电容的一端相连，所述第二电容的另一端与所述第一乘法器的输出端相连，所述第三电容的一端与所述第一乘法器的输出端相连。
上述技术方案中，所述电流反馈运算放大器的型号为AD844。
本发明的另一目的在于提供一种二阶忆容器的实现电路，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。
为实现上述目的，本发明提供了一种二阶忆容器的实现电路，在所述第一乘法器之后添加第二乘法器，所述第一乘法器的两个输入端与所述第二运算放大器的输出端相连，所述第二乘法器的一个输入端与所述第一乘法器的输出端相连，所述第二乘法器的另一个输入端与所述第一运算放大器的正相输入端相连，所述第二乘法器的输出端与所述第二电容和所述第三电容的一端相连。
本发明的另一目的在于提供一种采用上述二阶忆容器的实现电路的任意阶次忆容器电路的实现方法，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。
为实现上述目的，本发明提供了一种采用上述二阶忆容器的实现电路的任意阶次忆容器电路的实现方法，包括在所述第二乘法器后继续增加到N个乘法器以对应成为N阶忆容器电路。
与现有技术相比，本发明具有如下有益效果：
1.本发明中的忆容器的实现电路以及任意阶次忆容器电路的实现方法，测量电路所得的q-v曲线符合磁控式忆容器表现出的明显的记忆效应，其状态变量关系曲线具有滞回性，因此，该实现电路相当于一个磁控式忆容器。
2.电路结构简单，参数调节方便。
3.改变乘法器的数量，即可对应实现任意阶次磁控式忆容器电路。
附图说明
图1是根据本发明的一阶忆容器电路的电路原理图。
图2是根据本发明的二阶忆容器电路的电路原理图。
图3是根据本发明的N阶忆容器电路的电路原理图。
图4是根据本发明的一阶忆容器电路在正弦电压作用下的q-v特性曲线图。
图5是根据本发明的二阶忆容器电路在正弦电压作用下的q-v特性曲线图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
如图1所示，根据本发明具体实施方式的一种忆容器的实现电路，包括：第一运算放大器U1、第二运算放大器U2、第一电容C1、第二电容C2、第三电容C3、电阻R1、反馈电阻Rf、电流反馈运算放大器AD844以及第一乘法器A1；在该实施例中，电流反馈运算放大器采用型号为AD844的运算放大器，第一运算放大器U1的正相输入端与第一乘法器A1的第一输入端以及电流反馈运算放大器AD844的TZ端相连，第二运算放大器U2的输出端与第一乘法器A1的第二输入端相连，第一电容C1的一端与第二运算放大器U2的输出端相连；第二运算放大器U2的反相输入端与第一电容C1的另一端以及电阻R1的一端相连，第二运算放大器U2的正相输入端接地电位，反馈电阻Rf与第一电容C1并联，第一运算放大器的输出端与电阻R1的另一端以及第一运算放大器U1的反相输入端相连，电流反馈运算放大器AD844的正相输入端接地以及电流反馈运算放大器AD844的反相输入端与第二电容C2的一端相连，第二电容C2的另一端与第一乘法器A1的输出端相连，第三电容C3的一端与第一乘法器A1的输出端相连，另一端接地电位，其中将第一运算放大器U1的正相输入端和第三电容C3的接地一端引出作为等效忆容器电路的输入端口。
上述为一阶忆容器的实现电路，下述对实现电路的忆容器滞回特性进行验证，在图1中，根据运算放大器积分电路的性质，可以得到第二运算放大器U2的输出端电压为：
实际电路中为了防止积分电路输出电压饱和，需要在第一电容C1两端并联一个反馈电阻Rf，反馈电阻Rf的电阻值一般是电阻R1的十倍以上。
而根据乘法器原理，设置输出增益为k，有：
根据电流反馈运算放大器AD844的特性，TZ管脚的电流等于反相输入端的输入电流，如果将第二电容C2的值选取为与第三电容C3的值相等，而且第二电容C2与第三电容C3的电压也相同，那么流经第三电容C3的电流就等于电流反馈运算放大器AD844的TZ管脚的电流，而TZ管脚的电流等于等效忆容器电路的输入电流，所以电容第三电容C3的电荷等于等效忆容器的电荷。
令第三电容C3的电荷为q，q同时为忆容器的电荷则
则忆容值这里k<0。
其中该式符合忆容器特性，因此，CM是一个时变电容，其电容值是磁通的一次函数，因此为一阶磁控式忆容器。在输入端输入正弦电压，在测量q-v曲线的时候，由于等效忆容器电路的电荷q等于第三电容C3的电荷，而第三电容C3的电荷与其端电压u3成正比，所以用第三电容C3的端电压代替q，以等效忆容器电路的输入电压作为v，从而测量出等效忆容器电路的q-v曲线，得到的q-v曲线是滞回的，如图4所示，因此该等效忆容器电路能够代替忆容器进行应用。
通过上述一阶等效忆容器电路，可实现任意阶次的磁控式忆容器。如图2 所示，在第二运算放大器U2后加一个第二乘法器A2，其中连接关系为第一乘法器A1的两个输入端都与运算放大器U2的输出端相连，第二乘法器A2的一个输入端与第一乘法器A1的输出端相连，第二乘法器A2的另一个输入端与运算放大器U1的正相输入端相连，第二乘法器A2的输出端与第二电容C2、第三电容C3的一端相连，第二电容C2的另一端仍与电流反馈运算放大器AD844的反相输入端相连，第三电容C3的另一端仍接地，进行磁通的平方运算，可得到二阶忆容器电路，图2中第二乘法器A2的输出电压u3为
令u3C3＝uCM
则
因此CM的电容值是磁通的二次函数，是二阶磁控式忆容器。在输入端输入正弦电压，得到的q-v曲线是滞回的，如图5所示，故，增加了一个乘法器A2后，使该电路成为二阶磁控式忆容器。
同理，通过在第二乘法器A2后增加乘法运算器，可实现任意阶次的磁控式忆容器，如图3所示。其等效电容值为综上，在一阶等效忆容器电路中将N个乘法器接入电路中代替第一乘法器A1时，其接法与二阶忆容器电路相同，即对应成为N阶磁控式忆容器。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (4)

1.一种忆容器的实现电路，其特征在于，包括：第一运算放大器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器以及第一乘法器；所述第一运算放大器的正相输入端与所述第一乘法器的第一输入端以及所述电流反馈运算放大器的TZ端相连，所述第二运算放大器的输出端与所述第一乘法器的第二输入端相连，所述第一电容的一端与所述第二运算放大器的输出端相连；所述第二运算放大器的反相输入端与所述第一电容的另一端以及所述电阻的一端相连，所述反馈电阻与所述第一电容并联，所述第一运算放大器的输出端与所述电阻的另一端以及所述第一运算放大器的反相输入端相连，所述电流反馈运算放大器的反相输入端与所述第二电容的一端相连，所述第二电容的另一端与所述第一乘法器的输出端相连，所述第三电容的一端与所述第一乘法器的输出端相连，其中，将第一运算放大器的正相输入端和第三电容的接地一端引出作为忆容器电路的输入端口。
2.根据权利要求1所述的实现电路，其特征在于，所述电流反馈运算放大器的型号为AD844，所述第二电容与所述第三电容的电容值相等。
3.一种采用权利要求1所述忆容器的实现电路的二阶忆容器的实现电路，其特征在于，在所述第一乘法器之后添加第二乘法器，所述第一乘法器的两个输入端与所述第二运算放大器的输出端相连，所述第二乘法器的一个输入端与所述第一乘法器的输出端相连，所述第二乘法器的另一个输入端与所述第一运算放大器的正相输入端相连，所述第二乘法器的输出端与所述第二电容和所述第三电容的一端相连。
4.一种采用权利要求3所述二阶忆容器的实现电路的任意阶次忆容器电路的实现方法，其特征在于，包括在所述第二乘法器后继续增加到N个乘法器以对应成为N阶忆容器电路。
CN201410750766.1A 2014-12-09 2014-12-09 忆容器的实现电路以及任意阶次忆容器电路的实现方法 Active CN104573183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410750766.1A CN104573183B (zh) 2014-12-09 2014-12-09 忆容器的实现电路以及任意阶次忆容器电路的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410750766.1A CN104573183B (zh) 2014-12-09 2014-12-09 忆容器的实现电路以及任意阶次忆容器电路的实现方法

Publications (2)

Publication Number Publication Date
CN104573183A CN104573183A (zh) 2015-04-29
CN104573183B true CN104573183B (zh) 2017-12-12

Family

ID=53089237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410750766.1A Active CN104573183B (zh) 2014-12-09 2014-12-09 忆容器的实现电路以及任意阶次忆容器电路的实现方法

Country Status (1)

Country Link
CN (1) CN104573183B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104811182B (zh) * 2015-05-11 2019-02-15 中国矿业大学 一种磁链耦合型忆容器模拟电路
CN106202796B (zh) * 2016-07-22 2019-03-15 湘潭大学 一种通用记忆器件模拟器
CN108334700B (zh) * 2018-02-05 2021-04-02 武汉科技大学 一种分数阶忆容器的等效电路
CN109308387B (zh) * 2018-09-12 2023-01-31 成都师范学院 电压分数阶积分控制式忆容器
CN109299572B (zh) * 2018-10-29 2022-11-08 成都师范学院 荷控忆阶元
CN109684747B (zh) * 2018-12-27 2023-07-11 杭州电子科技大学 一种对数型荷控忆容器等效电路模型
CN110210065A (zh) * 2019-05-06 2019-09-06 成都师范学院 一种极简的浮地荷控忆容器电路仿真模型
CN113078883B (zh) * 2021-02-25 2023-06-23 广东技术师范大学 一种磁通控制型忆容器等效电路及其控制方法
CN113095017B (zh) * 2021-02-25 2022-09-23 广东技术师范大学 一种记忆元件通用模拟器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719576A (en) * 1992-07-13 1998-02-17 Siemens Aktiengesellschaft Capacitor array digital/analog converter with compensation array for stray capacitance
US6404376B1 (en) * 1999-07-01 2002-06-11 Texas Instruments Incorporated Capacitor array having reduced voltage coefficient induced non-linearities
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN103559328A (zh) * 2013-07-02 2014-02-05 华南理工大学 一种忆容器的实现电路及其实现方法
CN204331729U (zh) * 2014-12-09 2015-05-13 广西大学 忆容器的实现电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719576A (en) * 1992-07-13 1998-02-17 Siemens Aktiengesellschaft Capacitor array digital/analog converter with compensation array for stray capacitance
US6404376B1 (en) * 1999-07-01 2002-06-11 Texas Instruments Incorporated Capacitor array having reduced voltage coefficient induced non-linearities
CN103294872A (zh) * 2013-06-24 2013-09-11 杭州电子科技大学 一种忆阻器等效电路及其构建方法
CN103559328A (zh) * 2013-07-02 2014-02-05 华南理工大学 一种忆容器的实现电路及其实现方法
CN204331729U (zh) * 2014-12-09 2015-05-13 广西大学 忆容器的实现电路

Also Published As

Publication number Publication date
CN104573183A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN104573183B (zh) 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN106130713B (zh) 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN102916632B (zh) 开关磁阻电机忆阻器线性建模方法
CN103095191B (zh) 开关磁阻电机忆感器模型建模方法
CN107947914A (zh) 一种基于分数阶忆阻器的混沌电路
CN104009748A (zh) 一种具有丰富动力学行为的忆阻超混沌系统及混沌电路
Zhou et al. Fractional-Order Three-Dimensional $\nabla\times n $ Circuit Network
CN108804840A (zh) 一种极简的浮地磁控忆阻器电路仿真模型
CN204331729U (zh) 忆容器的实现电路
CN107526897A (zh) 一种流控忆感器的等效模拟电路
CN105447270B (zh) 指数型忆感器电路
CN103490697B (zh) 一种开关磁阻电机忆感器等效模型
CN109347616A (zh) 一种基于分数阶忆阻器的混沌电路
CN103295628B (zh) 荷控忆阻器的一种双端有源等效电路
CN203909497U (zh) 一种基于忆阻器的单神经元pid控制器
CN106685376A (zh) 一种分数阶电感电路
CN109670221B (zh) 一种由分数阶电容构成的三次非线性磁控忆阻电路
CN204102401U (zh) 一种用于模拟忆阻元件的实验装置
CN209149304U (zh) 一种含有分数阶电容的三次非线性磁控忆阻电路
CN110046472A (zh) 基于电流传输器的二次非线性磁控忆阻模拟器
CN106788263A (zh) 一种分数阶电容电路
CN110032830A (zh) 基于电流传输器的三次非线性磁控忆阻模拟器
CN109271742B (zh) 磁控忆阶元
CN203352560U (zh) 磁控忆阻器等效电路
CN206892867U (zh) 一种基于无源滤波和桥式整流的忆阻器等效实现电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant