CN203909497U - 一种基于忆阻器的单神经元pid控制器 - Google Patents
一种基于忆阻器的单神经元pid控制器 Download PDFInfo
- Publication number
- CN203909497U CN203909497U CN201420187516.7U CN201420187516U CN203909497U CN 203909497 U CN203909497 U CN 203909497U CN 201420187516 U CN201420187516 U CN 201420187516U CN 203909497 U CN203909497 U CN 203909497U
- Authority
- CN
- China
- Prior art keywords
- memristor
- operational amplifier
- resistance
- input end
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 210000002569 neuron Anatomy 0.000 title claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000004088 simulation Methods 0.000 claims description 6
- 238000013528 artificial neural network Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 240000002627 Cordeauxia edulis Species 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
本实用新型公开了一种基于忆阻器的单神经元PID控制器,包括:第一忆阻器M1、第二忆阻器M2、第三忆阻器M3以及求和电路;其中,所述第一忆阻器M1、所述第二忆阻器M2以及所述第三忆阻器M3的一端分别与所述求和电路输入端连接。该控制器结构简单,参数能自动调整,控制精度高。
Description
技术领域
本实用新型涉及人工神经元网络和控制技术领域,具体涉及一种基于忆阻器的单神经元PID控制器。
背景技术
单神经元PID控制器是一种用神经网络的方法来实现PID参数自整定的控制器,具有自学习和自适应的特点。对于复杂非线性系统,单神经元PID控制器的控制效果明显好于常规控制器,因此该控制器在工业控制中得到广泛应用。
目前单神经元PID控制器主要采用软件实现,无法发挥神经网络并行处理的优势,软件的离散实现也从一定程度上降低了控制精度,无法满足实时控制的要求。另外,现有的一些单神经元PID控制器电路结构复杂,实现成本高,参数不易调整,不利于实际应用。
实用新型内容
本实用新型是为了克服上述现有技术中单神经元PID控制器电路结构复杂、参数不易调整等缺陷,提供一种基于忆阻器的单神经元PID控制器,该控制器结构简单,参数能自动调整。
为实现上述实用新型目的,本实用新型提供了一种基于忆阻器的单神经元PID控制器,包括:第一忆阻器M1、第二忆阻器M2、第三忆阻器M3以及求和电路;
其中,所述第一忆阻器M1、所述第二忆阻器M2以及所述第三忆阻器M3的一端分别与所述求和电路输入端连接。
本方案进一步的,还包括信号转换模块,所述信号转换模块输出的误差比例信号x1、误差积分信号x2以及误差微分信号x3分别与所述第一忆阻器M1、所述第二忆阻器M2以及所述第三忆阻器M3的另一端连接。
本方案进一步的,将所述第一忆阻器、所述第二忆阻器以及所述第三忆阻器分别等效于忆阻器等效电路,所述忆阻器等效电路包括:电阻R1、电阻R2、电阻R3、电容C1、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3以及第一模拟乘法器A1;
所述第一运算放大器U1的同相输入端分别与所述第一模拟法器A1的一个乘数输入端Y以及所述第三运算放大器U3的TZ端连接,所述第一运算放大器U1的输出端分别与所述电阻R1的一端及所述第一运算放大器U1的反相输入端连接;
所述第二运算放大器U2的反相输入端分别与所述电阻R1的另一端及所述电容C1的一端连接,所述第二运算放大器U2的输出端分别与所述电容C1的另一端以及所述第一模拟乘法器A1的另一输入端X连接,所述第二运算放大器U2的同相输入端接地;
所述第三运算放大器U3的反相输入端与所述电阻R3的一端连接,所述第三运算放大器U3的同相输入端接地;
所述电阻R3的另一端分别与所述第一模拟乘法器的输出端及所述电阻R2的一端连接;
其中,所述忆阻器等效电路等效于所述忆阻器的一端为所述电阻R2的另一端,及等效于所述忆阻器的另一端为所述第一运算放大器U1的同相输入端;以及所述第三运算放大器U3的型号为AD844。
本方案进一步的,所述求和电路包括运算放大器U及反馈电阻R;所述运算放大器的反向输入端通过反馈电阻与所述运算放大器的输出端连接,所述运算放大器的同相输入端接地;
其中所述求和电路的输入端为所述运算放大器的反向输入端。
与现有技术相比,本实用新型具有如下有益效果:本实用新型采用具有记忆特性的时变电阻—忆阻器作为PID增益自适应调节手段,使得电路结构简单,成本低,精度高,高智能化,控制器参数能够在线自动调整,响应速度快,具有较强的实用性;进一步的本实用新型可以控制机理复杂,具有高度非线性、时变性以及不确定性等特点的工业被控对象。
附图说明
图1为本实用新型基于忆阻器的单神经元PID控制器电路的结构图;
图2为本实用新型忆阻器等效电路的结构图;
图3为本实用新型忆阻器等效电路在正弦激励信号下的伏安特性曲线;
图4为本实用新型基于忆阻器的单神经元PID控制器的实际电路图;
图5(a)和图5(b)为本实用新型所述的一种基于忆阻器的单神经元PID控制器的实施例电路的仿真曲线;其中图5(a)是正弦信号跟踪曲线;图5(b)是跟踪误差曲线。
具体实施方式
下面结合附图,对本实用新型的具体实施方式进行详细描述,但应当理解本实用新型的保护范围并不受具体实施方式的限制。
本实用新型技术方案采用具有记忆特性的时变电阻—忆阻器作为PID增益自适应调节手段,提供了一种基于忆阻器的单神经元PID控制系统;如图1所示,该控制系统包括:信号转换模块1、单神经元PID控制器2、控制对象3、测量模块4和比较环节5;信号转换模块1连接单神经元PID控制器2,单神经元PID控制器2连接控制对象3,在通过测量模块4连接到比较环节5,最后连接信号转换模块1形成一个闭环回路;
信号转换模块的输入信号为误差信号e,输出信号分别是误差比例信号x1、误差积分信号x2和误差微分信号x3;
单神经元PID控制器2包括:第一忆阻器M1、第二忆阻器M2、第三忆阻器M3以及求和电路;求和电路包括反馈电阻R和运算放大器U;
第一忆阻器M1的a1端与误差比例信号x1连接,b1端分别与反馈电阻R的一端和运算放大器U的反相输入端连接;第二忆阻器M2的a2端与误差积分信号x2连接,b2端分别与反馈电阻R的一端和运算放大器U的反相输入端连接;第三忆阻器M3的a3端与误差微分信号x3连接,b3端分别与反馈电阻R的一端和运算放大器U的反相输入端连接;反馈电阻R的另一端与运算放大器U的输出端连接;运算放大器U的同相输入端接地以及输出端连接控制对象。
图1中单神经元PID控制器2的输入变量xi(t)分别为:
(1)式中e(t)=r(t)-y(t)表示实际输出与期望值的误差;运算放大器U的输入输出关系为:
磁控式忆阻器的忆导与磁通φ的关系为,因此有
式(3)中Wi是采用无监督Hebb规则进行调节的权值,从而单神经元PID控制器2的PID参数能够自适应调整,实现了单神经元PID控制器的功能。
进一步如图2所示,因忆阻器现以电路模拟模型居多,因此引进忆阻器等效电路来进行实验验证本发明技术方案可以实现,忆阻器等效电路包括:电阻R1、电阻R2、电阻R3、电容C1、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3以及第一模拟乘法器A1;
第一运算放大器U1的同相输入端分别与第一模拟法器A1的一个乘数输入端Y以及所述第三运算放大器U3的TZ端连接,第一运算放大器U1的输出端分别与述电阻R1的一端及第一运算放大器U1的反相输入端连接;
第二运算放大器U2的反相输入端分别与电阻R1的另一端及电容C1的一端连接,第二运算放大器U2的输出端分别与电容C1的另一端以及第一模拟乘法器A1的另一输入端X连接,第二运算放大器U2的同相输入端接地;
第三运算放大器U3的反相输入端与电阻R3的一端连接,第三运算放大器U3的同相输入端接地;电阻R3的另一端分别与第一模拟乘法器的输出端及电阻R2的一端连接;
其中,忆阻器等效电路等效于忆阻器的bi(i=1,2,3)端为电阻R2的另一端,及等效于忆阻器的另ai(i=1,2,3)端为第一运算放大器U1的同相输入端,第三运算放大器U3采用型号为AD844的运算放大器,第一、第二运算放大器为一般运算放大器。
取R2=R3,则图2中忆阻器等效电路的伏安关系为:
式(4)中k是模拟乘法器A1的增益系数。由此可得忆阻器等效电路的电导为:
式中
图3是忆阻器等效电路的伏安特性曲线;在外加正弦激励信号作用下,该电路的伏安特性曲线呈现出明显的滞回特性,与惠普实验室提出的忆阻器具有相似的特性。
进一步如图4所示,将忆阻器等效电路接入如图1所示基于忆阻器的单神经元PID控制器,第一忆阻器为第一忆阻器等效电路,第二忆阻器为第二忆阻器等效电路,第三忆阻器为第三忆阻器等效电路,第一忆阻器等效电路的a1端连接信号转换模块的误差比例信号x1,b1端分别与反馈电阻R的一端和运算放大器U的反相输入端连接;第二忆阻器等效电路的a2端与误差积分信号x2连接,b2端与运算放大器U的反相输入端连接;第三忆阻器等效电路的a3端与误差微分信号x3连接,b3端与运算放大器U的反相输入端连接;以及将基于忆阻器的单神经元PID控制器用于控制二阶系统中,运算放大器U的输出端连接控制对象3,再通过测量模块4连接到比较环节5,以及通过比较环节5再回到信号转换模块1形成一个闭环回路,对上述闭环回路进行仿真,图5(a)和图5(b)是跟踪给定参考正弦信号的仿真曲线。其中图5(a)分别是给定参考正弦信号r(t)和输出信号y(t),二者几乎重合;图5(b)是跟踪误差曲线e(t)。结果表明在所述的基于忆阻器的单神经元PID控制器控制下的系统跟踪误差很小,实现了对控制信号的跟踪,具有较好的动态特性和静态特性。
因此,通过理论及实验的结合论证,将具有记忆特性的时变电阻——忆阻器作为PID增益自适应调节手段的控制器电路,相比于一般的单神经元PID控制器,具有更高的控制精度,可以较好的实现单神经元PID控制器的性能优点。
以上公开的仅为本实用新型的几个具体实施例,但是,本实用新型并非局限于此,任何本领域的技术人员能思之的变化都应落入本实用新型的保护范围。
Claims (4)
1.一种基于忆阻器的单神经元PID控制器,其特征在于,包括:第一忆阻器M1、第二忆阻器M2、第三忆阻器M3以及求和电路;
其中,所述第一忆阻器M1、所述第二忆阻器M2以及所述第三忆阻器M3的一端分别与所述求和电路输入端连接。
2.根据权利要求1所述的控制器,其特征在于,还包括信号转换模块,所述信号转换模块输出的误差比例信号x1、误差积分信号x2以及误差微分信号x3分别与所述第一忆阻器M1、所述第二忆阻器M2以及所述第三忆阻器M3的另一端连接。
3.根据权利要求1或2所述的控制器,其特征在于,将所述第一忆阻器、所述第二忆阻器以及所述第三忆阻器分别等效于忆阻器等效电路,所述忆阻器等效电路包括:电阻R1、电阻R2、电阻R3、电容C1、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3以及第一模拟乘法器A1;
所述第一运算放大器U1的同相输入端分别与所述第一模拟法器A1的一个乘数输入端Y以及所述第三运算放大器U3的TZ端连接,所述第一运算放大器U1的输出端分别与所述电阻R1的一端及所述第一运算放大器U1的反相输入端连接;
所述第二运算放大器U2的反相输入端分别与所述电阻R1的另一端及所述电容C1的一端连接,所述第二运算放大器U2的输出端分别与所述电容C1的另一端以及所述第一模拟乘法器A1的另一输入端X连接,所述第二运算放大器U2的同相输入端接地;
所述第三运算放大器U3的反相输入端与所述电阻R3的一端连接,所述第三运算放大器U3的同相输入端接地;
所述电阻R3的另一端分别与所述第一模拟乘法器的输出端及所述电阻R2的一端连接;
其中,所述忆阻器等效电路等效于所述忆阻器的一端为所述电阻R2的另一端,及等效于所述忆阻器的另一端为所述第一运算放大器U1的同相输入端;以及所述第三运算放大器U3的型号为AD844。
4.根据权利要求1或2所述的控制器,其特征在于,所述求和电路包括运算放大器U及反馈电阻R;所述运算放大器的反向输入端通过反馈电阻与所述运算放大器的输出端连接,所述运算放大器的同相输入端接地;
其中所述求和电路的输入端为所述运算放大器的反向输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420187516.7U CN203909497U (zh) | 2014-04-17 | 2014-04-17 | 一种基于忆阻器的单神经元pid控制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420187516.7U CN203909497U (zh) | 2014-04-17 | 2014-04-17 | 一种基于忆阻器的单神经元pid控制器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203909497U true CN203909497U (zh) | 2014-10-29 |
Family
ID=51783750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420187516.7U Expired - Lifetime CN203909497U (zh) | 2014-04-17 | 2014-04-17 | 一种基于忆阻器的单神经元pid控制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203909497U (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103941581A (zh) * | 2014-04-17 | 2014-07-23 | 广西大学 | 一种基于忆阻器的单神经元pid控制器 |
CN104916313A (zh) * | 2015-06-16 | 2015-09-16 | 清华大学 | 基于忆阻器件的神经网络突触结构及突触权重构建方法 |
CN103941581B (zh) * | 2014-04-17 | 2016-11-30 | 广西大学 | 一种基于忆阻器的单神经元pid控制器 |
CN110214330A (zh) * | 2016-10-27 | 2019-09-06 | 佛罗里达大学研究基金会公司 | 神经形态电路的忆阻学习 |
US11475272B2 (en) * | 2017-03-24 | 2022-10-18 | Denso Corporation | Neural network circuit |
CN115600665A (zh) * | 2022-11-16 | 2023-01-13 | 湖南师范大学(Cn) | 一种基于vta-da神经元的忆阻自修复神经网络电路 |
-
2014
- 2014-04-17 CN CN201420187516.7U patent/CN203909497U/zh not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103941581A (zh) * | 2014-04-17 | 2014-07-23 | 广西大学 | 一种基于忆阻器的单神经元pid控制器 |
CN103941581B (zh) * | 2014-04-17 | 2016-11-30 | 广西大学 | 一种基于忆阻器的单神经元pid控制器 |
CN104916313A (zh) * | 2015-06-16 | 2015-09-16 | 清华大学 | 基于忆阻器件的神经网络突触结构及突触权重构建方法 |
CN110214330A (zh) * | 2016-10-27 | 2019-09-06 | 佛罗里达大学研究基金会公司 | 神经形态电路的忆阻学习 |
US11475272B2 (en) * | 2017-03-24 | 2022-10-18 | Denso Corporation | Neural network circuit |
CN115600665A (zh) * | 2022-11-16 | 2023-01-13 | 湖南师范大学(Cn) | 一种基于vta-da神经元的忆阻自修复神经网络电路 |
CN115600665B (zh) * | 2022-11-16 | 2024-04-09 | 湖南师范大学 | 一种基于vta-da神经元的忆阻自修复神经网络电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cheng et al. | Static output feedback control of nonhomogeneous Markovian jump systems with asynchronous time delays | |
Özbay et al. | PID controller design for fractional-order systems with time delays | |
Yuan et al. | A chaotic circuit constructed by a memristor, a memcapacitor and a meminductor | |
Yu et al. | A universal mutator for transformations among memristor, memcapacitor, and meminductor | |
CN103744288B (zh) | 一种基于忆阻器的自适应pd控制器电路 | |
Ren et al. | Adaptive neural control for a class of nonlinear systems with uncertain hysteresis inputs and time-varying state delays | |
CN203909497U (zh) | 一种基于忆阻器的单神经元pid控制器 | |
Chen et al. | Impulsive observer‐based stabilisation of uncertain linear systems | |
Aslam | L 2–L∞ control for delayed singular markov switch system with nonlinear actuator faults | |
CN108153943A (zh) | 基于时钟循环神经网络的功率放大器的行为建模方法 | |
Sah et al. | A mutator-based meminductor emulator circuit | |
Lam et al. | Design and stabilization of sampled-data neural-network-based control systems | |
Chen et al. | Variable coefficient fractional‐order PID controller and its application to a SEPIC device | |
Singh et al. | OTA and CDTA-based new memristor-less meminductor emulators and their applications | |
Ye | Switching adaptive output-feedback control of nonlinearly parametrized systems | |
Guo et al. | A single-T chaotic circuit based on a physical memristor | |
CN109670221B (zh) | 一种由分数阶电容构成的三次非线性磁控忆阻电路 | |
Zhao et al. | Finite-time boundedness analysis of memristive neural network with time-varying delay | |
Flugge-Lotz et al. | Synthesis of a nonlinear control system | |
Wu et al. | A generalized procedure in designing recurrent neural network identification and control of time-varying-delayed nonlinear dynamic systems | |
Xu et al. | Research on Adaptive Neural Network Control System Based on Nonlinear U‐Model with Time‐Varying Delay | |
Santarelli | A switched state feedback law for the stabilization of LTI systems | |
Yuan | Robust output regulation of uncertain linear fractional transformation systems with application to non‐linear Chua's circuit | |
CN103941581A (zh) | 一种基于忆阻器的单神经元pid控制器 | |
Kundu et al. | Analytical Comparisons of the PID, ANN, and ANFIS Controllers’ Performance in the AVR System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |