CN106202796B - 一种通用记忆器件模拟器 - Google Patents

一种通用记忆器件模拟器 Download PDF

Info

Publication number
CN106202796B
CN106202796B CN201610580825.4A CN201610580825A CN106202796B CN 106202796 B CN106202796 B CN 106202796B CN 201610580825 A CN201610580825 A CN 201610580825A CN 106202796 B CN106202796 B CN 106202796B
Authority
CN
China
Prior art keywords
current feedback
operating amplifier
current
voltage
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610580825.4A
Other languages
English (en)
Other versions
CN106202796A (zh
Inventor
李志军
向林波
曾以成
马铭磷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201610580825.4A priority Critical patent/CN106202796B/zh
Publication of CN106202796A publication Critical patent/CN106202796A/zh
Application granted granted Critical
Publication of CN106202796B publication Critical patent/CN106202796B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种通用记忆器件模拟器，其特征在于：包括用于实现线性压控电阻、压控电容和压控电感的电压控制浮地阻抗变换模块和用于实现电流积分运算的电流积分模块，所述电压控制浮地阻抗变换模块包括第一电流反馈运算放大器、第二电流反馈运算放大器、第三电流反馈运算放大器、第四电流反馈运算放大器、场效应管、第一电阻、第二电阻、第一阻抗元件和第二阻抗元件，电流积分模块包括第五电流反馈运算放大器、电容和直流电压源。本发明在电路拓扑结构不变的情况下，通过接入不同性质的阻抗元件，能分别实现忆阻器、忆容器和忆感器，整个模拟器仅利用较少的元器件就可实现，具有结构简单、生产成本低、适用范围广的优点。

Description

一种通用记忆器件模拟器
技术领域
本发明涉及忆阻器技术领域，特别涉及一种通用记忆器件模拟器。
背景技术
2008年HP实验室采用纳米技术物理实现了具有“记忆”特性的非线性电阻，从而证实了蔡少棠教授于1971年提出的忆阻器(memristor)概念及相关理论。忆阻器建立了磁通量和电荷q之间的关系，其阻值与流过电流的历史有关。由于记忆效应是纳米材料普遍存在的一种现象，2008年11月，蔡少棠教授又提出了忆容器(memcapacitor)和忆感器(meminductor)的相关概念。忆阻器、忆容器和忆感器被学术界统称为记忆器件，与忆阻器不同的是忆容器和忆感器在工作时不消耗能量，是一种储能器件，因而在低功耗大规模集成电路中更具有实用价值。
记忆器件的制备需要精密的纳米技术、昂贵的实验设备和苛刻的实验条件，其商品化还需要一个漫长的过程。为了便于广大研究人员分析和研究记忆器件的特性及其相关应用，根据记忆器件的实际电学特性来构建它们的模拟等效电路具有重要意义。
目前国内外学者对忆阻器的模拟等效电路进行了深入的研究，而对忆容器和忆感器的研究却相对较少。Maheshwar等采用变类器提出了一个忆感器的等效电路，可以将忆阻器转化为忆感器(Sah M P,Budhathoki R K,Yang C,et al.Mutator-based meminductoremulator for circuit applications[J].Circuits,Systems,and Signal Processing,2014,33(8):2363-2383)。但该等效电路功能单一，只能模拟忆感器的电学行为，且电路中包含了多个电流镜，使得电路非常复杂。
Fouda等直接根据忆容器的赋定关系，采用通用的运算放大器、乘法器和电流控制电流源器件实现了一个忆容器等效电路(Fouda M E,Radwan A G.Charge controlledmemristor-less memcapacitor emulator[J].Electrons letters,2012,48(23):1454-1455)。同样该电路功能单一，只能模拟忆容器的电学行为，且只能实现接地连接。
李志军等利用2个差动差分电流传输器(DVCC)构建了一个通用的记忆器件模拟器(李志军.一种基于忆阻器的浮地忆容器和忆感器模拟器；中国，201310524634.2[P].2014-01-22)，该模拟器可以将忆阻器分别转化为忆容器和忆感器，但该模拟器必须包含忆阻器的模拟等效电路，使得电路非常复杂。
发明内容
为了解决上述技术问题，本发明提供一种结构简单且能分别模拟忆阻器、忆容器和忆感器电学行为的通用记忆器件模拟器。
本发明解决上述问题的技术方案是：一种通用记忆器件模拟器，包括电压控制浮地阻抗变换模块和电流积分模块，所述电压控制浮地阻抗变换模块包括第一电流反馈运算放大器、第二电流反馈运算放大器、第三电流反馈运算放大器、第四电流反馈运算放大器、场效应管、第一电阻、第二电阻、第一阻抗元件和第二阻抗元件，所述第一电流反馈运算放大器反相输入端经第一阻抗元件与第二电流反馈运算放大器的反相输入端相连，第一电流反馈运算放大器的同相输入端与第四电流反馈运算放大器的电压输出端相连，第二电流反馈运算放大器的同相输入端接地，第一电流反馈运算放大器和第二电流反馈运算放大器的电流输出端分别作为电压控制浮地阻抗变换模块的信号输入端，第一电流反馈运算放大器的电压输出端经第一电阻后与第三电流反馈运算放大器的反相输入端相连，第二电流反馈运算放大器的电压输出端与第三电流反馈运算放大器的同相输入端相连，第三电流反馈运算放大器的电流输出端经第二阻抗元件后接地，第四电流反馈运算放大器的同相输入端与第三电流反馈运算放大器的电流输出端相连，第四电流反馈运算放大器的电流输出端经第二电阻后接地，第四电流反馈运算放大器的反相输入端经场效应管连接电流积分模块。
上述通用记忆器件模拟器中，所述电流积分模块包括第五电流反馈运算放大器、电容和直流电压源，所述场效应管的漏极与第四电流反馈运算放大器的反相输入端连接，场效应管的源极与第五电流反馈运算放大器反相输入端相连，场效应管的栅极与第五电流反馈运算放大器的电压输出端相连，第五电流反馈运算放大器同相输入端接地，第五电流反馈运算放大器的电流输出端经电容后接直流电压源的正极，直流电压源的负极接地。
上述通用记忆器件模拟器中，所述场效应管为工作在线性区的N沟道场效应管。
本发明的有益效果在于：
1、本发明在电路拓扑结构不变的情况下，通过接入不同性质的阻抗元件，能分别实现忆阻器、忆容器和忆感器：当第一阻抗元件和第二阻抗元件均为电阻时，可以实现浮地忆阻器模拟器；当第一阻抗元件为电容，第二阻抗元件为电阻时，可以实现浮地忆容器模拟器；当第一阻抗元件为电阻，第二阻抗元件为电容时，可以实现浮地忆感器模拟器。整个模拟器仅利用较少的元器件就可实现，具有结构简单、生产成本低、适用范围广的优点。
2、本发明采用浮地形式，对接入形式没有任何限制，与其它子电路或元器件连接时更加方便。
附图说明
图1为本发明的整体电路示意图。
图2为忆阻器的v-i特性曲线图。
图3为忆容器的q-v特性曲线图。
图4为忆感器的φ-i特性曲线图。
具体实施方式
下面结合附图和实施技术对本发明作进一步的说明。
如图1所示，本发明包括电压控制浮地阻抗变换模块Ⅰ和电流积分模块Ⅱ，电压控制浮地阻抗变换模块Ⅰ主要实现线性的压控电阻、压控电容和压控电感，电流积分模块Ⅱ主要实现电流的积分运算。
所述电压控制浮地阻抗变换模块Ⅰ包括第一电流反馈运算放大器1、第二电流反馈运算放大器2、第三电流反馈运算放大器3、第四电流反馈运算放大器4、场效应管M1、第一电阻R3、第二电阻R4、第一阻抗元件Z1和第二阻抗元件Z2，各电流反馈运算放大器中，X、Y、Z、W分别表示其反相输入端、同相输入端、电流输出端和电压输出端。场效应管M1为工作在线性区的N沟道场效应管，所述第一电流反馈运算放大器1反相输入端经第一阻抗元件Z1与第二电流反馈运算放大器2的反相输入端相连，第一电流反馈运算放大器1的同相输入端与第四电流反馈运算放大器4的电压输出端相连，第二电流反馈运算放大器2的同相输入端接地，第一电流反馈运算放大器1和第二电流反馈运算放大器2的电流输出端分别作为电压控制浮地阻抗变换模块Ⅰ的信号输入端，第一电流反馈运算放大器1的电压输出端经第一电阻R3后与第三电流反馈运算放大器3的反相输入端相连，第二电流反馈运算放大器2的电压输出端与第三电流反馈运算放大器3的同相输入端相连，第三电流反馈运算放大器3的电流输出端经第二阻抗元件Z2后接地，第四电流反馈运算放大器4的同相输入端与第三电流反馈运算放大器3的电流输出端相连，第四电流反馈运算放大器4的电流输出端经第二电阻R4后接地。
所述电流积分模块Ⅱ包括第五电流反馈运算放大器5、电容C1和直流电压源VDC，所述场效应管M1的漏极与第四电流反馈运算放大器4的反相输入端连接，场效应管M1的源极与第五电流反馈运算放大器5反相输入端相连，场效应管M1的栅极与第五电流反馈运算放大器5的电压输出端相连，第五电流反馈运算放大器5同相输入端接地，第五电流反馈运算放大器5的电流输出端经电容C1后接直流电压源VDC的正极，直流电压源VDC的负极接地。
如图1所示，电压控制浮地阻抗变换模块Ⅰ中A、B端作为模拟器的信号输入端，根据电流反馈运算放大器的端口特性可知，每个电流反馈运算放大器中：
vy＝vx,iz＝ix,iy＝0,vw＝vz (1)
可以计算出电压控制浮地阻抗变换模块Ⅰ中流过场效应管M1的漏极电流为：
其中，GDS为场效应管M1工作在线性区时，其漏源极之间的等效电导值，vA(t)、vB(t)分别表示A、B端的输入电压值。
相应的，图1中电压控制浮地阻抗变换模块Ⅰ中A、B端的输入电流可描述为：
从而可以得到输入端A、B之间的等效输入导纳为：
其中，当场效应管M1工作在线性区时，其漏极电流表示为：
其中β＝μn Cox(W/L)，μn表示电子迁移率，Cox表示栅氧化层电容,W/L是M1的宽长比值，VGS表示栅源极之间的电压、VDS表示漏源极之间的电压,Vth对应为场效应管的阈值电压。
假定满足VDS＜＜2(VGS-Vth)，式(5)可近似表示为：
ID≈β·(VGS-Vth)·VDS (6)
即此时场效应管M1可等效为一个受VGS控制的线性电阻，其对应的电导值可表示为：
GDS≈β(VGS-Vth)(7)
电流积分模块Ⅱ中第五电流反馈运算放大器5的y端直接接地，x端和电压控制浮地阻抗变换模块Ⅰ中的场效应管M1源极相连，其积分后的输出电压作为电压控制浮地阻抗变换模块Ⅰ的控制电压VC，其大小可以表示为：
由于场效应管M1源极虚地，即VC(t)＝VGS，代入式(7)中，可得
其中，Gm(t)表示随时间变化的跨导值，G0＝β(VDC-Vth)，相应的表达式(4)转变为
由式(9)可知，Gm(t)的值与流过器件的电流的历史相关，从而表明，A、B端的等效导纳GAB(t)具有“记忆”特性。
(1)当Z1＝R1,且Z2＝R2时，该模拟器可以等效为一个忆阻器，其忆导值可以表示为
(2)当Z1＝C2,且Z2＝R2时，该模拟器可以等效为一个忆容器，其忆容值可以表示为
(3)当Z1＝R1,且Z2＝C3时，该模拟器可以等效为一个忆感器，其忆感值的倒数可表示为
本具体实施方式在保持模拟器电路拓扑结构不变的情况下，通过接入不同性质的阻抗元件，能分别模拟忆阻器、忆容器和忆感器。
本发明设计的通用记忆器件模拟器能够很好地模拟记忆器件的电学行为，且对器件的接入形式没有任何要求，因而方便与其它子电路实现灵活的连接，对分析和研究记忆器件的特性及其相关应用具有重要意义。
Pspice仿真得到的忆阻器v-i特性曲线如图2所示、忆容器q-v特性曲线如图3所示、忆感器的φ-i特性曲线如图4所示。

Claims (2)

1.一种通用记忆器件模拟器，其特征在于：包括电压控制浮地阻抗变换模块和电流积分模块，所述电压控制浮地阻抗变换模块包括第一电流反馈运算放大器、第二电流反馈运算放大器、第三电流反馈运算放大器、第四电流反馈运算放大器、场效应管、第一电阻、第二电阻、第一阻抗元件和第二阻抗元件，所述第一电流反馈运算放大器反相输入端经第一阻抗元件与第二电流反馈运算放大器的反相输入端相连，第一电流反馈运算放大器的同相输入端与第四电流反馈运算放大器的电压输出端相连，第二电流反馈运算放大器的同相输入端接地，第一电流反馈运算放大器和第二电流反馈运算放大器的电流输出端分别作为电压控制浮地阻抗变换模块的信号输入端，第一电流反馈运算放大器的电压输出端经第一电阻后与第三电流反馈运算放大器的反相输入端相连，第二电流反馈运算放大器的电压输出端与第三电流反馈运算放大器的同相输入端相连，第三电流反馈运算放大器的电流输出端经第二阻抗元件后接地，第四电流反馈运算放大器的同相输入端与第三电流反馈运算放大器的电流输出端相连，第四电流反馈运算放大器的电流输出端经第二电阻后接地，第四电流反馈运算放大器的反相输入端经场效应管连接电流积分模块；
所述电流积分模块包括第五电流反馈运算放大器、电容和直流电压源，所述场效应管的漏极与第四电流反馈运算放大器的反相输入端连接，场效应管的源极与第五电流反馈运算放大器反相输入端相连，场效应管的栅极与第五电流反馈运算放大器的电压输出端相连，第五电流反馈运算放大器同相输入端接地，第五电流反馈运算放大器的电流输出端经电容后接直流电压源的正极，直流电压源的负极接地。
2.根据权利要求1所述的通用记忆器件模拟器，其特征在于：所述场效应管为工作在线性区的N沟道场效应管。
CN201610580825.4A 2016-07-22 2016-07-22 一种通用记忆器件模拟器 Expired - Fee Related CN106202796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610580825.4A CN106202796B (zh) 2016-07-22 2016-07-22 一种通用记忆器件模拟器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610580825.4A CN106202796B (zh) 2016-07-22 2016-07-22 一种通用记忆器件模拟器

Publications (2)

Publication Number Publication Date
CN106202796A CN106202796A (zh) 2016-12-07
CN106202796B true CN106202796B (zh) 2019-03-15

Family

ID=57492320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610580825.4A Expired - Fee Related CN106202796B (zh) 2016-07-22 2016-07-22 一种通用记忆器件模拟器

Country Status (1)

Country Link
CN (1) CN106202796B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526896A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种磁控忆感器模型的等效模拟电路
CN107526897A (zh) * 2017-09-08 2017-12-29 杭州电子科技大学 一种流控忆感器的等效模拟电路
CN109002602B (zh) * 2018-07-11 2023-01-31 杭州电子科技大学 一种浮地磁控忆感器仿真器电路
CN109308388B (zh) * 2018-09-12 2022-11-08 成都师范学院 电流分数阶积分控制式忆感器
CN109308387B (zh) * 2018-09-12 2023-01-31 成都师范学院 电压分数阶积分控制式忆容器
CN109446647B (zh) * 2018-10-29 2022-11-08 成都师范学院 电压分数阶积分控制式忆阶元
CN109492283B (zh) * 2018-10-29 2022-11-08 成都师范学院 电流分数阶积分控制式忆阶元
CN109918863B (zh) * 2019-05-06 2023-11-14 成都师范学院 一种基于跨导运算放大器的浮地磁控忆阻模拟器
CN110321597B (zh) * 2019-06-06 2023-03-03 武汉工程大学 一种基于忆阻器的差动输入运算电路
CN111564970A (zh) * 2020-06-12 2020-08-21 成都师范学院 一种接地转浮地的通用转换电路
CN113095017B (zh) * 2021-02-25 2022-09-23 广东技术师范大学 一种记忆元件通用模拟器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531230A (zh) * 2013-10-30 2014-01-22 湘潭大学 一种基于忆阻器的浮地忆容器和忆感器模拟器
CN104573183A (zh) * 2014-12-09 2015-04-29 广西大学 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN204331729U (zh) * 2014-12-09 2015-05-13 广西大学 忆容器的实现电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8767438B2 (en) * 2012-03-19 2014-07-01 Hewlett-Packard Development Company, L.P. Memelectronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531230A (zh) * 2013-10-30 2014-01-22 湘潭大学 一种基于忆阻器的浮地忆容器和忆感器模拟器
CN104573183A (zh) * 2014-12-09 2015-04-29 广西大学 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN204331729U (zh) * 2014-12-09 2015-05-13 广西大学 忆容器的实现电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一个通用的记忆器件模拟器;李志军 等;《物理学报》;20140331;第63卷(第9期);第409-415页

Also Published As

Publication number Publication date
CN106202796A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106202796B (zh) 一种通用记忆器件模拟器
Duarte et al. BSIM-CMG: Standard FinFET compact model for advanced circuit design
CN103531230B (zh) 一种基于忆阻器的浮地忆容器和忆感器模拟器
CN106484928A (zh) 基于多软件联合的开关电源电热耦合仿真方法
CN104901674B (zh) 电流模式四象限cmos模拟乘法电路
Khandelwal Advanced SPICE Model for GaN HEMTs (ASM-HEMT): A New Industry-Standard Compact Model for GaN-based Power and RF Circuit Design
Yang et al. Reservoir computing based on electric-double-layer coupled InGaZnO artificial synapse
Bahubalindrun et al. InGaZnO TFT behavioral model for IC design
Oyedeji et al. Cylindrical surrounding double-gate MOSFET based amplifier: A circuit perspective
Al-Absi et al. A novel current-mode ultra low power analog CMOS four quadrant multiplier
Lakkamraju et al. A low voltage high output impedance bulk driven regulated cascode current mirror
Chen et al. An ultra-compact leaky integrate-and-fire neuron with long and tunable time constant utilizing pseudo resistors for spiking neural networks
Ferreira et al. G m enhancement for bulk-driven sub-threshold differential pair in nanometer CMOS process
CN104199508B (zh) 一种具有动态自适应特性的低压电流镜
Maryan et al. Ultra low-power low-voltage FGMOS based-configurable analog block for current-mode fractional-power functions
Park et al. A non-quasi-static MOSFET model for SPICE-AC analysis
Malakar et al. Analytical surface potential modelling-based small signal analysis and RF performance characterization of DMG SOI MOSFET for better RFIC application
CN204102401U (zh) 一种用于模拟忆阻元件的实验装置
Srivastava et al. Low voltage floating gate MOS transistor based four-quadrant multiplier
CN206282337U (zh) 脉冲神经电路
Lemtur et al. Two‐stage op‐amp and integrator realisation through GaAsP/AlGaSb nanowire CP‐TFET
Maryan et al. A simple low-power high-speed CMOS four-quadrant current multiplier
Popa Low-voltage CMOS current-mode exponential circuit with 70 dB output dynamic range
Al-Tamimi et al. Body-driven log/antilog PVT compensated analog computational block
CN203352560U (zh) 磁控忆阻器等效电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190315