CN203352560U - 磁控忆阻器等效电路 - Google Patents

磁控忆阻器等效电路 Download PDF

Info

Publication number
CN203352560U
CN203352560U CN 201320362782 CN201320362782U CN203352560U CN 203352560 U CN203352560 U CN 203352560U CN 201320362782 CN201320362782 CN 201320362782 CN 201320362782 U CN201320362782 U CN 201320362782U CN 203352560 U CN203352560 U CN 203352560U
Authority
CN
China
Prior art keywords
resistance
operational amplifier
memristor
triode
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201320362782
Other languages
English (en)
Inventor
刘国华
王光义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN 201320362782 priority Critical patent/CN203352560U/zh
Application granted granted Critical
Publication of CN203352560U publication Critical patent/CN203352560U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

本实用新型公开了一种磁控忆阻器等效电路，现有技术中至今尚无商用的忆阻器产品，人们只能针对忆阻器的数学模型和电路行为模型进行研究，无法对忆阻器的特性开展实验研究，本实用新型包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第一三极管T1、第二三极管T2、第一运算放大器U1A、第二运算放大器U1B、第三运算放大器U1C、第四运算放大器U1D、电容C1、参考电源Vref和乘法器M1，本实用新型与磁控忆阻器等效，简单、有效地对磁控忆阻器进行模拟，方便并满足了对磁控忆阻器实验研究的要求。

Description

磁控忆阻器等效电路
技术领域
本实用新型具体涉及一种磁控忆阻器等效电路，属于忆阻器技术领域。
背景技术
忆阻器是一种有极性的新型非线性无源电子元件，它的阻值随流经电荷的变化而变化，断电后具有记忆特性。忆阻器的概念自1971年提出后，直到2008年才由HP实验室的科学家制造出纳米级的忆阻器元件。但由于纳米技术及制造上的困难，至今尚无商用的忆阻器产品，人们只能针对忆阻器的数学模型和电路行为模型进行研究，无法对忆阻器的特性开展实验研究。
Hyongsuk Kim等人根据忆阻器的定义用模拟电路设计了忆阻器等效电路仿真器，并对忆阻器网络的记忆特性进行了研究（参见Hyongsuk Kim, Maheshwar Pd. Sah, Changju Yang, Seongik Cho,Leon O. Chua. IEEEMemristor Emulator for Memristor Circuit Applications, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I: REGULAR PAPERS, VOL. 59, pp. 2422-2431, 2012）。虽然该等效电路确实模拟了忆阻器的某些特性，但该等效电路一方面与HP实验室的TiO2忆阻器无关，另一方面也无法反应忆阻器内部的边界移动特性。
Daniel Batas和Horst Fiedler对HP实验室的TiO2忆阻器模型进行建模仿真，提出了一种磁控忆阻的器数学模型，构建了SPICE宏模型（参见Daniel Batas, and Horst Fiedler, A Memristor SPICE Implementation and a New Approach for Magnetic Flux-Controlled Memristor Modeling, IEEE Transactions on Nanotechnology, vol. 10, pp.250-255, March 2011.）。仿真结果表明该模型具有电阻记忆特性，但作为SPICE宏模型只能对忆阻器展开软件仿真研究，无法在实验室进行实验研究。
发明内容
本实用新型针对现有技术的不足，提出了一种磁控忆阻器的等效电路。
本实用新型一种磁控忆阻器的等效电路，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第一三极管T1、第二三极管T2、第一运算放大器U1A、第二运算放大器U1B、第三运算放大器U1C、第四运算放大器U1D、电容C1、参考电源Vref和乘法器M1，
所述的第一电阻R1的一端、乘法器M1的一个输入端与忆阻器的正端Pos连接，第一电阻R1的另一端与第一运算放大器U1A的反向输入端、第二电阻R2的一端连接；第一运算放大器U1A的正向输入端接地，正电源端接+VDD,负电源端接-VDD，输出端与第二电阻R2的另一端、第三电阻R3的一端连接，第三电阻R3的另一端与电容C1的一端、第二运算放大器U1B的反向输入端连接；第二运算放大器U1B的正向输入端接地，正电源端接+VDD,负电源端接-VDD，输出端与电容C1的另一端、第四电阻R4的一端连接，第四电阻R4的另一端与第五电阻R5的一端、第一三极管T1的基极连接，第五电阻R5的另一端接地，第一三极管T1的集电极与第六电阻R6的一端、第三运算放大器U1C的反向输入端连接，第六电阻R6的另一端与参考电源Vref的正极连接，参考电源Vref的负极接地；第三运算放大器U1C的正向输入端与第七电阻R7的一端连接，第七电阻R7的另一端接地，第三运算放大器U1C的正电源端接+VDD,负电源端接-VDD，输出端与第八电阻R8的一端连接，第八电阻R8的另一端与第一三极管T1的发射极、第二三极管T2的发射极连接，第二三极管T2的基极接地，第二三极管T2的的集电极与第十电阻R10的一端、第四运算放大器U1D的反向输入端连接，第四运算放大器U1D的正向输入端与第九电阻R9的一端连接，第九电阻R9的另一端接地，第四运算放大器U1D的正电源端接+VDD,负电源端接-VDD，输出端与第十电阻R10的另一端、乘法器M1另一个输入端连接，乘法器M1的输出端与第十一电阻R11的一端连接，第十一电阻R11的另一端与忆阻器的负端Neg连接。
本实用新型的有益效果是：本实用新型与磁控忆阻器等效，简单、有效地对磁控忆阻器进行模拟，方便并满足了对磁控忆阻器实验研究的要求。
附图说明
    图1是本实用新型的磁控忆阻器的等效电路。
具体实施方式
本实用新型一种磁控忆阻器的等效电路，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第一三极管T1、第二三极管T2、第一运算放大器U1A、第二运算放大器U1B、第三运算放大器U1C、
第四运算放大器U1D、电容C1、参考电源Vref和乘法器M1，
所述的第一电阻R1的一端、乘法器M1的一个输入端与忆阻器的正端Pos连接，第一电阻R1的另一端与第一运算放大器U1A的反向输入端、第二电阻R2的一端连接；第一运算放大器U1A的正向输入端接地，正电源端接+VDD,负电源端接-VDD，输出端与第二电阻R2的另一端、第三电阻R3的一端连接，第三电阻R3的另一端与电容C1的一端、第二运算放大器U1B的反向输入端连接；第二运算放大器U1B的正向输入端接地，正电源端接+VDD,负电源端接-VDD，输出端与电容C1的另一端、第四电阻R4的一端连接，第四电阻R4的另一端与第五电阻R5的一端、第一三极管T1的基极连接，第五电阻R5的另一端接地，第一三极管T1的集电极与第六电阻R6的一端、第三运算放大器U1C的反向输入端连接，第六电阻R6的另一端与参考电源Vref的正极连接，参考电源Vref的负极接地；第三运算放大器U1C的正向输入端与第七电阻R7的一端连接，第七电阻R7的另一端接地，第三运算放大器U1C的正电源端接+VDD,负电源端接-VDD，输出端与第八电阻R8的一端连接，第八电阻R8的另一端与第一三极管T1的发射极、第二三极管T2的发射极连接，第二三极管T2的基极接地，第二三极管T2的的集电极与第十电阻R10的一端、第四运算放大器U1D的反向输入端连接，第四运算放大器U1D的正向输入端与第九电阻R9的一端连接，第九电阻R9的另一端接地，第四运算放大器U1D的正电源端接+VDD,负电源端接-VDD，输出端与第十电阻R10的另一端、乘法器M1另一个输入端连接，乘法器M1的输出端与第十一电阻R11的一端连接，第十一电阻R11的另一端与忆阻器的负端Neg连接。
第一部分电路是由第一运算放大器U1A和第一电阻R1、第二电阻R2构成的反向放大器，输出电压v1(t)与忆阻器输入电压v(t)的关系为
Figure 2013203627824100002DEST_PATH_IMAGE002
                        (1)
第二部分电路是积分电路，由第三电阻R3、电容C1和第二运算放大器U1B组成，积分电路输出电压v2(t)与输入电压v1(t)的关系是
Figure 2013203627824100002DEST_PATH_IMAGE004
                    (2)
式（2）中，通过选择适当的第三电阻R3和电容C1的值，使输出电压v2(t)的值限制在0和1V之间。v2(t)模拟了忆阻器内部掺杂半导体边界的移动情况,即忆阻器方程的状态变量w(t)。
第三部分电路是带温度补偿的指数电路，由第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第一三极管T1、第二三极管T2、第三运算放大器U1C、第四运算放大器U1D和参考电源Vref组成。指数电路输出与输入电压的关系为
Figure 2013203627824100002DEST_PATH_IMAGE006
                     (3)
式（3）中，参数
Figure 2013203627824100002DEST_PATH_IMAGE008
    第四部分电路是乘法器电路，实现忆阻器的伏安关系，输出电压v5(t)为乘法器两个输入电压v3(t)和v4(t)的乘积，即
Figure 2013203627824100002DEST_PATH_IMAGE010
                       (4)
式（4）中，
Figure DEST_PATH_IMAGE012
，综合以上（1）、（2）、（3）、（4）式，可得
 
Figure DEST_PATH_IMAGE014
                          (5)
Figure DEST_PATH_IMAGE016
                  (6)
式（5）中，参数
Figure DEST_PATH_IMAGE018
，w(t)与式（2）中的v2(t)相等，参数λ同式（3）中的λ；式（6）中的
Figure DEST_PATH_IMAGE020
为忆阻器的磁通量。

Claims (1)

1. 磁控忆阻器的等效电路，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第一三极管T1、第二三极管T2、第一运算放大器U1A、第二运算放大器U1B、第三运算放大器U1C、
第四运算放大器U1D、电容C1、参考电源Vref和乘法器M1；
其特征在于：所述的第一电阻R1的一端、乘法器M1的一个输入端与忆阻器的正端Pos连接，第一电阻R1的另一端与第一运算放大器U1A的反向输入端、第二电阻R2的一端连接；第一运算放大器U1A的正向输入端接地，正电源端接+VDD,负电源端接-VDD，输出端与第二电阻R2的另一端、第三电阻R3的一端连接，第三电阻R3的另一端与电容C1的一端、第二运算放大器U1B的反向输入端连接；第二运算放大器U1B的正向输入端接地，正电源端接+VDD,负电源端接-VDD，输出端与电容C1的另一端、第四电阻R4的一端连接，第四电阻R4的另一端与第五电阻R5的一端、第一三极管T1的基极连接，第五电阻R5的另一端接地，第一三极管T1的集电极与第六电阻R6的一端、第三运算放大器U1C的反向输入端连接，第六电阻R6的另一端与参考电源Vref的正极连接，参考电源Vref的负极接地；第三运算放大器U1C的正向输入端与第七电阻R7的一端连接，第七电阻R7的另一端接地，第三运算放大器U1C的正电源端接+VDD,负电源端接-VDD，输出端与第八电阻R8的一端连接，第八电阻R8的另一端与第一三极管T1的发射极、第二三极管T2的发射极连接，第二三极管T2的基极接地，第二三极管T2的的集电极与第十电阻R10的一端、第四运算放大器U1D的反向输入端连接，第四运算放大器U1D的正向输入端与第九电阻R9的一端连接，第九电阻R9的另一端接地，第四运算放大器U1D的正电源端接+VDD,负电源端接-VDD，输出端与第十电阻R10的另一端、乘法器M1另一个输入端连接，乘法器M1的输出端与第十一电阻R11的一端连接，第十一电阻R11的另一端与忆阻器的负端Neg连接。
CN 201320362782 2013-06-24 2013-06-24 磁控忆阻器等效电路 Expired - Fee Related CN203352560U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201320362782 CN203352560U (zh) 2013-06-24 2013-06-24 磁控忆阻器等效电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201320362782 CN203352560U (zh) 2013-06-24 2013-06-24 磁控忆阻器等效电路

Publications (1)

Publication Number Publication Date
CN203352560U true CN203352560U (zh) 2013-12-18

Family

ID=49752404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201320362782 Expired - Fee Related CN203352560U (zh) 2013-06-24 2013-06-24 磁控忆阻器等效电路

Country Status (1)

Country Link
CN (1) CN203352560U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103326704A (zh) * 2013-06-24 2013-09-25 杭州电子科技大学 一种磁控忆阻器等效电路
CN110008652A (zh) * 2019-05-20 2019-07-12 成都师范学院 一种三次非线性有源磁控忆阻模拟器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103326704A (zh) * 2013-06-24 2013-09-25 杭州电子科技大学 一种磁控忆阻器等效电路
CN110008652A (zh) * 2019-05-20 2019-07-12 成都师范学院 一种三次非线性有源磁控忆阻模拟器
CN110008652B (zh) * 2019-05-20 2023-07-07 成都师范学院 一种三次非线性有源磁控忆阻模拟器

Similar Documents

Publication Publication Date Title
CN103326704A (zh) 一种磁控忆阻器等效电路
CN103294872B (zh) 一种忆阻器等效电路的构建方法
CN105553459B (zh) 浮地压控忆阻器仿真器电路
CN103219983B (zh) 一种忆阻器等效模拟电路
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN107169253B (zh) 对数型忆容器等效模拟电路
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN109829194B (zh) 一种绝对值磁控忆阻器等效模拟电路
CN104573183B (zh) 忆容器的实现电路以及任意阶次忆容器电路的实现方法
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN107526896A (zh) 一种磁控忆感器模型的等效模拟电路
CN107526897A (zh) 一种流控忆感器的等效模拟电路
CN105447270B (zh) 指数型忆感器电路
CN203352560U (zh) 磁控忆阻器等效电路
CN109347616A (zh) 一种基于分数阶忆阻器的混沌电路
CN107122541A (zh) 一种浮地荷控hp忆阻等效电路
CN103295628B (zh) 荷控忆阻器的一种双端有源等效电路
CN105373679B (zh) 一种实现忆容器电容特性的模拟电路
CN205232190U (zh) 实现忆感器特性的模拟电路
CN105389443B (zh) 一种忆感器对数模型等效电路
CN204331729U (zh) 忆容器的实现电路
CN110147597B (zh) 一种多稳态磁控忆阻器等效模拟电路
CN206282337U (zh) 脉冲神经电路
CN110765718A (zh) 一种二值型忆阻器电路仿真器
CN110046472A (zh) 基于电流传输器的二次非线性磁控忆阻模拟器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131218

Termination date: 20160624