CN206282337U - 脉冲神经电路 - Google Patents

脉冲神经电路 Download PDF

Info

Publication number
CN206282337U
CN206282337U CN201621133450.9U CN201621133450U CN206282337U CN 206282337 U CN206282337 U CN 206282337U CN 201621133450 U CN201621133450 U CN 201621133450U CN 206282337 U CN206282337 U CN 206282337U
Authority
CN
China
Prior art keywords
nmos device
circuit
transconductance amplifier
operation transconductance
grids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621133450.9U
Other languages
English (en)
Inventor
张金勇
刘晨光
孙宏伟
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Advanced Technology of CAS
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS filed Critical Shenzhen Institute of Advanced Technology of CAS
Priority to CN201621133450.9U priority Critical patent/CN206282337U/zh
Application granted granted Critical
Publication of CN206282337U publication Critical patent/CN206282337U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种脉冲神经电路，该脉冲神经电路包括：脉冲产生电路和膜电位重赋值电路；脉冲产生电路，通过运算跨导放大器，与运算跨导放大器连接的电流绝对值电路、电流镜、用于模拟膜电位的第一电容Cv和用于模拟膜恢复电位的第二电容Cu，被构造为用于模拟神经脉冲振荡；与脉冲产生电路连接的膜电位重赋值电路，通过运算跨导放大器实现的电压比较器，开关电路，被构造为用于膜电位重赋值。本实用新型可以使电路实现更简单，提高电路集成度，并在低电压低功耗条件下更好的模拟分段线性化Izhikevich模型。

Description

脉冲神经电路
技术领域
本实用新型涉及人工神经网络技术领域，尤其涉及脉冲神经电路。
背景技术
在人工神经网络领域，脉冲神经网络的模拟与实现在近年来引起了人们的广泛关注。针对生理上神经脉冲的主要特征，人们提出了许多不同的模型来进行拟合，如I&F模型、Izhikevich模型和H-H模型等等，而Izhikevich模型由于能更高效、更简单地实现精确的神经脉冲的模拟，成为了最常用的模型之一。在神经系统的实现方面，VLSI可利用电子元件和电路来模拟神经行为，成为了计算神经科学的一种主要实现方式。这其中，模拟集成电路由于具有更高效、更低功耗等优势，成为了脉冲神经电路设计的主流。为更好地实现Izhikevich模型的脉冲神经电路设计，人们提出了一种分段线性化的Izhikevich模型，分段线性的改进可以使Izhikevich模型的实现电路更加简单、准确。
所谓分段线性化的Izhikevich模型，是指采用分段描述来替代Izhikevich模型中的平方项，其表达式为：
当ν≥vth时，
其中，ν表示膜电位，u表示膜恢复电位，I表示输入电流，k1、k2、k3、a、b为常数；vth为膜电位阈值，当膜电位超过膜电位阈值，则ν和u被重新赋值；c、d为常数，选择不同的c、d值可得到不同模式的神经脉冲模式。
目前Izhikevich模型的脉冲神经电路主要实现方案有：(1)采用MOS管饱和区的平方特性来模拟Izhikevich模型的表达式。参见文献Jayawan H B Wijekoon,PiotrDudek.Compact silicon neuron circuit with spiking and burstingbehavior.Neural Netw[J].Neural Networks,2008,21(2-3):524-34。(2)采用tau-cell结构以全电流信号的方式模拟Izhikevich模型的表达式。参见文献Van Schaik A,Jin C T,McEwan A L,et al.A log-domain implementation of the Izhikevich neuron model[C].ISCAS.2010:4253-4256。(3)采用CCII和二极管组合的方式实现分段线性化的Izhikevich模型。参见文献Sharifipoor O,Ahmadi A.An analog implementation ofbiologically plausible neurons using CCII building blocks[J].Neural Networksthe Official Journal of the International Neural Network Society,2012,36C(8):129-135。
上述实现方案的问题在于：如上述方案(1)采用饱和区工作的MOS管会消耗较大的电源电压，使得功耗较大，很难构成大规模神经网络；此外，MOS管饱和区尽管能够出现平方项，但该方案下构成的电路所实现的表达式与Izhikevich模型的表达式仍有很大差别。方案(2)中全电流形式构成的电路是将Izhikevich模型中的变量全部转换为电流，只是满足了转换后的数学表达式中的关系，然而实际的神经脉冲是由离子电流的注入而引起的变化的膜电位，也即Izhikevich模型所要模拟的是电压与电流之间的转化关系；此外该电路中用到了很多的偏置电流，会增加电路实现的难度。方案(3)采用CCII和二极管组合的方式实现分段线性化的Izhikevich模型，实现理论简单，但由于采用了二极管，该电路难以集成；同时，为保证CCII电路正常工作采用双电源供电，供电方式复杂且电源电压较高。
实用新型内容
本实用新型实施例提供一种脉冲神经电路，用以使电路实现更简单，提高电路集成度，并在低电压低功耗条件下更好的模拟分段线性化Izhikevich模型，该脉冲神经电路包括脉冲产生电路和膜电位重赋值电路；
脉冲产生电路，通过运算跨导放大器，与运算跨导放大器连接的电流绝对值电路、电流镜、用于模拟膜电位的第一电容Cv和用于模拟膜恢复电位的第二电容Cu，被构造为用于模拟神经脉冲振荡；
与脉冲产生电路连接的膜电位重赋值电路，通过运算跨导放大器实现的电压比较器，开关电路，被构造为用于膜电位重赋值。
本实用新型实施例的脉冲神经电路基于分段线性化Izhikevich模型，采用运算跨导放大器、电流绝对值电路和电流镜等简单电路模块的组合，得到多种神经脉冲模式，相对于现有方案电路的实现更简单，且采用电流绝对值电路可以间接实现电压的绝对值运算，相对于现有方案去掉了二极管，使得电路更易集成；采用电压与电流相结合的方式，可以更好的模拟实际中离子电流与膜电位之间的关系，相对于现有方案电路实现功能与模型中的表达式更相近；并且可以实现低电压工作下的甚低功耗设计，满足神经电路大规模的设计需求。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本实用新型实施例中脉冲神经电路的具体实例图；
图2为本实用新型实施例中OTA电路结构的一个具体实例图；
图3为本实用新型实施例中OTA电路结构的另一具体实例图；
图4为本实用新型实施例中电流绝对值电路的一个具体实例图；
图5为本实用新型实施例中电流镜的一个具体实例图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本实用新型实施例做进一步详细说明。在此，本实用新型的示意性实施例及其说明用于解释本实用新型，但并不作为对本实用新型的限定。
为了使电路实现更简单，提高电路集成度，并在低电压低功耗条件下更好的模拟分段线性化Izhikevich模型，本实用新型实施例提供一种脉冲神经电路，该脉冲神经电路基于分段线性化Izhikevich模型，根据由Izhikevich模型演变得到的分段线性化表达式，采用运算跨导放大器、电流绝对值电路和电流镜等简单模块的组合，得到了具有多种神经脉冲方式的电路，该电路容易集成，可以实现低电压工作下的甚低功耗设计，满足神经电路大规模的设计需求。
具体实施时，本实用新型实施例采用脉冲产生电路与膜电位重赋值电路相结合的方式实现分段线性化Izhikevich模型的脉冲神经电路。脉冲产生电路，通过运算跨导放大器，与运算跨导放大器连接的电流绝对值电路、电流镜、用于模拟膜电位的第一电容Cv和用于模拟膜恢复电位的第二电容Cu，被构造为用于模拟神经脉冲振荡；与脉冲产生电路连接的膜电位重赋值电路，通过运算跨导放大器实现的电压比较器，开关电路，被构造为用于膜电位重赋值。
下面结合图1的示例说明本实用新型实施例的脉冲神经电路的具体实施。当然，本领域技术人员容易理解，图1所示的具体电路结构仅为实现本实用新型实施例脉冲神经电路的一个具体实例，在具体实施时完全可以将电路中的部分或全部结构单元进行变形，例如可以通过增加或增少晶体管来实现相同的功能，进一步的，比如对于电流绝对值电路、电流镜、电压比较器或开关电路进行具体结构上的重新设计，而保持电路的实现原理相同。
如图1所示，在本例中该脉冲神经电路可以包括脉冲产生电路和膜电位重赋值电路；
脉冲产生电路包括：第一运算跨导放大器OTA1，第二运算跨导放大器OTA2，第三运算跨导放大器OTA3；
第一运算跨导放大器OTA1正电压输入端连接第二运算跨导放大器OTA2正电压输入端和第一电容Cv正极；第一运算跨导放大器OTA1负电压输入端接入第一电压k′1；第一运算跨导放大器OTA1输出端连接电流绝对值电路输入端；第二运算跨导放大器OTA2正电压输入端连接电流镜第一输入端；第二运算跨导放大器OTA2负电压输入端与输出端短接；第二运算跨导放大器OTA2输出端连接第三运算跨导放大器OTA3正电压输入端和第二电容Cu正极；第三运算跨导放大器OTA3负电压输入端接入第二电压k′3；第三运算跨导放大器OTA3输出端连接电流镜第二输入端；第一电容Cv正极接入输入电流I，负极接地；第二电容Cu负极接地；电流绝对值电路输出端连接第一电容Cv正极；
膜电位重赋值电路包括：作为电压比较器的第四运算跨导放大器OTA4，作为开关电路的第一PMOS器件PMOS1和第一NMOS器件NMOS1；
第四运算跨导放大器OTA4正电压输入端连接第一电容Cv正极和第一NMOS器件NMOS1漏极；第四运算跨导放大器OTA4负电压输入端接入第三电压Vth；第四运算跨导放大器OTA4正电流输出端连接第一NMOS器件NMOS1栅极；第四运算跨导放大器OTA4负电流输出端连接第一PMOS器件PMOS1栅极；第一PMOS器件PMOS1源极接入第四电压d；第一PMOS器件PMOS1漏极连接第二电容Cu正极；第一NMOS器件NMOS1源极接入第五电压c。
在图1中，电流镜第二输入端的输入电流标记为I2，电流镜第一输入端的输入电流标记为I3，由电流绝对值电路输出端信号线提供至第二电容Cu正极的电流标记为I1。
由图1可知，流经第一电容Cv和第二电容Cu的电流可分别表示为：
其中v、u分别为第一电容Cv和第二电容Cu两端电压，ν表示膜电位，u表示膜恢复电位。gm1表示第一运算跨导放大器OTA1对应的跨导，gm2表示第二运算跨导放大器OTA2对应的跨导，gm3表示第三运算跨导放大器OTA3对应的跨导。对(3)式和(4)式进行简化可得到：
k4、k5为常数。对比(5)式、(6)式与(1)式可看出，脉冲产生电路可以较为精确的得到分段线性化Izhikevich模型中的神经脉冲振荡。
在膜电位重赋值电路中，第四运算跨导放大器OTA4为电压比较器，第一PMOS器件PMOS1和第一NMOS器件NMOS1为开关电路。当v上升时，由于电压比较器和开关速度的限制，v会大于第三电压vth并达到vdd，其中第三电压vth为膜电位阈值，此时会使得第一NMOS器件NMOS1导通，v置为第五电压c；而当选择合适的第一PMOS器件PMOS1尺寸时，由于其导通时间很短，u不会完全置为第四电压d，而会使得受第四电压d控制的部分电荷转移到第二电容Cu上，从而近似的实现了膜电位的重赋值，即式(2)所完成的功能。
在本实用新型实施例中，第一运算跨导放大器OTA1，第二运算跨导放大器OTA2，第三运算跨导放大器OTA3，第四运算跨导放大器OTA4可以有多种实现方式。图2为本实用新型实施例中OTA电路结构的一个具体实例图，如图2所示，本例中OTA电路采用由五个MOS管构成的结构，在该结构中：
第二NMOS器件NMOS2源极连接第三NMOS器件NMOS3源极，并接地；第二NMOS器件NMOS2栅极连接第三NMOS器件NMOS3栅极，并与第二NMOS器件NMOS2漏极短接；第二NMOS器件NMOS2漏极连接第二PMOS器件PMOS2漏极，并作为负电流输出端；
第三NMOS器件NMOS3漏极连接第三PMOS器件PMOS3漏极，并作为正电流输出端；
第二PMOS器件PMOS2栅极作为正电压输入端；第二PMOS器件PMOS2源极连接第三PMOS器件PMOS3源极和第四PMOS器件PMOS4漏极；
第三PMOS器件PMOS3栅极作为负电压输入端；
第四PMOS器件PMOS4栅极接入第六电压vb；第四PMOS器件PMOS4源极接入输入电压vdd。
又如，采用输入管为NMOS的OTA，依然可以实现电路功能。图3为本实用新型实施例中OTA电路结构的另一具体实例图，如图3所示，本例中OTA电路采用由五个MOS管构成的结构，在该结构中：
第十二NMOS器件NMOS12源极连接第十三NMOS器件NMOS13源极和第十四NMOS器件NMOS14漏极；第十二NMOS器件NMOS12栅极作为正电压输入端；第十二NMOS器件NMOS12漏极连接第七PMOS器件PMOS7漏极，并作为负电流输出端；
第十三NMOS器件NMOS13栅极作为负电压输入端；第十三NMOS器件NMOS13漏极连接第八PMOS器件PMOS8漏极，并作为正电流输出端；
第十四NMOS器件NMOS14源极接地；第十四NMOS器件NMOS14栅极接第六电压vb；
第七PMOS器件PMOS7漏极与栅极短接；第七PMOS器件PMOS7栅极连接第八PMOS器件PMOS8栅极；第七PMOS器件PMOS7源极连接第八PMOS器件PMOS8源极，并接入输入电压vdd。
在具体的实例中，例如在图2或图3所示实例中，第一运算跨导放大器OTA1、第二运算跨导放大器OTA2和第三运算跨导放大器OTA3采用同相单端输出方式；第四运算跨导放大器OTA4采用双端输出方式。
实施时电流绝对值电路也可以有多种实现方式。图4为本实用新型实施例中电流绝对值电路的一个具体实例图，如图4所示，本例中电流绝对值电路采用如下结构：
第四NMOS器件NMOS4漏极连接恒流源输出端；第四NMOS器件NMOS4栅极连接第五NMOS器件NMOS5栅极；第四NMOS器件NMOS4源极连接第八NMOS器件NMOS8漏极；图4中恒流源电流标记为IB；
第五NMOS器件NMOS5源极连接第六NMOS器件NMOS6漏极，并作为电流绝对值电路输入端，图4中输入电流标记为Ii；第五NMOS器件NMOS5漏极连接第五PMOS器件PMOS5漏极和第七NMOS器件NMOS7漏极；
第六NMOS器件NMOS6漏极与栅极短接；第六NMOS器件NMOS6栅极连接第七NMOS器件NMOS7栅极；第六NMOS器件NMOS6源极连接第七NMOS器件NMOS7源极，并接地；
第八NMOS器件NMOS8漏极与栅极短接；第八NMOS器件NMOS8栅极连接第九NMOS器件NMOS9栅极；第八NMOS器件NMOS8源极连接第九NMOS器件NMOS9源极，并接地；
第九NMOS器件NMOS9漏极连接第六PMOS器件PMOS6漏极，并作为电流绝对值电路输出端，图4中输出电流标记为Io；
第六PMOS器件PMOS6栅极连接第五PMOS器件PMOS5栅极；第六PMOS器件PMOS6源极连接第五PMOS器件PMOS5源极和恒流源输入端，并接入输入电压vdd；
第五PMOS器件PMOS5栅极与漏极短接。
不论输入电流为正为负，电流绝对值电路均可得到正向的输出电流。
实施时电流镜也可以有多种实现方式，例如采用基本电流镜结构，或是采用威尔逊电流镜结构，又或是采用级联电流镜结构均可。图5为本实用新型实施例中电流镜的一个具体实例图，如图5所示，本例中电流镜采用基本电流镜结构，由NMOS管构成，其中：
第十NMOS器件NMOS10源极连接第十一NMOS器件NMOS11源极，并接地；第十NMOS器件NMOS10栅极连接第十一NMOS器件NMOS11栅极；第十NMOS器件NMOS10漏极与栅极短接，并作为电流镜第一输入端，图5中输入电流镜第一输入端的电流标记为Ii；
第十一NMOS器件NMOS11漏极作为电流镜第二输入端，图5中输入电流镜第二输入端的电流标记为Io。
实施例中脉冲神经电路工作在亚阈值区域，可以使功耗和电源电压大大降低。
综上所述，本实用新型实施例的脉冲神经电路具备如下优点：
1、结构方面：本实用新型实施例采用简单电路模块组合的方式，实现了一种基于分段线性化Izhikevich模型的脉冲神经电路，结构简单。
2、功耗方面：脉冲神经电路工作在亚阈区，电源电压和工作电流很低，大大降低了功耗，更适合在构建大规模神经网络中应用。
3、精确性方面：简单模块的组合使得电路实现的函数功能与分段线性化Izhikevich模型的函数表达式更加相似，模拟的神经脉冲更加精确。
4、集成方面：采用电流绝对值电路可以间接实现电压绝对值的运算，相对于现有技术去掉了二极管，且在单电源下即可正常工作，使得电路更易集成。
以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种脉冲神经电路，其特征在于，包括脉冲产生电路和膜电位重赋值电路；
脉冲产生电路，通过运算跨导放大器，与运算跨导放大器连接的电流绝对值电路、电流镜、用于模拟膜电位的第一电容Cv和用于模拟膜恢复电位的第二电容Cu，被构造为用于模拟神经脉冲振荡；
与脉冲产生电路连接的膜电位重赋值电路，通过运算跨导放大器实现的电压比较器，开关电路，被构造为用于膜电位重赋值。
2.如权利要求1所述的脉冲神经电路，其特征在于，脉冲产生电路包括：第一运算跨导放大器OTA1，第二运算跨导放大器OTA2，第三运算跨导放大器OTA3；
第一运算跨导放大器OTA1正电压输入端连接第二运算跨导放大器OTA2正电压输入端和第一电容Cv正极；第一运算跨导放大器OTA1负电压输入端接入第一电压k1'；第一运算跨导放大器OTA1输出端连接电流绝对值电路输入端；第二运算跨导放大器OTA2正电压输入端连接电流镜第一输入端；第二运算跨导放大器OTA2负电压输入端与输出端短接；第二运算跨导放大器OTA2输出端连接第三运算跨导放大器OTA3正电压输入端和第二电容Cu正极；第三运算跨导放大器OTA3负电压输入端接入第二电压k3'；第三运算跨导放大器OTA3输出端连接电流镜第二输入端；第一电容Cv正极接入输入电流I，负极接地；第二电容Cu负极接地；电流绝对值电路输出端连接第一电容Cv正极；
膜电位重赋值电路包括：第四运算跨导放大器OTA4，第一PMOS器件PMOS1，第一NMOS器件NMOS1；
第四运算跨导放大器OTA4正电压输入端连接第一电容Cv正极和第一NMOS器件NMOS1漏极；第四运算跨导放大器OTA4负电压输入端接入第三电压vth；第四运算跨导放大器OTA4正电流输出端连接第一NMOS器件NMOS1栅极；第四运算跨导放大器OTA4负电流输出端连接第一PMOS器件PMOS1栅极；第一PMOS器件PMOS1源极接入第四电压d；第一PMOS器件PMOS1漏极连接第二电容Cu正极；第一NMOS器件NMOS1源极接入第五电压c。
3.如权利要求2所述的脉冲神经电路，其特征在于，第一运算跨导放大器OTA1，第二运算跨导放大器OTA2，第三运算跨导放大器OTA3，第四运算跨导放大器OTA4采用由五个MOS管构成的结构，在该结构中：
第二NMOS器件NMOS2源极连接第三NMOS器件NMOS3源极，并接地；第二NMOS器件NMOS2栅极连接第三NMOS器件NMOS3栅极，并与第二NMOS器件NMOS2漏极短接；第二NMOS器件NMOS2漏极连接第二PMOS器件PMOS2漏极，并作为负电流输出端；
第三NMOS器件NMOS3漏极连接第三PMOS器件PMOS3漏极，并作为正电流输出端；
第二PMOS器件PMOS2栅极作为正电压输入端；第二PMOS器件PMOS2源极连接第三PMOS器件PMOS3源极和第四PMOS器件PMOS4漏极；
第三PMOS器件PMOS3栅极作为负电压输入端；
第四PMOS器件PMOS4栅极接入第六电压vb；第四PMOS器件PMOS4源极接入输入电压vdd。
4.如权利要求2所述的脉冲神经电路，其特征在于，第一运算跨导放大器OTA1，第二运算跨导放大器OTA2，第三运算跨导放大器OTA3，第四运算跨导放大器OTA4采用由五个MOS管构成的结构，在该结构中：
第十二NMOS器件NMOS12源极连接第十三NMOS器件NMOS13源极和第十四NMOS器件NMOS14漏极；第十二NMOS器件NMOS12栅极作为正电压输入端；第十二NMOS器件NMOS12漏极连接第七PMOS器件PMOS7漏极，并作为负电流输出端；
第十三NMOS器件NMOS13栅极作为负电压输入端；第十三NMOS器件NMOS13漏极连接第八PMOS器件PMOS8漏极，并作为正电流输出端；
第十四NMOS器件NMOS14源极接地；第十四NMOS器件NMOS14栅极接第六电压vb；
第七PMOS器件PMOS7漏极与栅极短接；第七PMOS器件PMOS7栅极连接第八PMOS器件PMOS8栅极；第七PMOS器件PMOS7源极连接第八PMOS器件PMOS8源极，并接入输入电压vdd。
5.如权利要求3或4所述的脉冲神经电路，其特征在于，第一运算跨导放大器OTA1、第二运算跨导放大器OTA2和第三运算跨导放大器OTA3采用同相单端输出方式；第四运算跨导放大器OTA4采用双端输出方式。
6.如权利要求1所述的脉冲神经电路，其特征在于，电流绝对值电路采用如下结构：
第四NMOS器件NMOS4漏极连接恒流源输出端；第四NMOS器件NMOS4栅极连接第五NMOS器件NMOS5栅极；第四NMOS器件NMOS4源极连接第八NMOS器件 NMOS8漏极；
第五NMOS器件NMOS5源极连接第六NMOS器件NMOS6漏极，并作为电流绝对值电路输入端；第五NMOS器件NMOS5漏极连接第五PMOS器件PMOS5漏极和第七NMOS器件NMOS7漏极；
第六NMOS器件NMOS6漏极与栅极短接；第六NMOS器件NMOS6栅极连接第七NMOS器件NMOS7栅极；第六NMOS器件NMOS6源极连接第七NMOS器件NMOS7源极，并接地；
第八NMOS器件NMOS8漏极与栅极短接；第八NMOS器件NMOS8栅极连接第九NMOS器件NMOS9栅极；第八NMOS器件NMOS8源极连接第九NMOS器件NMOS9源极，并接地；
第九NMOS器件NMOS9漏极连接第六PMOS器件PMOS6漏极，并作为电流绝对值电路输出端；
第六PMOS器件PMOS6栅极连接第五PMOS器件PMOS5栅极；第六PMOS器件PMOS6源极连接第五PMOS器件PMOS5源极和恒流源输入端，并接入输入电压vdd；
第五PMOS器件PMOS5栅极与漏极短接。
7.如权利要求1所述的脉冲神经电路，其特征在于，电流镜采用由NMOS管构成，并采用如下结构：
第十NMOS器件NMOS10源极连接第十一NMOS器件NMOS11源极，并接地；第十NMOS器件NMOS10栅极连接第十一NMOS器件NMOS11栅极；第十NMOS器件NMOS10漏极与栅极短接，并作为电流镜第一输入端；
第十一NMOS器件NMOS11漏极作为电流镜第二输入端。
8.如权利要求1所述的脉冲神经电路，其特征在于，电流镜采用威尔逊电流镜结构。
9.如权利要求1所述的脉冲神经电路，其特征在于，电流镜采用级联电流镜结构。
10.如权利要求1所述的脉冲神经电路，其特征在于，所述脉冲神经电路工作在亚阈值区域。
CN201621133450.9U 2016-10-18 2016-10-18 脉冲神经电路 Active CN206282337U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621133450.9U CN206282337U (zh) 2016-10-18 2016-10-18 脉冲神经电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621133450.9U CN206282337U (zh) 2016-10-18 2016-10-18 脉冲神经电路

Publications (1)

Publication Number Publication Date
CN206282337U true CN206282337U (zh) 2017-06-27

Family

ID=59085489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621133450.9U Active CN206282337U (zh) 2016-10-18 2016-10-18 脉冲神经电路

Country Status (1)

Country Link
CN (1) CN206282337U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106447038A (zh) * 2016-10-18 2017-02-22 中国科学院深圳先进技术研究院 脉冲神经电路
WO2018072066A1 (zh) * 2016-10-18 2018-04-26 中国科学院深圳先进技术研究院 脉冲神经电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106447038A (zh) * 2016-10-18 2017-02-22 中国科学院深圳先进技术研究院 脉冲神经电路
WO2018072066A1 (zh) * 2016-10-18 2018-04-26 中国科学院深圳先进技术研究院 脉冲神经电路
CN106447038B (zh) * 2016-10-18 2023-05-26 中国科学院深圳先进技术研究院 脉冲神经电路

Similar Documents

Publication Publication Date Title
CN106202796B (zh) 一种通用记忆器件模拟器
CN106815636A (zh) 一种基于忆阻器的神经元电路
CN206282337U (zh) 脉冲神经电路
CN206147706U (zh) 神经元电路
CN105099181B (zh) 一种用于buck变换器的导通时间产生电路
CN105991094A (zh) 加法放大器及其方法
CN105787291B (zh) 一种模拟实现Morris‑Lecar神经元模型的电路
CN102929842A (zh) 基于fpaa的可重构矢量-矩阵乘法器设计方法
CN203012570U (zh) 电阻校准电路
CN103346780A (zh) Mos管与单电子晶体管混合结构的可复用逻辑门
CN103236918A (zh) 一种蔡氏混沌电路的负阻等效方法
CN105450210A (zh) 基于数字电位器的忆阻器仿真器电路
CN206042010U (zh) 网格多翼混沌电路
CN205354662U (zh) 一种基于Memristor/MOSFET的可编程电路
CN205622620U (zh) 一种实现与非、或非门逻辑的忆阻器电路
CN106447038A (zh) 脉冲神经电路
CN106250983B (zh) 神经元电路
WO2018072066A1 (zh) 脉冲神经电路
CN110311676A (zh) 一种采用开关电流技术的物联网视觉系统和数据处理方法
CN205622621U (zh) 一种基于忆阻器与mos管的异或门逻辑电路
CN105551520A (zh) 一种基于Memristor/MOSFET的可编程电路及其实现方法
CN209471392U (zh) 一种低压降高输出电阻镜像电流源电路
CN107506525A (zh) 一种忆感器的构建方法及其应用
CN204102401U (zh) 一种用于模拟忆阻元件的实验装置
Gao et al. Memristor-based logic gate circuit

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant