CN105450210A - 基于数字电位器的忆阻器仿真器电路 - Google Patents

Abstract

本发明公开了一种基于数字电位器的忆阻器仿真器电路。本发明根据HP实验室TiO2忆阻器的数学模型，对数学模型进行离散分析，获得了忆阻器数学模型的离散模型，根据所得出的离散数学模型，利用控制电路和数字电位器实现惠普实验室忆阻器模型。本发明提供的忆阻器仿真器包括数字电位器、高品质的仪表差分放大器、单片机。在无法获得纳米尺度单个孤立忆阻器器件的情况下，本发明提供的忆阻器仿真器可代替实际TiO2忆阻器进行忆阻器相关电路的设计与实验，也可用于其他需要忆阻器的领域。

Description

基于数字电位器的忆阻器仿真器电路

技术领域

本发明属于新型电路器件领域，涉及一种基于数字电位器的忆阻器仿真器电路。

背景技术

忆阻器是一种具有记忆性的非线性电阻，也称为记忆电阻，它是继电阻、电容和电感之后的第四种电路元件。忆阻器最早由Chua在1971年提出，但直到2008年才由美国惠普实验室发现了一种实际忆阻器的存在，即TiO2忆阻器。忆阻器具有记忆性、突触特性和纳米尺度，在非易失性存储器、神经网络等领域有极大的应用潜力。但由于纳米技术的实现困难和高成本，忆阻器目前还未作为一个实际的元件走向市场，设计一种忆阻器仿真器并用其替代实际忆阻器进行实验和应用研究具有重要意义；即使忆阻器商用化以后，也是以大规模集成电路的形式存在，难有单独分离的纳米级忆阻器可以利用，因此利用忆阻器仿真器代替实际的TiO2忆阻器进行应用电路设计将具有长远的意义与价值。

目前虽已报导了一些惠普TiO2忆阻器仿真器电路，但大多只符合忆阻器的滞回特性，却没有记忆性。少数具有记忆性的仿真器，其记忆时间较短，难以精确模拟实际忆阻器的非遗失性记忆特性。因此，设计与实现既满足滞回特性、又满足非遗失记忆特性的忆阻器仿真器，对研究实际惠普TiO2忆阻器的特性及其应用具有重要意义。

发明内容

本发明针对现有技术的不足，提供了一种基于数字电位器的忆阻器仿真器电路，利用一个新的硬件电路实现了具有记忆功能的TiO2忆阻器的端口伏安特性。

本发明解决技术问题所采取的技术方案如下：实现忆阻器特性的仿真器，本发明包括采用电阻、电流采样电路，电流补偿电路，MCU微控制器和数字电位器组成。采样电阻与数字电位器串联，其两端分别连接输入端(P1、P2)；电流采样电路与采样电阻两端相连，获取流经采样电阻的电流值；电流补偿电路两端分别与电流采样电路、MCU微控制器的AD接口相连；MCU微控制器的IO管脚与数字电位器相连，用于控制数字电位器的电阻变化。

优选的，采样电阻R1一端与输入端P2相连，另一端与数字电位器芯片(X9C102)的引脚5相连。

优选的，电路采样电路由芯片(AD620)与电阻R2组成。其芯片输入引脚2、3分别与采样电阻R1相连，输出引脚6与电流补偿电路电阻R3相连。其1、8引脚通过电阻R2相连，第4引脚接电源-VCC，第7引脚接电源VCC，第5引脚接地。

优选的，电流补偿电路由芯片(TL082)、电阻R3、R4、R5、R6、R7组成。其输出引脚1，通过电阻R4与引脚2相连，通过电阻5与引脚6相连，通过电阻R4、R7与电源VCC相连。引脚2通过电阻R3与芯片(AD620)引脚6相连。引脚3与引脚5接地。引脚4接电源-VCC，引脚8接电源VCC。引脚6通过电阻R6与引脚7、MCU微控制器(STC12C2052AD)引脚19相连，通过电阻R5与引脚1相连。引脚7与MCU微控制器(STC12C2052AD)引脚19相连。

优选的，MCU微控制器采用STC12C2052AD芯片，与电阻R8、电容C1、C2、C2，晶振Osc组成最小控制系统。其引脚1通过电阻R8接地，通过电容C1与电源+5V相连。引脚4通过晶振Osc与引脚5相连。引脚4，5分别通过电容C2、C3接地。引脚7与数字电位器芯片(X9C102)的引脚2相连，引脚8与数字电位器芯片(X9C102)的引脚1相连。引脚20与电源+5V相连。引脚2、3、6、9、10、11、12、13、14、15、16、17、18、19悬空。

优选的，数字电位器采用芯片X9C102。其引脚3悬空，引脚4与引脚7接地。引脚5与电阻R1相连，引脚6与输入端P1相连。引脚8与电源+5V相连。

本发明利用模拟电路实现TiO2忆阻器伏安特性，本发明利用集成运算电路实现忆阻器特性中的相应运算，其中，集成运算放大器主要用以实现电压跟随、电压反相放大和电流的积分运算，模拟乘法器用以实现电流积分与电流的乘积。本发明设计了一种能够实现TiO2忆阻器伏安特性的仿真器，其结构简单，在目前及将来无法获得纳米级单个孤立忆阻器器件的情况下，可代替实际TiO2忆阻器实现与忆阻器相关的电路设计、实验及应用，对忆阻器的特性和应用研究具有重要的意义。

本发明设计的忆阻器仿真器，采用数字电位器，微控制器和高品质的仪表差分放大器，使得忆阻器仿真器两输入端的电流相等，具有非遗失的记忆功能，更加符合实际忆阻器的特性。该模拟电路结构简单，调试方便，稳定性好，能够很好地模拟忆阻器端口特性。

附图说明

图1本发明的忆阻器仿真器电路结构图。

图2本发明的电路原理图。

具体实施方式

下面结合附图对本发明更进一步的详细说明。

HP实验室TiO2忆阻器的基本特性方程为：

$\left\{\begin{array}{c}u\left(t\right)=M\left(t\right)i\left(t\right)=\[R_{on}\frac{w\left(t\right)}{D}+R_{off}(1-\frac{w\left(t\right)}{D})\]i\left(t\right)\\ \frac{dw\left(t\right)}{dt}={\mathrm{\μ}}_v\frac{R_{on}}{D}i\left(t\right)\end{array}\right.---\left(1\right)$

由此推导出以记忆电阻M(t)表示的伏安关系，假设流经忆阻器的电流为i(t)，其端口电压为U(t)，则忆阻器的端口电压与电流关系式为

$U\left(t\right)=M\left(t\right)i\left(t\right)=\[R_{on}\frac{W\left(t\right)}{D}+R_{off}(1-\frac{W\left(t\right)}{D})\]i\left(t\right)---\left(2\right)$

其中：R_on为忆阻器的最小阻值，即W(t)＝D时的忆阻器阻值；R_off为忆阻器的最大饱和阻值，即W(t)＝0时的忆阻器阻值。

在TiO2构建的忆阻器模型中定义

$\frac{dw\left(t\right)}{dt}={\mathrm{\μ}}_v\frac{R_{on}}{D}i\left(t\right)---\left(3\right)$

其中：μ_v称为半导体掺杂离子迁移率，可得

$W\left(t\right)={\∫}_{-\mathrm{\∞}}^t{\mathrm{\μ}}_v\frac{R_{on}}{D}i\left(t\right)dt={\mathrm{\μ}}_v\frac{R_{on}}{D}{\∫}_{-\mathrm{\∞}}^{t}i\left(t\right)dt={\mathrm{\μ}}_v\frac{R_{on}}{D}q\left(t\right)---\left(4\right)$

将(4)式带人(2)式可得

$U\left(t\right)=\[R_{off}-A{\∫}_{-\mathrm{\∞}}^{t}i\left(t\right)dt\]i\left(t\right)---\left(5\right)$

其中：因为R_off>>R_on，故A>0。将公式(5)离散化：

$U\left(t\right)=\[R_{off}-A\underset{n=-\mathrm{\∞}}{\overset{t}{\Σ}}i\left(n\right)\▿t\]i\left(t\right)---\left(6\right)$

可得记忆电阻的阻值表达式

$M\left(t\right)=R_{off}-A\underset{n=-\mathrm{\∞}}{\overset{t}{\Σ}}i\left(n\right)\▿t---\left(7\right)$

本忆阻器仿真器的实现，就是设计一种模拟电路以实现式(7)所描述的运算。

如图1所示，忆阻器仿真器电路由采样电阻，电流采用电路，电流补偿电路，数字电位器，MCU微控制器组成。

如图2所说，P1与P2作为两个输入端，采样电阻R1与数字电位器(X9C102)相串联，因此忆阻器模型中有：

R_off＝R_采样电阻+R_{数字电位器满量程阻值}≈R_{数字电位器满量程阻值}(8)

由于采样电阻与数字电位器串联，通过电流采样电路获得流经采样电阻的电流，即为i(n)。其中n为采样计数，为采样时间间隔。

由于输入端口电流的流向可由P1到P2，也可以由P2到P1，因此AD620采样的结果可为正也可为负，但STC12C2052AD单片机的AD只能识别大于0V的电压值，因此AD620采样后的值需要进过一个电流补偿电路将采样的电流值整体提高到0值以上。STC12C2052AD通过内部集成的AD转换器获取输入端口电流值的大小，并根据该值判断当前电流的流向，如果判断出AB端口电流流向为P1到P2时，可增大数字电位器的阻值；如果判断出输入端口电流流向为P2到P1时，则减小数字电位器的阻值。每次调整电阻器的步进则根据当前采样值跳变的大小进行等比调节。通过程序控制数字电位器实现运算

$M\left(t\right)=R_{off}-A\underset{n=-\mathrm{\∞}}{\overset{t}{\Σ}}i\left(n\right)\▿t$

以此模拟忆阻器的阻值变化。

本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。

Claims (6)

1.基于数字电位器的忆阻器仿真器电路，其特征在于：包括采用电阻、电流采样电路，电流补偿电路，MCU微控制器和数字电位器；采样电阻与数字电位器串联，其两端分别连接输入端（P1、P2）；电流采样电路与采样电阻两端相连，获取流经采样电阻的电流值；电流补偿电路两端分别与电流采样电路、MCU微控制器的AD接口相连；MCU微控制器的IO管脚与数字电位器相连，用于控制数字电位器的电阻变化。

2.根据权利要求1所述的基于数字电位器的忆阻器仿真器电路，其特征在于：采样电阻R1一端与输入端P2相连，另一端与数字电位器芯片（X9C102）的引脚5相连。

3.根据权利要求2所述的基于数字电位器的忆阻器仿真器电路，，其特征在于：电流采样电路由芯片（AD620）与电阻R2组成；芯片输入引脚2、3分别与采样电阻R1相连，输出引脚6与电流补偿电路中的电阻R3相连；其引脚1、8通过电阻R2相连，引脚4接电源-VCC，引脚7接电源VCC，引脚5接地。

4.根据权利要求3所述的基于数字电位器的忆阻器仿真器电路，其特征在于：电流补偿电路由芯片（TL082）、电阻R3、R4、R5、R6、R7组成；其输出引脚1，通过电阻R4与引脚2相连，通过电阻R5与引脚6相连，通过电阻R4、R7与电源VCC相连；引脚3与引脚5接地；引脚4接电源-VCC，引脚8接电源VCC；引脚6通过电阻R6与引脚7、MCU微控制器（STC12C2052AD）引脚19相连，通过电阻R5与引脚1相连；引脚7与MCU微控制器（STC12C2052AD）引脚19相连。

5.根据权利要求4所述的基于数字电位器的忆阻器仿真器电路，其特征在于：MCU微控制器采用STC12C2052AD芯片，与电阻R8、电容C1、C2、C2，晶振Osc组成最小控制系统；其引脚1通过电阻R8接地，通过电容C1与电源+5V相连；引脚4通过晶振Osc与引脚5相连；引脚4，5分别通过电容C2、C3接地；引脚7与数字电位器芯片（X9C102）的引脚2相连，引脚8与数字电位器芯片（X9C102）的引脚1相连；引脚20与电源+5V相连；引脚2、3、6、9、10、11、12、13、14、15、16、17、18、19悬空。

6.根据权利要求5所述的基于数字电位器的忆阻器仿真器电路，其特征在于：数字电位器采用芯片X9C102；其引脚3悬空，引脚4与引脚7接地；引脚5与电阻R1相连，引脚6与输入端P1相连；引脚8与电源+5V相连。