CN115765964A - 一种具有同构调幅功能的三角波忆阻保守信号发生器 - Google Patents

一种具有同构调幅功能的三角波忆阻保守信号发生器 Download PDF

Info

Publication number
CN115765964A
CN115765964A CN202211374810.4A CN202211374810A CN115765964A CN 115765964 A CN115765964 A CN 115765964A CN 202211374810 A CN202211374810 A CN 202211374810A CN 115765964 A CN115765964 A CN 115765964A
Authority
CN
China
Prior art keywords
resistor
memristor
amplifier
operational amplifier
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211374810.4A
Other languages
English (en)
Inventor
杜传红
刘立才
张正平
余世星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anshun University
Original Assignee
Guizhou University
Anshun University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou University, Anshun University filed Critical Guizhou University
Priority to CN202211374810.4A priority Critical patent/CN115765964A/zh
Publication of CN115765964A publication Critical patent/CN115765964A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明涉及一种具有同构调幅功能的三角波忆阻保守信号发生器,包括:建立保守忆阻系统数学模型,基于所述保守忆阻系统数学模型,构建三角波忆阻保守信号发生器;所述三角波忆阻保守信号发生器包括:荷控忆阻器M(Vz);构建所述荷控忆阻器M(Vz)的数学模型,并基于所述荷控忆阻器M(Vz)的数学模型,设计所述荷控忆阻器M(Vz)的等效电路。本发明设计一个由三角波函数构成的新型荷控忆阻器模型和由其构成的保守混沌系统及其信号发生电路,更改系统初始值,且电路具有同构调幅功能。

Description

一种具有同构调幅功能的三角波忆阻保守信号发生器
技术领域
本发明涉及信号发生器电路设计技术领域,特别是涉及一种具有同构调幅功能的三角波忆阻保守信号发生器。
背景技术
同构调幅指的是在改变系统初始值情况下,系统吸引子形状不变,大小改变。信号能够实现自身幅度调制可以大大降低通信过程中的调制费用。保守混沌系统的能量守恒,遍历性更好,复杂度更高,伪随机性更强,更适合应用在混沌加密和保密通信中。1971年,加州大学伯克利分校的华人科学家蔡少棠教授首次提出忆阻器的概念。并在2008年,惠普公司工作人员首次制作出纳米级忆阻器,忆阻器的出现有望在随机存储器、人工神经网络和混沌保密通信领域的应用中发挥积极作用。现有的忆阻器数学模型有绝对值类型,平方项类型等,还没有由三角波函数构成的忆阻器模型,总的种类不到十种,和忆阻器巨大应用前景相比还远不够用。根据忆阻器基本特性,本发明设计了一种新型的由三角波函数构建成的荷控忆阻器模型和其等效模拟器实现电路,同时将这种新型忆阻器构成一种保守系统混沌信号发生器。系统具有同构调幅功能,在一定的参数情况下,改变系统初始值,系统可以实现幅度调制,这为信号发生器应用到通信领域提供很大便利。
现有技术中提供了一种基于模拟电路实现的保守混沌系统,系统散度为零,并且混沌流图具有高度的遍历性,但是该系统没有采用忆阻器进行实现,更没有同构调幅功能,仅仅进行了Matlab数值仿真计算,没有给出电路设计的相图。现有技术中提供了简易三维可调幅混沌信号发生器,介绍了一个输出大小可调控的类LORENZ混沌吸引子电路,信号发生器系统组成不包括忆阻器,该发明利用直流控制项或可变电阻实现吸引子尺度调控,更改直流控制项或系统硬件参数对实现控制来说较为不便,该发明未展示出调幅过程中吸引子形状是否变化,未说明是同构调幅或者是异构调幅。目前,由忆阻器构成的保守混沌信号发生器数量还非常少,现有的忆阻器数学模型和其等效模拟器实现电路数量有限,且很少给出了具体的实现电路。唯一采用忆阻器实现的保守系统,现有技术中提供了一种具有偏移助推行为的忆阻保守混沌信号发生器,提供了一种含有磁控忆阻器的保守混沌系统及电路,该忆阻器是一种带有绝对值的磁控忆阻器,系统具有初始值依赖的线性偏移助推行为,没有同构调幅功能。进一步的,本发明采用常见元器件来实现一种新型基于三角波函数的荷控忆阻器模型及其等效模拟器实现电路。进一步的,本发明基于所设计的三角波函数的荷控忆阻器又设计了保守系统的信号发生器,通过更改系统初始值可以改变变量的幅度,该发生器具有同构调幅功能。
发明内容
本发明的目的为保守系统散度始终为零,系统对参数和初始值更为敏感,更适合应用在混沌保密通信技术中使用,由于系统散度为零,保守系统精度的要求远高于耗散系统,物理实现难度大,现有的保守系统多数停留在数学计算上,很少用具体电路实现并给出结果。在通信领域,混沌信号幅度调制需要附件的设备才能实现,混沌信号若能实现自身幅度调制可以大大降低硬件设计成本,目前还没有能够实现同构调幅功能的保守混沌系统信号发生器。
为实现上述目的,本发明提供了如下方案:
一种具有同构调幅功能的三角波忆阻保守信号发生器,包括:
建立保守忆阻系统数学模型,基于所述保守忆阻系统数学模型,构建三角波忆阻保守信号发生器;
所述三角波忆阻保守信号发生器包括:荷控忆阻器M(Vz);
构建所述荷控忆阻器M(Vz)的数学模型,并基于所述荷控忆阻器M(Vz)的数学模型,设计所述荷控忆阻器M(Vz)的等效电路。
优选地,建立所述保守忆阻系统数学模型的方法为:
Figure BDA0003926163820000031
其中,x,y,z,ω为系统状态变量,a,b为系统参数,f(z)为荷控忆阻器的忆阻函数。
优选地,所述三角波忆阻保守信号发生器还包括:
运放U4、运放U5、运放U6、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电容器C2、电容器C3、电容器C4、乘法器M2、反相器G;
所述电阻R5的一端与所述运放U6的输出端、所述电阻R7的一端相连,所述运放U4的反向输入端与所述电阻R5的另一端、所述电阻R6的一端相连,所述电阻R6的另一端与所述荷控忆阻器M(Vz)输入端的第一节点相连,所述电容C2的两端分别连接运放U4的反向输入端和运放U4的输出端,所述运放U4的输出端还与所述反相器G的一端、所述荷控忆阻器M(Vz)输入端的第二节点相连,所述运放U4的同相输入端接地,所述反相器G的另一端与所述电阻R9的一端相连,所述电阻R7的另一端与所述运放U5的反向输入端相连,所述电容C3的两端分别连接所述运放U5的反向输入端和所述运放U5的输出端,所述运放U5的输出端还与所述电阻R11相连,所述运放U5的同相输入端接地,所述乘法器M2的第一输入端与所述荷控忆阻器M(Vz)输入端的第三节点相连,所述乘法器M2的第二输入端与所述电阻R9的一端、所述反相器G的另一端相连,所述乘法器M2的输出端与所述电阻R8相连,所述电阻R8的另一端与所述运放U6的反向输入端相连,所述电阻R9的另一端与所述运放U6的反向输入端相连;所述荷控忆阻器M(Vz)的输出端与所述电阻R10相连,所述电阻R10的另一端与所述运放U6的反向输入端相连;所述电阻R11的另一端与所述运放U6的反向输入端相连;所述电容C4的两端分别与所述运放U6的反向输入端、所述运放U6的输出端相连,所述运放U6的同相输入端接地;
所述电容器C2、电容器C3、电容器C4用于为起积分作用的电容,同时设定电路的初始值;所述电容器C4还用于对所述初始值进行幅度调制。
优选地,所述反相器G包括:
运放U7、电阻R12和电阻R13
所述运放U4的输出端与所述电阻R12相连,所述电阻R12的另一端与所述运放U7的反向输入端连接,所述电阻R13的两端分别连接所述运放U7的反向输入端和所述运放U7的输出端,所述运放U7的输出端与所述电阻R9的一端相连。
优选地,构建所述荷控忆阻器的数学模型的方法为:
Figure BDA0003926163820000051
其中,u和i分别对应忆阻元件的输出电压和输入电流,z为忆阻内部状态变量,f(z)代表该忆阻器的忆阻函数,z为忆阻内部状态变量。
优选地,获得忆阻器的忆阻函数的方法为:
Figure BDA0003926163820000052
Figure BDA0003926163820000061
其中,Q>0,Q为三角波的变参数,εn∈(0,Q],εn是三角波的相对转折点值,n=±1,±2,…,±K,K为正整数,z为忆阻内部状态变量。
优选地,所述荷控忆阻器的等效电路包括:
荷控忆阻器等效子电路和荷控忆阻器等效外围电路;所述荷控忆阻器等效子电路与所述荷控忆阻器等效外围电路相连接;
所述荷控忆阻器等效子电路包括:
若干个第一荷控忆阻器模块、第二荷控忆阻器模块和若干个开关;
所述第一荷控忆阻器模块与所述开关串联,所述第一荷控忆阻器模块还与所述第二荷控忆阻器模块相连。
优选地,所述第一荷控忆阻器模块包括:
第一放大器、第一电压、第一电阻、第二电阻、第三电阻、开关;
所述第一电压与所述第一放大器的同相输入端相连,所述第一电阻的一端与所述第一放大器的反向输入端、第二电阻的一端相连,所述第二电阻的另一端与所述第一放大器的输出端、所述第三电阻的一端相连,所述第三电阻的另一端与所述开关相连。
优选地,所述第二荷控忆阻器模块包括:
第二放大器、第三放大器、第四放大器、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第二电压、第三电压;
所述第二电压与所述第二放大器的同相输入端相连,所述第四电阻的一端与所述第二放大器的反向输入端、第五电阻的一端相连,所述第五电阻的另一端与所述第二放大器的输出端、所述第六电阻的一端相连,所述第六电阻的另一端与所述第三放大器的反向输入端、所述第七电阻的一端相连,所述第三放大器的同相输入端接地,所述第七电阻的另一端与所述第三放大器的输出端,所述第八电阻的一端与所述第四放大器的输出端、所述第九电阻的一端相连,所述第九电阻的另一端与所述第四放大器的输出端、所述第十电阻的一端相连,所述第十一电阻的一端与所述第一电阻的另一端、所述第四电阻的另一端、所述第八电阻的另一端相连,所述第十一电阻的另一端与所述第六电阻的另一端、所述第十电阻的另一端相连。
优选地,荷控忆阻器等效外围电路包括:
第十二电阻、第十三电阻、第十四电阻、第一电容器、第二乘法器、第五放大器和第六放大器;
所述第二乘法器的第一端口与所述第三放大器的输出端、所述第七电阻的另一端相连,所述第二乘法器的第二端口与所述第十二电阻的一端相连,所述第十二电阻的另一端与所述第五放大器的反向输入端相连,所述第一电容器的两端分别连接所述第五放大器的反向输入端和所述第五放大器的输出端,所述第五放大器的同相输入端接地,所述第十三电阻的一端与所述第五放大器的输出端相连,所述第十三电阻的另一端与所述第十四电阻的一端、所述第六放大器的反向输入端相连,所述第十四电阻的另一端与所述第六放大器的输出端、所述第十一电阻的一端相连;
其中,所述荷控忆阻器M(Vz)输入端的第一节点为所述第六放大器的输出端,所述荷控忆阻器M(Vz)输入端的第二节点为所述第二乘法器的第三端口,所述荷控忆阻器M(Vz)输入端的第三节点为所述第五放大器的输出端,所述荷控忆阻器M(Vz)的输出端为所述第三放大器的输出端。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例的一种具有同构调幅功能的三角波忆阻保守信号发生器中荷控忆阻器M(Vz)等效电路实现组成原理图;
图2为本发明实施例的一种具有同构调幅功能的三角波忆阻保守信号发生器电路组成原理图;
图3为本发明实施例的一种具有同构调幅功能的三角波忆阻保守信号发生器电路中反相器G的实现电路组成原理图;
图4为本发明实施例的一种具有同构调幅功能的三角波忆阻保守信号发生器的荷控忆阻器数学模型;
其中,图4(a)为输入端加2V的正弦电压,频率为1Hz时曲线,图4(b)为是输入端加2V的正弦电压,频率为100Hz时曲线;
图5为本发明实施例的一种具有同构调幅功能的三角波忆阻保守信号发生器电路采用Matlab 2019b软件数值计算得出的相图;
其中,图5(a)为ω01=2.3时在x-y平面的混沌流相图,图5(b)为ω01=2.3时在z-y平面的混沌流相图,图5(c)为ω01=2.7时在x-y平面的混沌流相图,图5(d)为ω01=2.7时在z-y平面的混沌流相图,图5(e)为ω01=3.1时在x-y平面的混沌流相图,图5(f)为ω01=3.1时在z-y平面的混沌流相图;
图6为本发明实施例的一种具有同构调幅功能的三角波忆阻保守信号发生器电路采用PSIM 9.0软件搭建的电路相图;
其中,图6(a)为ω01=2.3时在Vx-Vy平面的混沌流相图,图6(b)为ω01=2.3时在Vz-Vy平面的混沌流相图,图6(c)为ω01=2.7时在Vx-Vy平面的混沌流相图,图6(d)为ω01=2.7时在Vz-Vy平面的混沌流相图,图6(e)为ω01=3.1时在Vx-Vy平面的混沌流相图,图6(f)为ω01=3.1时在Vz-Vy平面的混沌流相图;
图7为本发明实施例的一种具有同构调幅功能的三角波忆阻保守信号发生器电路采用Matlab 2019b软件数值计算得出的相图;
其中,图7(a)为ω02=-3.5时在x-y平面的混沌流相图,图7(b)为ω02=-3.5时在z-y平面的混沌流相图,图7(c)为ω02=-4时在x-y平面的混沌流相图,图7(d)为ω02=-4时在z-y平面的混沌流相图,图7(e)为ω02=-4.5时在x-y平面的混沌流相图,图7(f)为ω02=-4.5时在z-y平面的混沌流相图。
图8为本发明实施例的一种具有同构调幅功能的三角波忆阻保守信号发生器电路采用PSIM 9.0软件搭建的电路相图。
其中,图8(a)为ω02=-3.5时在Vx-Vy平面的混沌流相图,图8(b)为ω02=-3.5时在Vz-Vy平面的混沌流相图,图8(c)为ω02=-4时在Vx-Vy平面的混沌流相图,图8(d)为ω02=-4时在Vz-Vy平面的混沌流相图,图8(e)为ω02=-4.5时在Vx-Vy平面的混沌流相图,图8(f)为ω02=-4.5时在Vz-Vy平面的混沌流相图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例1
一种具有同构调幅功能的三角波忆阻保守信号发生器,包括:
建立保守忆阻系统数学模型,基于所述保守忆阻系统数学模型,构建三角波忆阻保守信号发生器;
所述三角波忆阻保守信号发生器包括:运放U4、运放U5、运放U6、运放U7、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电容器C2、电容器C3、电容器C4、乘法器M2、反相器G和荷控忆阻器M(Vz);
构建所述荷控忆阻器M(Vz)的数学模型,并基于所述荷控忆阻器M(Vz)的数学模型,设计所述荷控忆阻器M(Vz)的等效电路。
所述荷控忆阻器电路包括:
荷控忆阻器等效子电路和荷控忆阻器等效外围电路;荷控忆阻器等效子电路与荷控忆阻器等效外围电路相连接;
所述荷控忆阻器等效子电路包括:
若干个第一荷控忆阻器模块、第二荷控忆阻器模块和若干个开关;
所述第一荷控忆阻器模块与所述开关串联连接,所述第一荷控忆阻器模块还与所述第二荷控忆阻器模块相连。
所述第一荷控忆阻器模块包括:
第一放大器、第一电压、第一电阻、第二电阻、第三电阻、开关;
所述第一电压与所述第一放大器的同相输入端相连,所述第一电阻的一端与所述第一放大器的反向输入端、第二电阻的一端相连,所述第二电阻的另一端与所述第一放大器的输出端、所述第三电阻的一端相连,所述第三电阻的另一端与所述开关相连;
其中,第一放大器为Unm(m=1,2,3,…K)和放大器Upm(m=1,2,3,…K)、第一电压为Enm(m=1,2,3,…K)和Enm(m=1,2,3,…K)、第一电阻为Rsat1、第二电阻为Rsat2、第三电阻为R0,开关Sp(p=2,3,4,…K);
所述第二荷控忆阻器模块包括:
第二放大器、第三放大器、第四放大器、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第二电压、第三电压;
所述第二电压与所述第二放大器的同相输入端相连,所述第四电阻的一端与所述第二放大器的反向输入端、第五电阻的一端相连,所述第五电阻的另一端与所述第二放大器的输出端、所述第六电阻的一端相连,所述第六电阻的另一端与所述第三放大器的反向输入端、所述第七电阻的一端相连,所述第三放大器的同相输入端接地,所述第七电阻的另一端与所述第三放大器的输出端,所述第八电阻的一端与所述第四放大器的输出端、所述第九电阻的一端相连,所述第九电阻的另一端与所述第四放大器的输出端、所述第十电阻的一端相连,所述第十一电阻的一端与所述第一电阻的另一端、所述第四电阻的另一端、所述第八电阻的另一端相连,所述第十一电阻的另一端与所述第六电阻的另一端、所述第十电阻的另一端相连;
第二放大器为放大器Up1、第三放大器为放大器U1、第四放大器为放大器Un1、第四电阻为电阻Rsat1、第五电阻为电阻Rsat2、第六电阻为电阻R0、第七电阻为电阻R1、第八电阻为电阻Rsat1、第九电阻为电阻Rsat2、第十电阻为电阻R0、第十一电阻为电阻Rf、第二电压为电压Ep1、第三电压为电压En1
荷控忆阻器等效外围电路包括:
第十二电阻、第十三电阻、第十四电阻、第一电容器、第二乘法器、第五放大器和第六放大器;
所述第二乘法器的第一端口与所述第三放大器的输出端、所述第七电阻的另一端相连,所述第二乘法器的第二端口与所述第十二电阻的一端相连,所述第十二电阻的另一端与所述第五放大器的反向输入端相连,所述第一电容器的两端分别连接所述第五放大器的反向输入端和所述第五放大器的输出端,所述第五放大器的同相输入端接地,所述第十三电阻的一端与所述第五放大器的输出端相连,所述第十三电阻的另一端与所述第十四电阻的一端、所述第六放大器的反向输入端相连,所述第十四电阻的另一端与所述第六放大器的输出端、所述第十一电阻的一端相连;
其中所述荷控忆阻器M(Vz)有两个端口,一个端口多个引出节点,所述荷控忆阻器M(Vz)输入端的第一节点为所述第六放大器的输出端,所述荷控忆阻器M(Vz)输入端的第二节点为所述第二乘法器的第三端口,所述荷控忆阻器M(Vz)输入端的第三节点为所述第五放大器的输出端,所述荷控忆阻器M(Vz)的输出端为所述第三放大器的输出端;
第十二电阻为电阻R2、第十三电阻为电阻R3、第十四电阻为电阻R4、第一电容器为电容器C1、第五放大器为放大器U2和第六放大器为放大器U3
实施例2
一种具有同构调幅功能的三角波忆阻保守信号发生器,包括以下步骤:
如图1所示,设计由三角波函数构成的荷控忆阻器数学模型为
Figure BDA0003926163820000141
其中u和i分别对应忆阻元件的输出电压和输入电流,z为忆阻内部状态变量,f(z)代表该忆阻器的忆阻函数,设计用三角波函数来实现,其具体数学表达为
Figure BDA0003926163820000142
其中
Figure BDA0003926163820000143
式中Q>0,Q为三角波的变参数,εn∈(0,Q],εn是三角波的相对转折点值,n=±1,±2,…,±K,K为正整数。
如图1所示,设计由三角波函数f(z)组成荷控忆阻器的等效模拟器电路实现M(Vz),其电路组成为:
包括放大器Un1、放大器Up1、放大器Un2、放大器Up2、放大器Unm(m=1,2,3,…K)、放大器Upm(m=1,2,3,…K)、放大器U1、放大器U2、放大器U3、乘法器M1、2K个电阻Rsat1、2K个电阻Rsat2、2K个电阻R0、K-1个双刀单掷开关Sp(p=2,3,4,…K)、电阻R3、电阻R4、电阻R3、电阻R4、电容器C1、同相输入端电压是Enm(m=1,2,3,…K)和Enm(m=1,2,3,…K);
(1)设计三角波函数电路:每两个运放组成一组,共有K组运放,每组运放由一个运放Upm(m=1,2,3,…K)和运放Unm(m=1,2,3,…K)组成,共2K个运放,K组运放中的Upm同相输入端电压是Epm(m=1,2,3,…K),K组运放中的Unm同相输入端电压是Enm(m=1,2,3,…K);2K个电阻Rsat1分别接在2K个运放的反相输入端,2K个电阻Rsat1的另一端同时接电压Vz;2K个电阻Rsat2分别一端接在2K个运放的反相输入端,另一端接在2K个运放的输出端;2K个电阻R0分别接在2K个运放的输出端,每个电阻R0上流过的电流是in(n=1,2,3,…2K),K组运放总的输出电流之和为
Figure BDA0003926163820000151
第一组运放的两个运放输出端电阻R0的另一端连接,K组运放中从第二组开始,每组的两个运放输出端电阻R0同时接一双刀单掷开关Sp(p=2,3,4,…K)的一端,双刀单掷开关Sp同时开启或同时关闭,双刀单掷开关Sp用来控制产生三角波函数的个数,最大是K组三角波;
2K个运放中,任意一个运放的输出电压Vmxo
Figure BDA0003926163820000152
其中sgn是符号函数,Vz是运放反相输入电压,同时Vz是忆阻函数的状态变量,Vmsat是第m个运放饱和输入电压的临界值,Vsat是运放的饱和电压,Vmsat是第m个运放输入临界饱和电压,Vmsat表达式为
Figure BDA0003926163820000161
其中Rsat1是接在2K个运放的反相输入端的电阻,Rsat2是接在2K个运放的反相输入端和输出端的电阻;
式中Vmol是第m个运放线性输出电压,Vmol表达式为
Figure BDA0003926163820000162
其中Em是2K个运放的同相输入端电压,Em=Epm或Em=Enm
2K个运放中,每个电阻R0上流过的电流是in(n=1,2,3,…2K)为
Figure BDA0003926163820000163
2K个电阻R0的总电流是
Figure BDA0003926163820000164
流过电阻R1上的电流
Figure BDA0003926163820000165
则有
Figure BDA0003926163820000166
(2)设计三角波函数组成忆阻函数的其余部分电路:电压Vz同时连接电阻Rf,电阻Rf的另一端连接运放U1反相输入端,if为电阻Rf上流过的电流,运放U1的同相输入端接地,电阻R1一端接在运放U1反相输入端,电阻R1另一端接在运放U1的输出端,it为电阻R1上流过的电流,k-1个双刀单掷开关Sn的另一端共同连接运放U1的反相输入端,运放U1的输出端电压为忆阻函数为M(Vz);
(3)由忆阻函数实现电路设计等效模拟器电路实现M(Vz):电阻R2的一端接流过忆阻器的电流是iω,电阻R2的另一端连接运放U2的反相输入端,电容C1的两端分别连接运放U2的反相输入端和运放U2的输出端;电阻R3的两端分别连接运放U2的输出端和运放U3的反相输入端,电阻R4的两端分别连接运放U3的反相输入端和运放U3的输出端;U3的输出端同时连接忆阻函数中的电压Vz,运放U2的输出端电压是-Vz,运放U2和运放U3的同相输入端接地;运放U1输出端连接乘法器M1的一个输入端;乘法器M1的输出端是忆阻器端电压信号Vx,电流iω接乘法器M1的另一个输入端。
得到忆阻器电路模型
Figure BDA0003926163820000171
对比电路模型(8)和数学模型(2)可得参数对应关系为
Figure BDA0003926163820000172
Figure BDA0003926163820000173
优选地,电路参数取值:
电阻Rf=1kΩ,电阻R0=13.5kΩ,电阻R1=1kΩ,电阻R2=10kΩ,电阻R3=R4=10kΩ,电阻Rsat1=1kΩ,电阻Rsat2=200kΩ,电容C1=1μF;Epm=Enm=1V;
3.设计由三角波函数组成忆阻函数构成的保守忆阻混沌信号发生器:
(1)设计保守忆阻系统的数学模型
Figure BDA0003926163820000181
其中x,y,z,ω为系统状态变量,a,b为系统参数,当a=1.275,b=1,初始值(-0.2,-0.2,0.2,0.2),系统李雅普诺夫指数为:LE1=0.3236,LE2=-0.5690,LE3=-0.0211,LE4=0.2665,系统李雅普诺夫指数和为零,说明系统(9)是保守的。
对式(9)进行变量代换,令
Figure BDA0003926163820000182
其中RC为电路时间常数,Vx=x,Vy=y,Vz=z,Vω=ω,则可得
Figure BDA0003926163820000183
令R5=R6=R9=R10=R11=R,C2=C3=C4=C,式(10)变为
Figure BDA0003926163820000191
其中g2为模拟乘法器M2的增益,g2=1。令式(9)中a=1.275,b=1,对照式(9)和(10)可得得
Figure BDA0003926163820000192
当R5=R6=R9=R10=R11=R=10kΩ,R7=7.84kΩ,R8=10kΩ,C2=C3=C4=33nF,|Vsat|=13.5V,Rsat2=200kΩ,Rsat1=1kΩ时,可得
Figure BDA0003926163820000193
Figure BDA0003926163820000194
如图2所示,设计保守忆阻系统的电路发生器电路,其电路组成为:
该电路组成包括运放U4、运放U5、运放U6、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电容器C2、电容器C3、电容器C4、反相器G和荷控忆阻器M(Vz)组成;
有四个变量信号,分别是Vx、Vy、Vz和Vω;-Vω连接电阻R5,电阻R5的另一端连接运放U4的反向输入端,Vz连接电阻R6,电阻R6的另一端连接运放U4的反向输入端,电容C2的两端分别连接运放U4的反向输入端和运放U4的输出端,运放U4的输出端为Vx,运放U4的输出端同时连接反相器G,反相器G的输出信号是-Vx
-Vz连接乘法器M2的一个输入端,乘法器M2的输出端连接电阻R8,电阻R8的另一端连接运放U6的反向输入端;-Vx连接乘法器M2的另一个输入端,-Vx同时连接电阻R9,电阻R9的另一端连接运放U6的反向输入端;Vx同时连接荷控忆阻器M(Vz),M(Vz)的另一端连接电阻R10,电阻R10的另一端连接运放U6的反向输入端;-Vy连接电阻R11,电阻R11的另一端连接运放U6的反向输入端;电容C4的两端分别连接运放U6的反向输入端和运放U6的输出端,运放U6的输出端为-Vω;运放U4、运放U5和运放U6的同相输入端接地;
如图3所示,反相器G的实现电路其电路组成包括:运放U7、电阻R12和电阻R13,具体地,Vx连接电阻R12,电阻R12的另一端连接运放U7的反向输入端,电阻R13的两端分别连接运放U7的反向输入端和运放U7的输出端,运放U7的输出端为-Vx
如图4所示,出了本发明的一种具有同构调幅功能的三角波忆阻保守信号发生器的荷控忆阻器数学模型(1)使用Matlab 2019b软件数值计算得出的电压-电流曲线图,采用ode45算法解方程,仿真步长0.01,其中图4(a)是输入端加2V的正弦电压,频率为1Hz时曲线,图4(b)是输入端加2V的正弦电压,频率为100Hz时曲线,图4显示了在周期正弦信号作用下,系统的电压-电流曲线图是关于原点奇对称的斜体“8”字形,并且随着输入正弦信号频率的增加,忆阻器电压-电流曲线面积缩小,这符合忆阻器特性,说明荷控忆阻器数学模型(1)设计的正确性。
如图5所示,示出了本发明的一种具有同构调幅功能的三角波忆阻保守信号发生器系统数学模型(9)的数值计算相图曲线,采用Matlab 2019b软件,采用ode45算法解方程,仿真步长0.01,设定系统参数a=1.275,b=1,初始值(-1,0,0,ω01),其中图5(a)是ω01=2.3时在x-y平面的混沌流相图,图5(b)是ω01=2.3时在z-y平面的混沌流相图,图5(c)是ω01=2.7时在x-y平面的混沌流相图,图5(d)是ω01=2.7时在z-y平面的混沌流相图,图5(e)是ω01=3.1时在x-y平面的混沌流相图,图5(f)是ω01=3.1时在z-y平面的混沌流相图,这些混沌流相图证明系统改变初始值ω01的大小,能够实现在变量x、变量y和变量z方向的幅度控制,具体地,随着初始值ω01的增大,变量的幅度增大,并且在幅度变化的过程中,吸引子形状相同,系统具有同构调幅功能。
如图6所示,示出了本发明的一种具有同构调幅功能的三角波忆阻保守信号发生器电路采用PSIM 9.0软件搭建电路的相图,设定系统参数a=1.275,b=1,初始值(-1,0,0,ω01),此时图2电路组成原理图中的R7=7.84kΩ,R8=10kΩ,其中图6(a)是ω01=2.3时在Vx-Vy平面的混沌流相图,图6(b)是ω01=2.3时在Vz-Vy平面的混沌流相图,图6(c)是ω01=2.7时在Vx-Vy平面的混沌流相图,图6(d)是ω01=2.7时在Vz-Vy平面的混沌流相图,图6(e)是ω01=3.1时在Vx-Vy平面的混沌流相图,图6(f)是ω01=3.1时在Vz-Vy平面的混沌流相图,从电路观测的相图可以看出,随着初始值ω01的增大,变量x、变量y和变量z方向的幅度增大,并且在幅度变化的过程中,吸引子形状相同,系统具有同构调幅功能,这些混沌流相图证明系统处于混沌状态且与图5采用Matlab 2019b软件数值计算得到的结果一致,证明电路原理图1、电路原理图2和电路原理图3设计的正确性。
如图7所示,本发明的一种具有同构调幅功能的三角波忆阻保守信号发生器电路采用Matlab 2019b软件数值计算得出的相图,采用ode45算法解方程,仿真步长0.01,设定系统参数a=1.275,b=1,初始值(-0.2,-0.2,0.2,ω02),其中图7(a)是ω02=-3.5时在x-y平面的混沌流相图,图7(b)是ω02=-3.5时在z-y平面的混沌流相图,图7(c)是ω02=-4时在x-y平面的混沌流相图,图7(d)是ω02=-4时在z-y平面的混沌流相图,图7(e)是ω02=-4.5时在x-y平面的混沌流相图,图7(f)是ω02=-4.5时在z-y平面的混沌流相图,这些混沌流相图证明系统改变初始值|ω02|的大小,能够实现在变量x、变量y和变量z方向的幅度控制,具体地,随着初始值|ω02|的增大,变量的幅度增大,并且在幅度变化的过程中,吸引子形状相同,系统具有同构调幅功能。
如图8所示,是本发明的一种具有同构调幅功能的三角波忆阻保守信号发生器电路采用PSIM 9.0软件搭建的电路相图,设定系统参数a=1.275,b=1,初始值(-0.2,-0.2,0.2,ω02),此时电路参数R7=7.84kΩ,R8=10kΩ,其中图8(a)是ω02=-3.5时在Vx-Vy平面的混沌流相图,图8(b)是ω02=-3.5时在Vz-Vy平面的混沌流相图,图8(c)是ω02=-4时在Vx-Vy平面的混沌流相图,图8(d)是ω02=-4时在Vz-Vy平面的混沌流相图,图8(e)是ω02=-4.5时在Vx-Vy平面的混沌流相图,图8(f)是ω02=-4.5时在Vz-Vy平面的混沌流相图,从电路观测的相图可以看出,随着初始值|ω02|的增大,变量x、变量y和变量z方向的幅度增大,并且在幅度变化的过程中,吸引子形状相同,系统具有同构调幅功能,这些混沌流相图证明系统处于混沌状态且与图7采用Matlab 2019b软件数值计算得到的结果一致,证明电路原理图1、电路原理图2和电路原理图3设计的正确性。
以上所述的实施例仅是对本发明优选方式进行的描述,并非对本发明的范围进行限定,在不脱离本发明设计精神的前提下,本领域普通技术人员对本发明的技术方案做出的各种变形和改进,均应落入本发明权利要求书确定的保护范围内。

Claims (10)

1.一种具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,包括:
建立保守忆阻系统数学模型,基于所述保守忆阻系统数学模型,构建三角波忆阻保守信号发生器;
所述三角波忆阻保守信号发生器包括:荷控忆阻器M(Vz);
构建所述荷控忆阻器M(Vz)的数学模型,并基于所述荷控忆阻器M(Vz)的数学模型,设计所述荷控忆阻器M(Vz)的等效电路。
2.根据权利要求1所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,建立所述保守忆阻系统数学模型的方法为:
Figure FDA0003926163810000011
其中,x,y,z,ω为系统状态变量,a,b为系统参数,f(z)为荷控忆阻器的忆阻函数。
3.根据权利要求1所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,所述三角波忆阻保守信号发生器还包括:
运放U4、运放U5、运放U6、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电容器C2、电容器C3、电容器C4、乘法器M2、反相器G;
所述电阻R5的一端与所述运放U6的输出端、所述电阻R7的一端相连,所述运放U4的反向输入端与所述电阻R5的另一端、所述电阻R6的一端相连,所述电阻R6的另一端与所述荷控忆阻器M(Vz)输入端的第一节点相连,所述电容C2的两端分别连接运放U4的反向输入端和运放U4的输出端,所述运放U4的输出端还与所述反相器G的一端、所述荷控忆阻器M(Vz)输入端的第二节点相连,所述运放U4的同相输入端接地,所述反相器G的另一端与所述电阻R9的一端相连,所述电阻R7的另一端与所述运放U5的反向输入端相连,所述电容C3的两端分别连接所述运放U5的反向输入端和所述运放U5的输出端,所述运放U5的输出端还与所述电阻R11相连,所述运放U5的同相输入端接地,所述乘法器M2的第一输入端与所述荷控忆阻器M(Vz)输入端的第三节点相连,所述乘法器M2的第二输入端与所述电阻R9的一端、所述反相器G的另一端相连,所述乘法器M2的输出端与所述电阻R8相连,所述电阻R8的另一端与所述运放U6的反向输入端相连,所述电阻R9的另一端与所述运放U6的反向输入端相连;所述荷控忆阻器M(Vz)的输出端与所述电阻R10相连,所述电阻R10的另一端与所述运放U6的反向输入端相连;所述电阻R11的另一端与所述运放U6的反向输入端相连;所述电容C4的两端分别与所述运放U6的反向输入端、所述运放U6的输出端相连,所述运放U6的同相输入端接地;
所述电容器C2、电容器C3、电容器C4用于为起积分作用的电容,同时设定电路的初始值;所述电容器C4还用于对所述初始值进行幅度调制。
4.根据权利要求3所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,所述反相器G包括:
运放U7、电阻R12和电阻R13
所述运放U4的输出端与所述电阻R12相连,所述电阻R12的另一端与所述运放U7的反向输入端连接,所述电阻R13的两端分别连接所述运放U7的反向输入端和所述运放U7的输出端,所述运放U7的输出端与所述电阻R9的一端相连。
5.根据权利要求1所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,构建所述荷控忆阻器的数学模型的方法为:
Figure FDA0003926163810000031
其中,u和i分别对应忆阻元件的输出电压和输入电流,z为忆阻内部状态变量,f(z)代表该忆阻器的忆阻函数,z为忆阻内部状态变量。
6.根据权利要求5所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,获得忆阻器的忆阻函数的方法为:
Figure FDA0003926163810000032
Figure FDA0003926163810000041
其中,Q>0,Q为三角波的变参数,εn∈(0,Q],εn是三角波的相对转折点值,n=±1,±2,…,±K,K为正整数,z为忆阻内部状态变量。
7.根据权利要求1所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,所述荷控忆阻器的等效电路包括:
荷控忆阻器等效子电路和荷控忆阻器等效外围电路;所述荷控忆阻器等效子电路与所述荷控忆阻器等效外围电路相连接;
所述荷控忆阻器等效子电路包括:
若干个第一荷控忆阻器模块、第二荷控忆阻器模块和若干个开关;
所述第一荷控忆阻器模块与所述开关串联,所述第一荷控忆阻器模块还与所述第二荷控忆阻器模块相连。
8.根据权利要求7所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,所述第一荷控忆阻器模块包括:
第一放大器、第一电压、第一电阻、第二电阻、第三电阻、开关;
所述第一电压与所述第一放大器的同相输入端相连,所述第一电阻的一端与所述第一放大器的反向输入端、第二电阻的一端相连,所述第二电阻的另一端与所述第一放大器的输出端、所述第三电阻的一端相连,所述第三电阻的另一端与所述开关相连。
9.根据权利要求8所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,所述第二荷控忆阻器模块包括:
第二放大器、第三放大器、第四放大器、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第二电压、第三电压;
所述第二电压与所述第二放大器的同相输入端相连,所述第四电阻的一端与所述第二放大器的反向输入端、第五电阻的一端相连,所述第五电阻的另一端与所述第二放大器的输出端、所述第六电阻的一端相连,所述第六电阻的另一端与所述第三放大器的反向输入端、所述第七电阻的一端相连,所述第三放大器的同相输入端接地,所述第七电阻的另一端与所述第三放大器的输出端,所述第八电阻的一端与所述第四放大器的输出端、所述第九电阻的一端相连,所述第九电阻的另一端与所述第四放大器的输出端、所述第十电阻的一端相连,所述第十一电阻的一端与所述第一电阻的另一端、所述第四电阻的另一端、所述第八电阻的另一端相连,所述第十一电阻的另一端与所述第六电阻的另一端、所述第十电阻的另一端相连。
10.根据权利要求9所述的具有同构调幅功能的三角波忆阻保守信号发生器,其特征在于,荷控忆阻器等效外围电路包括:
第十二电阻、第十三电阻、第十四电阻、第一电容器、第二乘法器、第五放大器和第六放大器;
所述第二乘法器的第一端口与所述第三放大器的输出端、所述第七电阻的另一端相连,所述第二乘法器的第二端口与所述第十二电阻的一端相连,所述第十二电阻的另一端与所述第五放大器的反向输入端相连,所述第一电容器的两端分别连接所述第五放大器的反向输入端和所述第五放大器的输出端,所述第五放大器的同相输入端接地,所述第十三电阻的一端与所述第五放大器的输出端相连,所述第十三电阻的另一端与所述第十四电阻的一端、所述第六放大器的反向输入端相连,所述第十四电阻的另一端与所述第六放大器的输出端、所述第十一电阻的一端相连;
其中,所述荷控忆阻器M(Vz)输入端的第一节点为所述第六放大器的输出端,所述荷控忆阻器M(Vz)输入端的第二节点为所述第二乘法器的第三端口,所述荷控忆阻器M(Vz)输入端的第三节点为所述第五放大器的输出端,所述荷控忆阻器M(Vz)的输出端为所述第三放大器的输出端。
CN202211374810.4A 2022-11-04 2022-11-04 一种具有同构调幅功能的三角波忆阻保守信号发生器 Pending CN115765964A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211374810.4A CN115765964A (zh) 2022-11-04 2022-11-04 一种具有同构调幅功能的三角波忆阻保守信号发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211374810.4A CN115765964A (zh) 2022-11-04 2022-11-04 一种具有同构调幅功能的三角波忆阻保守信号发生器

Publications (1)

Publication Number Publication Date
CN115765964A true CN115765964A (zh) 2023-03-07

Family

ID=85356260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211374810.4A Pending CN115765964A (zh) 2022-11-04 2022-11-04 一种具有同构调幅功能的三角波忆阻保守信号发生器

Country Status (1)

Country Link
CN (1) CN115765964A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707495A (zh) * 2023-07-12 2023-09-05 湖南师范大学 一种基于忆阻器的频率和幅值可调三角波发生电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707495A (zh) * 2023-07-12 2023-09-05 湖南师范大学 一种基于忆阻器的频率和幅值可调三角波发生电路
CN116707495B (zh) * 2023-07-12 2024-03-26 湖南师范大学 一种基于忆阻器的频率和幅值可调三角波发生电路

Similar Documents

Publication Publication Date Title
Bao et al. Hidden extreme multistability in memristive hyperchaotic system
Said et al. Three fractional-order-capacitors-based oscillators with controllable phase and frequency
Cam et al. A new floating memristance simulator circuit based on second generation current conveyor
Lu et al. Experimental verification of multidirectional multiscroll chaotic attractors
Raj et al. Flux-controlled memristor emulator and its experimental results
Sah et al. Charge controlled meminductor emulator
Kennedy et al. Hysteresis in electronic circuits: A circuit theorist's perspective
Li et al. Realization of current-mode SC-CNN-based Chua’s circuit
CN111859837B (zh) 基于压控忆阻器的隐藏吸引子混沌系统及电路
Liu et al. Novel floating and grounded memory interface circuits for constructing mem-elements and their applications
CN115765964A (zh) 一种具有同构调幅功能的三角波忆阻保守信号发生器
Varrientos et al. A 4-D chaotic oscillator based on a differential hysteresis comparator
Pandey et al. Current controlled differential difference current conveyor transconductance amplifier and its application as wave active filter
CN105530083A (zh) 一种基于文氏桥振荡器的压控型忆阻混沌电路
Brandstetter et al. Second order low-pass and high-pass filter designs using method of synthetic immitance elements
CN112884141A (zh) 一种忆阻耦合Hindmarsh-Rose神经元电路
Bhardwaj et al. Floating memristor and inverse memristor emulation configurations with electronic/resistance controllability
Aggarwal et al. New memristor-less, resistor-less, two-OTA based grounded and floating meminductor emulators and their applications in chaotic oscillators
Ren et al. Infinitely Many Coexisting Attractors and Scrolls in a Fractional-Order Discrete Neuron Map
Hezayyin et al. Inverse memrsitor emulator active Realizations
CN111404660B (zh) 一种四阶忆阻混沌信号源电路
Srivastava et al. A new configuration for simulating passive elements in floating state employing VDCCs and grounded passive elements
Bhardwaj et al. VDTA and DO-CCII based incremental/decremental floating memductance/meminductance simulator: A novel realization
CN108090308B (zh) 一种基于hp忆阻器与电容器的基本单元混沌电路
CN113054947B (zh) 一种ReLU型忆阻模拟器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Liu Licai

Inventor after: Du Chuanhong

Inventor after: Zhang Zhengping

Inventor after: Yu Shixing

Inventor before: Du Chuanhong

Inventor before: Liu Licai

Inventor before: Zhang Zhengping

Inventor before: Yu Shixing

CB03 Change of inventor or designer information
TA01 Transfer of patent application right

Effective date of registration: 20240202

Address after: No. 25, Xueyuan Road, Development Zone, Anshun City, Guizhou Province, 561099

Applicant after: ANSHUN University

Country or region after: China

Address before: No.2708, south section of Huaxi Avenue, Huaxi District, Guiyang City, Guizhou Province

Applicant before: Guizhou University

Country or region before: China

Applicant before: ANSHUN University

TA01 Transfer of patent application right