CN108319797A - 一种分数阶忆阻器的等效电路 - Google Patents
一种分数阶忆阻器的等效电路 Download PDFInfo
- Publication number
- CN108319797A CN108319797A CN201810193950.9A CN201810193950A CN108319797A CN 108319797 A CN108319797 A CN 108319797A CN 201810193950 A CN201810193950 A CN 201810193950A CN 108319797 A CN108319797 A CN 108319797A
- Authority
- CN
- China
- Prior art keywords
- terminal
- resistance
- fractional order
- operational amplifier
- connections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
本发明具体涉及一种分数阶忆阻器的等效电路。其技术方案是：分数阶忆阻器的等效电路的输入电流i(t)通过第二电阻(1)、电流传输器(2)、第一电阻(3)的作用后得到电流传输器(2)的输出电压Vo1，再经过压控移相器(6)移相和经过频率/电压转换器(21)检测输入信号的频率。第三加法器(11)的输出电压VD2经过模拟反相器(12)的作用后得到电流传输器(2)的输入电压VI2；引入的分数阶忆阻器阶次的控制信号α＇用来改变分数阶忆阻器的阶次，引入的分数阶忆阻器状态变量初始值的控制信号x0＇用来改变分数阶忆阻器状态变量的初始值。本发明不仅能够精确模拟分数阶忆阻器的电气特性且精度高，此外分数阶阶次和分数阶忆阻器状态变量初始值调整方便并易于控制。
Description
技术领域
本发明属于忆阻器的等效电路技术领域。具体涉及一种分数阶忆阻器的等效电路。
背景技术
1971年，蔡少棠教授从电路基本理论完备性方面推测应该还存在一种表征电荷和磁通关系的基本电路元件-----忆阻器。但是，他的猜想一直没有得到证实，直到2008年，Strukov等HP实验室的研究人员，成功制作出了忆阻器的实物(Strukov D B,Snider G S,Stewart D R,eta1.The missing memristor found[J].Nature,2008,453(7191):80-83.)，才证实了蔡教授的猜想，从而使得基本电路元件增加到了四个，电路设计及应用又出现了一个全新的研究空间。由于忆阻器一直没有出现过商品化的产品，限制了忆阻器的应用研究。因此，研究人员只能通过忆阻器模型或等效电路来分析忆阻器的电气特性。
2013年4月，王光义等人发明了“一种忆阻器等效模拟电路”(CN103219983B)，随后，他们又发明了“一种忆阻器等效电路的构建方法”(CN103294872B)。几乎在同时，杨汝等人也发明了“荷控忆阻器的一种双端有源等效电路”(CN203206207U)。这些发明都是根据忆阻器的模型公式用电阻、电容、运算放大器等常规电子元器件实现的忆阻器的简易模拟电路。在具体实践中，由于设计问题以及电容、运放等器件并非理想器件而存在的放电、漏电等问题，不能反映真实的积分值，因此，不能准确模拟忆阻器的电路特性。刘海军、徐晖等人发明了“一种基于光耦的忆阻器可编程等效电路”(CN103995200B)。该电路是一种有源的数字电路，可以比较准确地模拟忆阻器的电气特性。2017年陈艳峰、谭斌冠等人又提出了“一种基于倍压整流电路实现的忆阻器等效电路”(CN206893303U)，该电路仅使用了二极管和电容，结构简单易实现，所用电路元件少、成本低和能够模拟各种功率的忆阻器，特别是大功率的忆阻器。
上述这些忆阻器的等效电路都是模拟整数阶忆阻器的。而实际物理系统在本质上是分数阶的，整数阶微积分难以准确地描述实际的物理系统，应用分数阶微积分理论建立的模型可以更好地描述分数阶的系统(张艳珠.分数阶微积分理论及其应用研究[D].[博士论文]东北大学,2008,7-34.)。在处理电路与系统中的非线性问题，特别是分析忆阻器等记忆元件的非线性特性时，分数阶微积分将会成为一种新的工具。
2017年，Rashad S H,Hamed E M,Fouda M E提出了一种电流控制分数阶忆阻器模拟电路(Rashad S H,Hamed E M,Fouda M E,et al.On the analysis of current-controlled fractional-order memristor emulator[C]//International Conferenceon Modern Circuits and Systems Technologies.IEEE,2017:1-4.)，该电路主要由两个第二代电流传输器(CCII)和分数阶电容器构成。对于不同的分数阶阶次，分数阶忆阻器电路中的电阻大小和电容大小需要匹配，因此，当分数阶忆阻器的阶次变化时，需要人为地改变分数阶忆阻器电路中很多的电阻和电容，才能得到该阶次的分数阶忆阻器模拟电路，这很不方便，并不适用于分数阶阶次连续可调的忆阻器的电路设计。另外，该分数阶忆阻器模拟电路是通过逼近的方法得到的，这也会影响分数阶忆阻器的精度。
发明内容
本发明旨在克服现有技术的缺陷，目的是提供一种能够精确模拟分数阶忆阻器的电气特性且精度高的分数阶忆阻器的等效电路，该等效电路的分数阶阶次和分数阶忆阻器状态变量初始值调整方便并易于控制。
为实现上述发明目的，本发明采用的技术方案是：
所述分数阶忆阻器的等效电路的两端分别设有分数阶忆阻器的等效电路的端子A和分数阶忆阻器的等效电路的端子GND，分数阶忆阻器阶次的控制信号α＇加在分数阶忆阻器的等效电路的端子B与分数阶忆阻器的等效电路的端子GND之间，分数阶忆阻器状态变量初始值的控制信号x0＇加在分数阶忆阻器的等效电路的端子C与分数阶忆阻器的等效电路的端子GND之间。
所述分数阶忆阻器的等效电路的端子A和第二电阻的端子R21连接，第二电阻的端子R22和电流传输器的端子E1-连接，电流传输器的端子E1i和第一电阻的端子R12连接；电流传输器的端子E1o分别与第一乘法器的端子M0、压控移相器的端子第三加法器的端子B2、第五乘法器的端子M4、减法器的端子T1和频率/电压转换器的端子Fi连接。
第一乘法器的端子N0和第一运算模块的端子T12连接，第一乘法器的端子P0分别与第一加法器的端子A0和第三乘法器的端子M2连接；第一加法器的端子B0和第三乘法器的端子P2连接，第一加法器的端子D0和第四乘法器的端子M3连接，第四乘法器的端子N3和压控移相器的端子连接，第四乘法器的端子P3和放大模块的端子K11连接，放大模块的端子K12和第二加法器的端子A1连接。
第二加法器的端子B1和减法器的端子C1连接，减法器的端子S1和第五乘法器的端子P4连接，第五乘法器的端子N4和第六乘法器的端子P5连接；第二加法器的端子D1和第七乘法器的端子M6连接，第七乘法器的端子N6和第二运算模块的端子T22连接；第七乘法器的端子P6和第三加法器的端子A2连接，第三加法器的端子D2和模拟反相器的端子I1连接，模拟反相器的端子I2和电流传输器的端子E1+连接。
频率/电压转换器的端子Vo和第三运算模块的端子T31连接，第三运算模块的端子T32和第二乘法器的端子M1连接；第二乘法器的端子P1和第三乘法器的端子N2连接。
所述分数阶忆阻器的等效电路的端子GND和第一电阻的端子R11连接。
所述分数阶忆阻器的等效电路的端子B分别与第一运算模块的端子T11、第二乘法器的端子N1、压控移相器的端子第六乘法器的端子N5和第二运算模块的端子T21连接。
所述分数阶忆阻器的等效电路的端子C和第六乘法器的端子M5连接。
所述分数阶忆阻器的等效电路的忆阻值Rm：
式(1)中：R1表示第一电阻的电阻值；
R2表示第二电阻的电阻值；
I表示输入电流i(t)的幅值；
f表示输入电流i(t)的频率值；
t表示以秒为单位的时间值；
T1表示第一运算模块的电压输出值；
T2表示第二运算模块的电压输出值；
T3表示第三运算模块的电压输出值；
K1表示放大模块的电压放大倍数；
α表示分数阶忆阻器的分数阶阶次，所述分数阶阶次等于分数阶忆阻器阶次的控制信号α＇的电压值；
x0表示分数阶忆阻器状态变量的初始值，所述状态变量的初始值等于分数阶忆阻器状态变量初始值的控制信号x0＇的电压值。
所述第一运算模块由第一电压源、第三电阻、第四电阻、第一运算放大器、第六电阻和第五电阻组成。
第五电阻的端子R52分别与第一运算放大器的端子V1-和第六电阻的端子R61连接；第一电压源的端子U1和第三电阻的端子R31连接，第三电阻的端子R32分别与第一运算放大器的端子V1+和第四电阻的端子R41连接，第四电阻的端子R42和分数阶忆阻器的等效电路的端子GND连接。
所述第一运算模块的两端分别设有端子T11和端子T12，第五电阻的端子R51和第一运算模块的端子T11连接，第一运算放大器的端子V1o和第六电阻的端子R62与第一运算模块的端子T12连接。
所述第二运算模块由第二电压源、第七电阻、第八电阻、第二运算放大器、第十电阻和第九电阻组成。
第九电阻的端子R92分别与第二运算放大器的端子V2-和第十电阻的端子R101连接；第二电压源的端子U2和第七电阻的端子R71连接，第七电阻的端子R72分别与第二运算放大器的端子V2+和第八电阻的端子R81连接，第八电阻的端子R82和分数阶忆阻器的等效电路的端子GND连接。
所述第二运算模块的两端分别设有端子T21和端子T22，第九电阻的端子R91和第二运算模块的端子T21连接，第二运算放大器的端子V2o和第十电阻的端子R102与第二运算模块的端子T22连接。
所述第三运算模块由第三电压源、第十一电阻、第十二电阻、第十五电阻、第十六电阻、第四运算放大器、第三运算放大器、第十四电阻和第十三电阻组成。
第十一电阻的端子R112分别与第三运算放大器的端子V3+和第十二电阻的端子R121连接；第三电压源的端子U3和第十三电阻的端子R131连接，第十三电阻的端子R132分别与第三运算放大器的端子V3-和第十四电阻的端子R141连接；第三运算放大器的端子V3o和第十四电阻的端子R142与第十五电阻的端子R151连接；第十五电阻的端子R152分别与第四运算放大器的端子V4-和第十六电阻的端子R161连接；第四运算放大器的端子V4+和第十二电阻的端子R122与分数阶忆阻器的等效电路的端子GND连接。
所述第三运算模块的两端分别设有端子T31和端子T32，第十一电阻的端子R111和第三运算模块的端子T31连接，第十六电阻的端子R162和第四运算放大器的端子V4o与第三运算模块的端子T32连接。
所述放大模块由第十七电阻、第十八电阻、第十九电阻、第二十电阻、第六运算放大器和第五运算放大器组成。
第十七电阻的端子R172分别与第五运算放大器的端子V5-和第十八电阻的端子R181连接；第五运算放大器的端子V5o和第十八电阻的端子R182与第十九电阻的端子R191连接，第十九电阻的端子R192分别与第六运算放大器的端子V6-和第二十电阻的端子R201连接；第五运算放大器的端子V5+和第六运算放大器的端子V6+分别与分数阶忆阻器的等效电路的端子GND连接。
所述放大模块的两端分别设有端子K11和端子K12，第十七电阻的端子R171和放大模块的端子K11连接，第六运算放大器的端子V6o和第二十电阻的端子R202与放大模块的端子K12连接。
所述模拟反相器由第二十一电阻、第二十二电阻和第七运算放大器组成。
第二十一电阻的端子R212分别与第七运算放大器的端子V7-和第二十二电阻的端子R221连接，第七运算放大器的端子V7+和分数阶忆阻器的等效电路的端子GND连接。
所述模拟反相器的两端分别设有端子I1和端子I2，第二十一电阻的端子R211和模拟反相器的端子I1连接，第七运算放大器的端子V7o和第二十二电阻的端子R222与模拟反相器的端子I2连接。
所述压控移相器由第一结型场效应晶体管、第一电容、第二十三电阻、第二十四电阻、第八运算放大器、第二十六电阻、第二十五电阻、第二结型场效应晶体管和第二电容组成。
第一结型场效应晶体管的端子G12分别与第一电容的端子C11和第二十三电阻的端子R231连接；第二电容的端子C22分别与第二结型场效应晶体管的端子G21和第二十五电阻的端子R251连接；第二十三电阻的端子R232分别与第八运算放大器的端子V8+和第二十四电阻的端子R241连接；第二十五电阻的端子R252分别与第八运算放大器的端子V8-和第二十六电阻的端子R261连接。
所述分数阶忆阻器的等效电路的端子GND分别与第一电容的端子C12、第二结型场效应晶体管的端子G22和第二十四电阻的端子R242连接。
所述压控移相器分别设有端子端子和端子第一结型场效应晶体管的端子G11和第二电容的端子C21与压控移相器的端子连接，第一结型场效应晶体管的端子G13和第二结型场效应晶体管的端子G23与压控移相器的端子连接，第八运算放大器的端子V8o和第二十六电阻的端子R262与压控移相器的端子连接。
由于采用上述技术方案，本发明与现有技术相比具有如下积极效果：
本发明的输入电流i(t)通过第二电阻、电流传输器、第一电阻的作用后得到电流传输器的输出电压Vo1，再经过压控移相器移相和经过频率/电压转换器检测输入信号的频率。同时电流传输器的输出电压Vo1经过第一乘法器、第三加法器、减法器、第五乘法器和第一运算模块、第三运算模块、第二乘法器、第三乘法器、第一加法器、第四乘法器、放大模块、第二加法器、第六乘法器、第二运算模块、第七乘法器、模拟反相器构成的运算电路后得到电流传输器的输入电压VI2，能精确模拟分数阶忆阻器的电气特性。
本发明引入分数阶忆阻器阶次的控制信号α＇，使得分数阶忆阻器的阶次随着分数阶忆阻器阶次的控制信号α＇的改变而改变，从而改变了分数阶忆阻器的电气特性，这样就使得本发明能方便地模拟分数阶忆阻器在不同阶次时的电气特性，而且阶次的调整只需通过改变分数阶忆阻器阶次的控制信号α＇的大小就可以完成，分数阶阶次调整方便、易于控制。
本发明引入分数阶忆阻器状态变量初始值的控制信号x0＇，使得分数阶忆阻器状态变量的初始值随着分数阶忆阻器状态变量初始值的控制信号x0＇的改变而改变，从而改变了分数阶忆阻器的电气特性。分数阶忆阻器状态变量初始值的调整只需改变分数阶忆阻器状态变量初始值的控制信号x0＇的大小就可以完成，分数阶忆阻器状态变量初始值调整方便、易于控制。
本发明采用的电阻、电容、分数阶忆阻器阶次的控制信号α＇和分数阶忆阻器状态变量初始值的控制信号x0＇均具有很高的精度，并且能准确地检测输入信号的频率，精度高。
因此，本发明不仅能够精确模拟分数阶忆阻器的电气特性且精度高，此外分数阶阶次和分数阶忆阻器状态变量初始值调整方便并易于控制。
附图说明
图1是本发明的一种结构示意图；
图2是图1中的第一运算模块19的结构示意图；
图3是图1中的第二运算模块13的结构示意图；
图4是图1中的第三运算模块20的结构示意图；
图5是图1中的放大模块8的结构示意图；
图6是图1中的模拟反相器12的结构示意图；
图7是图1中的压控移相器6的结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步的描述，并非对本发明保护范围的限制。
实施例1
一种分数阶忆阻器的等效电路。如图1所示，所述分数阶忆阻器的等效电路的两端分别设有分数阶忆阻器的等效电路的端子A和分数阶忆阻器的等效电路的端子GND，分数阶忆阻器阶次的控制信号α＇加在分数阶忆阻器的等效电路的端子B与分数阶忆阻器的等效电路的端子GND之间，分数阶忆阻器状态变量初始值的控制信号x0＇加在分数阶忆阻器的等效电路的端子C与分数阶忆阻器的等效电路的端子GND之间。
所述分数阶忆阻器的等效电路的端子A和第二电阻1的端子R21连接，第二电阻1的端子R22和电流传输器2的端子E1-连接，电流传输器2的端子E1i和第一电阻3的端子R12连接；电流传输器2的端子E1o分别与第一乘法器4的端子M0、压控移相器6的端子第三加法器11的端子B2、第五乘法器15的端子M4、减法器14的端子T1和频率/电压转换器21的端子Fi连接。
第一乘法器4的端子N0和第一运算模块19的端子T12连接，第一乘法器4的端子P0分别与第一加法器5的端子A0和第三乘法器17的端子M2连接；第一加法器5的端子B0和第三乘法器17的端子P2连接，第一加法器5的端子D0和第四乘法器7的端子M3连接，第四乘法器7的端子N3和压控移相器6的端子连接，第四乘法器7的端子P3和放大模块8的端子K11连接，放大模块8的端子K12和第二加法器9的端子A1连接。
第二加法器9的端子B1和减法器14的端子C1连接，减法器14的端子S1和第五乘法器15的端子P4连接，第五乘法器15的端子N4和第六乘法器16的端子P5连接；第二加法器9的端子D1和第七乘法器10的端子M6连接，第七乘法器10的端子N6和第二运算模块13的端子T22连接；第七乘法器10的端子P6和第三加法器11的端子A2连接，第三加法器11的端子D2和模拟反相器12的端子I1连接，模拟反相器12的端子I2和电流传输器2的端子E1+连接。
频率/电压转换器21的端子Vo和第三运算模块20的端子T31连接，第三运算模块20的端子T32和第二乘法器18的端子M1连接；第二乘法器18的端子P1和第三乘法器17的端子N2连接。
所述分数阶忆阻器的等效电路的端子GND和第一电阻3的端子R11连接。
所述分数阶忆阻器的等效电路的端子B分别与第一运算模块19的端子T11、第二乘法器18的端子N1、压控移相器6的端子第六乘法器16的端子N5和第二运算模块13的端子T21连接。
所述分数阶忆阻器的等效电路的端子C和第六乘法器16的端子M5连接。
如图2所示，所述第一运算模块19由第一电压源22、第三电阻23、第四电阻24、第一运算放大器25、第六电阻26和第五电阻27组成。
第五电阻27的端子R52分别与第一运算放大器25的端子V1-和第六电阻26的端子R61连接；第一电压源22的端子U1和第三电阻23的端子R31连接，第三电阻23的端子R32分别与第一运算放大器25的端子V1+和第四电阻24的端子R41连接，第四电阻24的端子R42和分数阶忆阻器的等效电路的端子GND连接。
所述第一运算模块19的两端分别设有端子T11和端子T12，第五电阻27的端子R51和第一运算模块19的端子T11连接，第一运算放大器25的端子V1o和第六电阻26的端子R62与第一运算模块19的端子T12连接。
如图3所示，所述第二运算模块13由第二电压源28、第七电阻29、第八电阻30、第二运算放大器31、第十电阻32和第九电阻33组成。
第九电阻33的端子R92分别与第二运算放大器31的端子V2-和第十电阻32的端子R101连接；第二电压源28的端子U2和第七电阻29的端子R71连接，第七电阻29的端子R72分别与第二运算放大器31的端子V2+和第八电阻30的端子R81连接，第八电阻30的端子R82和分数阶忆阻器的等效电路的端子GND连接。
所述第二运算模块13的两端分别设有端子T21和端子T22，第九电阻33的端子R91和第二运算模块13的端子T21连接，第二运算放大器31的端子V2o和第十电阻32的端子R102与第二运算模块13的端子T22连接。
如图4所示，所述第三运算模块20由第三电压源34、第十一电阻35、第十二电阻36、第十五电阻37、第十六电阻38、第四运算放大器39、第三运算放大器40、第十四电阻41和第十三电阻42组成。
第十一电阻35的端子R112分别与第三运算放大器40的端子V3+和第十二电阻36的端子R121连接；第三电压源34的端子U3和第十三电阻42的端子R131连接，第十三电阻42的端子R132分别与第三运算放大器40的端子V3-和第十四电阻41的端子R141连接；第三运算放大器40的端子V3o和第十四电阻41的端子R142与第十五电阻37的端子R151连接；第十五电阻37的端子R152分别与第四运算放大器39的端子V4-和第十六电阻38的端子R161连接；第四运算放大器39的端子V4+和第十二电阻36的端子R122与分数阶忆阻器的等效电路的端子GND连接。
所述第三运算模块20的两端分别设有端子T31和端子T32，第十一电阻35的端子R111和第三运算模块20的端子T31连接，第十六电阻38的端子R162和第四运算放大器39的端子V4o与第三运算模块20的端子T32连接。
如图5所示，所述放大模块8由第十七电阻43、第十八电阻44、第十九电阻45、第二十电阻46、第六运算放大器47和第五运算放大器48组成。
第十七电阻43的端子R172分别与第五运算放大器48的端子V5-和第十八电阻44的端子R181连接；第五运算放大器48的端子V5o和第十八电阻44的端子R182与第十九电阻45的端子R191连接，第十九电阻45的端子R192分别与第六运算放大器47的端子V6-和第二十电阻46的端子R201连接；第五运算放大器48的端子V5+和第六运算放大器47的端子V6+分别与分数阶忆阻器的等效电路的端子GND连接。
所述放大模块8的两端分别设有端子K11和端子K12，第十七电阻43的端子R171和放大模块8的端子K11连接，第六运算放大器47的端子V6o和第二十电阻46的端子R202与放大模块8的端子K12连接。
如图6所示，所述模拟反相器12由第二十一电阻49、第二十二电阻50和第七运算放大器51组成。
第二十一电阻49的端子R212分别与第七运算放大器51的端子V7-和第二十二电阻50的端子R221连接，第七运算放大器51的端子V7+和分数阶忆阻器的等效电路的端子GND连接。
所述模拟反相器12的两端分别设有端子I1和端子I2，第二十一电阻49的端子R211和模拟反相器12的端子I1连接，第七运算放大器51的端子V7o和第二十二电阻50的端子R222与模拟反相器12的端子I2连接。
如图7所示，所述压控移相器6由第一结型场效应晶体管52、第一电容53、第二十三电阻54、第二十四电阻55、第八运算放大器56、第二十六电阻57、第二十五电阻58、第二结型场效应晶体管59和第二电容60组成。
第一结型场效应晶体管52的端子G12分别与第一电容53的端子C11和第二十三电阻54的端子R231连接；第二电容60的端子C22分别与第二结型场效应晶体管59的端子G21和第二十五电阻58的端子R251连接；第二十三电阻54的端子R232分别与第八运算放大器56的端子V8+和第二十四电阻55的端子R241连接；第二十五电阻58的端子R252分别与第八运算放大器56的端子V8-和第二十六电阻57的端子R261连接。
所述分数阶忆阻器的等效电路的端子GND分别与第一电容53的端子C12、第二结型场效应晶体管59的端子G22和第二十四电阻55的端子R242连接。
所述压控移相器6分别设有端子端子和端子第一结型场效应晶体管52的端子G11和第二电容60的端子C21与压控移相器6的端子连接，第一结型场效应晶体管52的端子G13和第二结型场效应晶体管59的端子G23与压控移相器6的端子连接，第八运算放大器56的端子V8o和第二十六电阻57的端子R262与压控移相器6的端子连接。
本实施例中：分数阶忆阻器的等效电路的端子A的输入电流i(t)＝I·Sin(2πft)，分数阶忆阻器阶次的控制信号α＇加在分数阶忆阻器的等效电路的端子B与分数阶忆阻器的等效电路的端子GND之间，用来改变分数阶忆阻器的阶次；分数阶忆阻器状态变量初始值的控制信号x0＇加在分数阶忆阻器的等效电路的端子C与分数阶忆阻器的等效电路的端子GND之间，用来改变分数阶忆阻器状态变量的初始值。
由电流传输器的特性可知，电流传输器2的端子E1o的电压输出值Vo1为：
Vo1＝R1·i(t) (1)
第一乘法器4的端子P0的电压输出值VP0为：
VP0＝R1i(t)·T1 (2)
第二乘法器18的端子P1的电压输出值VP1为：
VP1＝T3·α (3)
第三乘法器17的端子P2的电压输出值VP2为：
VP2＝R1i(t)T1·T3α (4)
第一加法器5的端子D0的电压输出值VD0为：
VD0＝R1i(t)T1·(T3α+1) (5)
压控移相器6的端子的电压输出值为：
第四乘法器7的端子P3的电压输出值VP3为：
放大模块8的端子K12的电压输出值VK1为：
第六乘法器16的端子P5的电压输出值VP5为：
VP5＝x0·α (9)
第五乘法器15的端子P4的电压输出值VP4为：
VP4＝R1i(t)·x0α (10)
减法器14的端子C1的电压输出值VC1为：
VC1＝R1i(t)·(x0α-1) (11)
第二加法器9的端子D1的电压输出值VD1为：
第七乘法器10的端子P6的电压输出值VP6为：
第三加法器11的端子D2的电压输出值VD2为：
模拟反相器12的端子I2的电压输出值VI2为：
由电流传输器的虚短特性可得，电流传输器2的端子E1+所对应的电压输入值VE1+和电流传输器2的端子E1-所对应的电压输入值VI2满足：
因此，分数阶忆阻器的等效电路两端的电压v(t)为：
又由分数阶忆阻器的等效电路两端的电压满足v(t)＝Rm·i(t)，则分数阶忆阻器的等效电路的忆阻值Rm：
式(18)中：R1表示第一电阻3的电阻值；
R2表示第二电阻1的电阻值；
I表示输入电流i(t)的幅值；
f表示输入电流i(t)的频率值；
t表示以秒为单位的时间值；
T1表示第一运算模块19的电压输出值；
T2表示第二运算模块13的电压输出值；
T3表示第三运算模块20的电压输出值；
K1表示放大模块8的电压放大倍数；
α表示分数阶忆阻器的分数阶阶次，所述分数阶阶次等于分数阶忆阻器阶次的控制信号α＇的电压值；
x0表示分数阶忆阻器状态变量的初始值，所述状态变量的初始值等于分数阶忆阻器状态变量初始值的控制信号x0＇的电压值。
本实施例中：引入的分数阶忆阻器阶次的控制信号α＇经过第一运算模块19(第一运算模块19中的第一电压源22为1v电压源)运算后得到的第一运算模块19的电压输出值T1＝1-α；引入的分数阶忆阻器阶次的控制信号α＇经过第二运算模块13(第二运算模块13中的第二电压源28为1.5v电压源)运算后得到的第二运算模块13的电压输出值T2＝1.5-α。
本实施例中：电流传输器2的输出电压Vo1通过频率/电压转换器21和第三运算模块20(第三运算模块20中的第三电压源34为1v电压源)运算后得到第三运算模块20的电压输出值放大模块8的电压放大倍数
则由式18，本实施例的忆阻值Rm：
本具体实施方式与现有技术相比具有如下积极效果：
本具体实施方式的输入电流i(t)通过第二电阻1、电流传输器2、第一电阻3的作用后得到电流传输器2的输出电压Vo1，再经过压控移相器6移相和经过频率/电压转换器21检测输入信号的频率。同时电流传输器2的输出电压Vo1经过第一乘法器4、第三加法器11、减法器14、第五乘法器15和第一运算模块19、第三运算模块20、第二乘法器18、第三乘法器17、第一加法器5、第四乘法器7、放大模块8、第二加法器9、第六乘法器16、第二运算模块13、第七乘法器10、模拟反相器12构成的运算电路后得到电流传输器2的输入电压VI2，能精确模拟分数阶忆阻器的电气特性。
本具体实施方式引入分数阶忆阻器阶次的控制信号α＇，使得分数阶忆阻器的阶次随着分数阶忆阻器阶次的控制信号α＇的改变而改变，从而改变了分数阶忆阻器的电气特性，这样就使得本具体实施方式能方便地模拟分数阶忆阻器在不同阶次时的电气特性，而且阶次的调整只需通过改变分数阶忆阻器阶次的控制信号α＇的大小就可以完成，分数阶阶次调整方便、易于控制。
本具体实施方式引入分数阶忆阻器状态变量初始值的控制信号x0＇，使得分数阶忆阻器状态变量的初始值随着分数阶忆阻器状态变量初始值的控制信号x0＇的改变而改变，从而改变了分数阶忆阻器的电气特性。分数阶忆阻器状态变量初始值的调整只需改变分数阶忆阻器状态变量初始值的控制信号x0＇的大小就可以完成，分数阶忆阻器状态变量初始值调整方便、易于控制。
本具体实施方式采用的电阻、电容、分数阶忆阻器阶次的控制信号α＇和分数阶忆阻器状态变量初始值的控制信号x0＇均具有很高的精度，并且能准确地检测输入信号的频率，精度高。
因此，本具体实施方式不仅能够精确模拟分数阶忆阻器的电气特性且精度高，此外分数阶阶次和分数阶忆阻器状态变量初始值调整方便并易于控制。
Claims (7)
1.一种分数阶忆阻器的等效电路，其特征在于所述分数阶忆阻器的等效电路的两端分别设有分数阶忆阻器的等效电路的端子A和分数阶忆阻器的等效电路的端子GND，分数阶忆阻器阶次的控制信号α＇加在分数阶忆阻器的等效电路的端子B与分数阶忆阻器的等效电路的端子GND之间，分数阶忆阻器状态变量初始值的控制信号x0＇加在分数阶忆阻器的等效电路的端子C与分数阶忆阻器的等效电路的端子GND之间；
所述分数阶忆阻器的等效电路的端子A和第二电阻(1)的端子R21连接，第二电阻(1)的端子R22和电流传输器(2)的端子E1-连接，电流传输器(2)的端子E1i和第一电阻(3)的端子R12连接；电流传输器(2)的端子E1o分别与第一乘法器(4)的端子M0、压控移相器(6)的端子第三加法器(11)的端子B2、第五乘法器(15)的端子M4、减法器(14)的端子T1和频率/电压转换器(21)的端子Fi连接；
第一乘法器(4)的端子N0和第一运算模块(19)的端子T12连接，第一乘法器(4)的端子P0分别与第一加法器(5)的端子A0和第三乘法器(17)的端子M2连接；第一加法器(5)的端子B0和第三乘法器(17)的端子P2连接，第一加法器(5)的端子D0和第四乘法器(7)的端子M3连接，第四乘法器(7)的端子N3和压控移相器(6)的端子连接，第四乘法器(7)的端子P3和放大模块(8)的端子K11连接，放大模块(8)的端子K12和第二加法器(9)的端子A1连接；
第二加法器(9)的端子B1和减法器(14)的端子C1连接，减法器(14)的端子S1和第五乘法器(15)的端子P4连接，第五乘法器(15)的端子N4和第六乘法器(16)的端子P5连接；第二加法器(9)的端子D1和第七乘法器(10)的端子M6连接，第七乘法器(10)的端子N6和第二运算模块(13)的端子T22连接；第七乘法器(10)的端子P6和第三加法器(11)的端子A2连接，第三加法器(11)的端子D2和模拟反相器(12)的端子I1连接，模拟反相器(12)的端子I2和电流传输器(2)的端子E1+连接；
频率/电压转换器(21)的端子Vo和第三运算模块(20)的端子T31连接，第三运算模块(20)的端子T32和第二乘法器(18)的端子M1连接；第二乘法器(18)的端子P1和第三乘法器(17)的端子N2连接；
所述分数阶忆阻器的等效电路的端子GND和第一电阻(3)的端子R11连接；
所述分数阶忆阻器的等效电路的端子B分别与第一运算模块(19)的端子T11、第二乘法器(18)的端子N1、压控移相器(6)的端子第六乘法器(16)的端子N5和第二运算模块(13)的端子T21连接；
所述分数阶忆阻器的等效电路的端子C和第六乘法器(16)的端子M5连接；
所述分数阶忆阻器的等效电路的忆阻值Rm：
式(1)中：R1表示第一电阻(3)的电阻值，
R2表示第二电阻(1)的电阻值，
I表示输入电流i(t)的幅值，
f表示输入电流i(t)的频率值，
t表示以秒为单位的时间值，
T1表示第一运算模块(19)的电压输出值，
T2表示第二运算模块(13)的电压输出值，
T3表示第三运算模块(20)的电压输出值，
K1表示放大模块(8)的电压放大倍数，
α表示分数阶忆阻器的分数阶阶次，所述分数阶阶次等于分数阶忆阻器阶次的控制信号α＇的电压值，
x0表示分数阶忆阻器状态变量的初始值，所述状态变量的初始值等于分数阶忆阻器状态变量初始值的控制信号x0＇的电压值。
2.根据权利要求1所述的分数阶忆阻器的等效电路，其特征在于所述第一运算模块(19)由第一电压源(22)、第三电阻(23)、第四电阻(24)、第一运算放大器(25)、第六电阻(26)和第五电阻(27)组成；
第五电阻(27)的端子R52分别与第一运算放大器(25)的端子V1-和第六电阻(26)的端子R61连接；第一电压源(22)的端子U1和第三电阻(23)的端子R31连接，第三电阻(23)的端子R32分别与第一运算放大器(25)的端子V1+和第四电阻(24)的端子R41连接，第四电阻(24)的端子R42和分数阶忆阻器的等效电路的端子GND连接；
所述第一运算模块(19)的两端分别设有端子T11和端子T12，第五电阻(27)的端子R51和第一运算模块(19)的端子T11连接，第一运算放大器(25)的端子V1o和第六电阻(26)的端子R62与第一运算模块(19)的端子T12连接。
3.根据权利要求1所述的分数阶忆阻器的等效电路，其特征在于所述第二运算模块(13)由第二电压源(28)、第七电阻(29)、第八电阻(30)、第二运算放大器(31)、第十电阻(32)和第九电阻(33)组成；
第九电阻(33)的端子R92分别与第二运算放大器(31)的端子V2-和第十电阻(32)的端子R101连接；第二电压源(28)的端子U2和第七电阻(29)的端子R71连接，第七电阻(29)的端子R72分别与第二运算放大器(31)的端子V2+和第八电阻(30)的端子R81连接，第八电阻(30)的端子R82和分数阶忆阻器的等效电路的端子GND连接；
所述第二运算模块(13)的两端分别设有端子T21和端子T22，第九电阻(33)的端子R91和第二运算模块(13)的端子T21连接，第二运算放大器(31)的端子V2o和第十电阻(32)的端子R102与第二运算模块(13)的端子T22连接。
4.根据权利要求1所述的分数阶忆阻器的等效电路，其特征在于所述第三运算模块(20)由第三电压源(34)、第十一电阻(35)、第十二电阻(36)、第十五电阻(37)、第十六电阻(38)、第四运算放大器(39)、第三运算放大器(40)、第十四电阻(41)和第十三电阻(42)组成；
第十一电阻(35)的端子R112分别与第三运算放大器(40)的端子V3+和第十二电阻(36)的端子R121连接；第三电压源(34)的端子U3和第十三电阻(42)的端子R131连接，第十三电阻(42)的端子R132分别与第三运算放大器(40)的端子V3-和第十四电阻(41)的端子R141连接；第三运算放大器(40)的端子V3o和第十四电阻(41)的端子R142与第十五电阻(37)的端子R151连接；第十五电阻(37)的端子R152分别与第四运算放大器(39)的端子V4-和第十六电阻(38)的端子R161连接；第四运算放大器(39)的端子V4+和第十二电阻(36)的端子R122与分数阶忆阻器的等效电路的端子GND连接；
所述第三运算模块(20)的两端分别设有端子T31和端子T32，第十一电阻(35)的端子R111和第三运算模块(20)的端子T31连接，第十六电阻(38)的端子R162和第四运算放大器(39)的端子V4o与第三运算模块(20)的端子T32连接。
5.根据权利要求1所述的分数阶忆阻器的等效电路，其特征在于所述放大模块(8)由第十七电阻(43)、第十八电阻(44)、第十九电阻(45)、第二十电阻(46)、第六运算放大器(47)和第五运算放大器(48)组成；
第十七电阻(43)的端子R172分别与第五运算放大器(48)的端子V5-和第十八电阻(44)的端子R181连接；第五运算放大器(48)的端子V5o和第十八电阻(44)的端子R182与第十九电阻(45)的端子R191连接，第十九电阻(45)的端子R192分别与第六运算放大器(47)的端子V6-和第二十电阻(46)的端子R201连接；第五运算放大器(48)的端子V5+和第六运算放大器(47)的端子V6+分别与分数阶忆阻器的等效电路的端子GND连接；
所述放大模块(8)的两端分别设有端子K11和端子K12，第十七电阻(43)的端子R171和放大模块(8)的端子K11连接，第六运算放大器(47)的端子V6o和第二十电阻(46)的端子R202与放大模块(8)的端子K12连接。
6.根据权利要求1所述的分数阶忆阻器的等效电路，其特征在于所述模拟反相器(12)由第二十一电阻(49)、第二十二电阻(50)和第七运算放大器(51)组成；
第二十一电阻(49)的端子R212分别与第七运算放大器(51)的端子V7-和第二十二电阻(50)的端子R221连接，第七运算放大器(51)的端子V7+和分数阶忆阻器的等效电路的端子GND连接；
所述模拟反相器(12)的两端分别设有端子I1和端子I2，第二十一电阻(49)的端子R211和模拟反相器(12)的端子I1连接，第七运算放大器(51)的端子V7o和第二十二电阻(50)的端子R222与模拟反相器(12)的端子I2连接。
7.根据权利要求1所述的分数阶忆阻器的等效电路，其特征在于所述压控移相器(6)由第一结型场效应晶体管(52)、第一电容(53)、第二十三电阻(54)、第二十四电阻(55)、第八运算放大器(56)、第二十六电阻(57)、第二十五电阻(58)、第二结型场效应晶体管(59)和第二电容(60)组成；
第一结型场效应晶体管(52)的端子G12分别与第一电容(53)的端子C11和第二十三电阻(54)的端子R231连接；第二电容(60)的端子C22分别与第二结型场效应晶体管(59)的端子G21和第二十五电阻(58)的端子R251连接；第二十三电阻(54)的端子R232分别与第八运算放大器(56)的端子V8+和第二十四电阻(55)的端子R241连接；第二十五电阻(58)的端子R252分别与第八运算放大器(56)的端子V8-和第二十六电阻(57)的端子R261连接；
所述分数阶忆阻器的等效电路的端子GND分别与第一电容(53)的端子C12、第二结型场效应晶体管(59)的端子G22和第二十四电阻(55)的端子R242连接；
所述压控移相器(6)分别设有端子端子和端子第一结型场效应晶体管(52)的端子G11和第二电容(60)的端子C21与压控移相器(6)的端子连接，第一结型场效应晶体管(52)的端子G13和第二结型场效应晶体管(59)的端子G23与压控移相器(6)的端子连接，第八运算放大器(56)的端子V8o和第二十六电阻(57)的端子R262与压控移相器(6)的端子连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810193950.9A CN108319797B (zh) | 2018-03-09 | 2018-03-09 | 一种分数阶忆阻器的等效电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810193950.9A CN108319797B (zh) | 2018-03-09 | 2018-03-09 | 一种分数阶忆阻器的等效电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108319797A true CN108319797A (zh) | 2018-07-24 |
| CN108319797B CN108319797B (zh) | 2019-08-20 |
Family
ID=62901371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810193950.9A Active CN108319797B (zh) | 2018-03-09 | 2018-03-09 | 一种分数阶忆阻器的等效电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108319797B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109213000A (zh) * | 2018-09-17 | 2019-01-15 | 成都师范学院 | 容性分抗元仿真模型 |
| CN109271742A (zh) * | 2018-10-29 | 2019-01-25 | 成都师范学院 | 磁控忆阶元 |
| CN109271703A (zh) * | 2018-09-12 | 2019-01-25 | 成都师范学院 | 电流分数阶积分控制式忆阻器 |
| CN109359400A (zh) * | 2018-10-25 | 2019-02-19 | 江西理工大学 | 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法 |
| CN109408910A (zh) * | 2018-10-08 | 2019-03-01 | 武汉科技大学 | 一种浮地型分数阶忆阻器的等效电路及其使用方法 |
| CN109446647A (zh) * | 2018-10-29 | 2019-03-08 | 成都师范学院 | 电压分数阶积分控制式忆阶元 |
| CN111125980A (zh) * | 2019-12-12 | 2020-05-08 | 杭州电子科技大学 | 一种分数阶指数型忆阻器电路模型 |
| CN112884141A (zh) * | 2021-04-16 | 2021-06-01 | 安徽大学 | 一种忆阻耦合Hindmarsh-Rose神经元电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623062A (zh) * | 2012-04-09 | 2012-08-01 | 武汉科技大学 | 一种忆阻器仿真模型 |
| CN104660195A (zh) * | 2015-03-16 | 2015-05-27 | 西安电子科技大学 | 一种全差分轨至轨运算放大器 |
| CN105490801A (zh) * | 2016-02-17 | 2016-04-13 | 南京师范大学 | 含有忆阻器的四维分数阶混沌系统电路 |
| KR20160088662A (ko) * | 2015-01-16 | 2016-07-26 | 인제대학교 산학협력단 | 제어 전압을 통해 특성 제어가 가능한 멤리스터 소자 등가 회로 |
| CN107145661A (zh) * | 2017-05-03 | 2017-09-08 | 江西理工大学 | 一种实数指数幂忆阻模型的电路设计方法 |
| CN206892867U (zh) * | 2017-06-01 | 2018-01-16 | 华南理工大学 | 一种基于无源滤波和桥式整流的忆阻器等效实现电路 |
| CN206893303U (zh) * | 2017-02-10 | 2018-01-16 | 华南理工大学 | 一种基于倍压整流电路实现的忆阻器等效电路 |
-
2018
- 2018-03-09 CN CN201810193950.9A patent/CN108319797B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623062A (zh) * | 2012-04-09 | 2012-08-01 | 武汉科技大学 | 一种忆阻器仿真模型 |
| KR20160088662A (ko) * | 2015-01-16 | 2016-07-26 | 인제대학교 산학협력단 | 제어 전압을 통해 특성 제어가 가능한 멤리스터 소자 등가 회로 |
| CN104660195A (zh) * | 2015-03-16 | 2015-05-27 | 西安电子科技大学 | 一种全差分轨至轨运算放大器 |
| CN105490801A (zh) * | 2016-02-17 | 2016-04-13 | 南京师范大学 | 含有忆阻器的四维分数阶混沌系统电路 |
| CN206893303U (zh) * | 2017-02-10 | 2018-01-16 | 华南理工大学 | 一种基于倍压整流电路实现的忆阻器等效电路 |
| CN107145661A (zh) * | 2017-05-03 | 2017-09-08 | 江西理工大学 | 一种实数指数幂忆阻模型的电路设计方法 |
| CN206892867U (zh) * | 2017-06-01 | 2018-01-16 | 华南理工大学 | 一种基于无源滤波和桥式整流的忆阻器等效实现电路 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109271703A (zh) * | 2018-09-12 | 2019-01-25 | 成都师范学院 | 电流分数阶积分控制式忆阻器 |
| CN109271703B (zh) * | 2018-09-12 | 2023-07-07 | 成都师范学院 | 电流分数阶积分控制式忆阻器 |
| CN109213000A (zh) * | 2018-09-17 | 2019-01-15 | 成都师范学院 | 容性分抗元仿真模型 |
| CN109408910A (zh) * | 2018-10-08 | 2019-03-01 | 武汉科技大学 | 一种浮地型分数阶忆阻器的等效电路及其使用方法 |
| CN109359400B (zh) * | 2018-10-25 | 2023-08-15 | 江西理工大学 | 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法 |
| CN109359400A (zh) * | 2018-10-25 | 2019-02-19 | 江西理工大学 | 一种基于DSP Builder的异构双磁控忆阻器模型数字化电路设计方法 |
| CN109446647B (zh) * | 2018-10-29 | 2022-11-08 | 成都师范学院 | 电压分数阶积分控制式忆阶元 |
| CN109446647A (zh) * | 2018-10-29 | 2019-03-08 | 成都师范学院 | 电压分数阶积分控制式忆阶元 |
| CN109271742A (zh) * | 2018-10-29 | 2019-01-25 | 成都师范学院 | 磁控忆阶元 |
| CN111125980A (zh) * | 2019-12-12 | 2020-05-08 | 杭州电子科技大学 | 一种分数阶指数型忆阻器电路模型 |
| CN111125980B (zh) * | 2019-12-12 | 2023-06-02 | 杭州电子科技大学 | 一种分数阶指数型忆阻器电路模型 |
| CN112884141A (zh) * | 2021-04-16 | 2021-06-01 | 安徽大学 | 一种忆阻耦合Hindmarsh-Rose神经元电路 |
| CN112884141B (zh) * | 2021-04-16 | 2022-10-21 | 安徽大学 | 一种忆阻耦合Hindmarsh-Rose神经元电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108319797B (zh) | 2019-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108319797B (zh) | 一种分数阶忆阻器的等效电路 | |
| CN108445734B (zh) | 时脉倍频、乘频及数字脉冲产生电路、时间数字转换器 | |
| CN108334700B (zh) | 一种分数阶忆容器的等效电路 | |
| CN101924547B (zh) | 电流采样装置 | |
| CN103684264A (zh) | 一种忆阻电路与非线性电路可切换的混沌信号源 | |
| CN102270972A (zh) | 增益可变放大器 | |
| CN110061724A (zh) | 比较器电路 | |
| CN108509704A (zh) | 一种分数阶忆感器的等效电路 | |
| CN108255231B (zh) | 一种数据采样方法和芯片 | |
| IT201800002702A1 (it) | Circuito moltiplicatore, dispositivo e procedimento corrispondenti | |
| KR970031265A (ko) | 정합필터장치(matched filter system) | |
| CN109408910A (zh) | 一种浮地型分数阶忆阻器的等效电路及其使用方法 | |
| CN105278604B (zh) | 一种全电压范围多基准电压同步调整电路 | |
| CN102427359B (zh) | 插值电路及插值系统 | |
| CN204215303U (zh) | 带隙基准电压产生电路 | |
| CN107508575B (zh) | 模拟有限脉冲响应滤波器 | |
| CN102170290B (zh) | 一种可提高转换精度的电流模式模数转换器 | |
| CN102868405B (zh) | 一种并联模数信号转换装置 | |
| Wang et al. | New voltage-mode sinusoidal oscillators using VDIBAs | |
| Cao et al. | Current-Mode N th-Order Filter Based on a Minimal Component | |
| CN110943428A (zh) | 过温保护电路及电子产品 | |
| CN109991452B (zh) | 一种在多数量级范围内实现任意波形输出的电流信号源 | |
| CN110632359B (zh) | 一种基于飞电容的模拟量隔离系统及方法 | |
| Chien | Current-mode resistorless sinusoidal oscillators and a dual-phase square-wave generator using current-controlled current-differencing transconductance amplifiers and grounded capacitors | |
| CN103196581A (zh) | 用多组数字电位器模拟Pt100铂电阻的装置及该装置模拟Pt100铂电阻的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201202 Address after: 100089 Beijing Haidian District Huayuan Road No. 2 peony building 4 floor 1424 room Patentee after: Beijing Zhonglian Technology Service Co.,Ltd. Address before: 430081 No. 947 Heping Avenue, Qingshan District, Hubei, Wuhan Patentee before: WUHAN University OF SCIENCE AND TECHNOLOGY Effective date of registration: 20201202 Address after: No.10 Da'an Road, si'en Town, Huanjiang Maonan Autonomous County, Hechi City, Guangxi Zhuang Autonomous Region Patentee after: Lin Yaogeng Address before: 100089 Beijing Haidian District Huayuan Road No. 2 peony building 4 floor 1424 room Patentee before: Beijing Zhonglian Technology Service Co.,Ltd. |
|
| TR01 | Transfer of patent right |