CN109408910A - 一种浮地型分数阶忆阻器的等效电路及其使用方法 - Google Patents
一种浮地型分数阶忆阻器的等效电路及其使用方法 Download PDFInfo
- Publication number
- CN109408910A CN109408910A CN201811167785.6A CN201811167785A CN109408910A CN 109408910 A CN109408910 A CN 109408910A CN 201811167785 A CN201811167785 A CN 201811167785A CN 109408910 A CN109408910 A CN 109408910A
- Authority
- CN
- China
- Prior art keywords
- terminal
- resistance
- fractional order
- connection
- equivalent circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种浮地型分数阶忆阻器的等效电路及其使用方法。其技术方案是：浮地型分数阶忆阻器的等效电路施加激励电压v(t)后通过放大模块(8)、压控移相器(6)、频率/电压转换器(23)等23个模块的作用，能精确模拟分数阶忆阻器的电气特性且精度高，同时能保证通过浮地型分数阶忆阻器的等效电路的端子A和端子D的电流相等；引入的分数阶忆阻器阶次的控制信号α＇能改变分数阶忆阻器的阶次，引入的分数阶忆阻器状态变量初始值的控制信号x0＇能改变分数阶忆阻器状态变量的初始值。浮地型分数阶忆阻器的等效电路的分数阶阶次和分数阶忆阻器状态变量初始值调整方便和易于控制，使用时等效电路的端子A和端子D都能与其他电路中的元件进行任意连接。
Description
技术领域
本发明属于忆阻器的等效电路技术领域。具体涉及一种浮地型分数阶忆阻器的等效电路及其使用方法。
背景技术
1971年，蔡少棠教授从电路基本理论完备性方面推测应该还存在一种表征电荷和磁通关系的基本电路元件-----忆阻器。但是，他的猜想一直没有得到证实，直到2008年，Strukov等HP实验室的研究人员，成功制作出了忆阻器的实物(Strukov D B,Snider G S,Stewart D R,et a1.The missing memristor found[J].Nature,2008,453(7191):80-83.)，才证实了蔡教授的猜想，从而使得基本电路元件增加到了四个，电路设计及应用又出现了一个全新的研究空间。由于忆阻器一直没有出现过商品化的产品，限制了忆阻器的应用研究。因此，研究人员只能通过忆阻器模型或等效电路来分析忆阻器的电气特性。
2013年4月，王光义等人发明了“一种忆阻器等效模拟电路”(CN103219983B)，随后，他们又发明了“一种忆阻器等效电路的构建方法”(CN103294872B)。几乎在同时，杨汝等人也发明了“荷控忆阻器的一种双端有源等效电路”(CN203206207U)。这些发明都是根据忆阻器的模型公式用电阻、电容、运算放大器等常规电子元器件实现的忆阻器的简易模拟电路。在具体实践中，由于设计问题以及电容、运算放大器等器件存在的放电、漏电等问题，不能反映真实的积分值，因此，不能准确模拟忆阻器的电路特性。刘海军、徐晖等人发明了“一种基于光耦的忆阻器可编程等效电路”(CN103995200B)。该电路是一种有源的数字电路，可以比较准确地模拟忆阻器的电气特性。2017年陈艳峰、谭斌冠等人又提出了“一种基于倍压整流电路实现的忆阻器等效电路”(CN206893303U)，该电路仅使用了二极管和电容，结构简单易实现，所用电路元件少、成本低和能够模拟各种功率的忆阻器，特别是大功率的忆阻器。
上述这些忆阻器的等效电路都是模拟整数阶忆阻器的。而实际物理系统在本质上是分数阶的，整数阶微积分难以准确地描述实际的物理系统，应用分数阶微积分理论建立的模型可以更好地描述分数阶的系统(张艳珠.分数阶微积分理论及其应用研究[D].[博士论文]东北大学,2008,7-34.)。在处理电路与系统中的非线性问题，特别是分析忆阻器等记忆元件的非线性特性时，分数阶微积分将会成为一种新的工具。
2017年，Rashad S H,Hamed E M,Fouda M E提出了一种电流控制分数阶忆阻器模拟电路(Rashad S H,Hamed E M,Fouda M E,et al.On the analysis of current-controlled fractional-order memristor emulator[C]//International Conferenceon Modern Circuits and Systems Technologies.IEEE,2017:1-4.)，该电路主要由两个第二代电流传输器(CCII)和分数阶电容器构成。对于不同的分数阶阶次，分数阶忆阻器电路中的电阻大小和电容大小需要匹配，因此，当分数阶忆阻器的阶次变化时，需要人为地改变分数阶忆阻器电路中很多的电阻和电容，才能得到该阶次的分数阶忆阻器模拟电路，这很不方便，并不适用于分数阶阶次连续可调的忆阻器的电路设计。另外，该分数阶忆阻器模拟电路是通过逼近的方法得到的，这也会影响分数阶忆阻器的精度。2018年，甘朝晖等人发明了“一种分数阶忆阻器的等效电路”(CN201810192950.9)，可以精确模拟分数阶忆阻器的电气特性，但是，该等效电路是接地型的电路，即使用时必须一端接地，另一端连接电路，因此在电路应用时存在很大的局限性。
发明内容
本发明旨在克服现有技术的缺陷，目的是提供一种能够精确模拟浮地型分数阶忆阻器的电气特性且精度高的浮地型分数阶忆阻器的等效电路及其使用方法，该等效电路的分数阶阶次和分数阶忆阻器状态变量初始值调整方便并易于控制，使用时该等效电路的两个端子都能与电路中的任意元件进行连接。
为实现上述发明目的，本发明采用的技术方案是：
所述浮地型分数阶忆阻器的等效电路分别设有浮地型分数阶忆阻器的等效电路的端子A、浮地型分数阶忆阻器的等效电路的端子D、浮地型分数阶忆阻器的等效电路的端子B、浮地型分数阶忆阻器的等效电路的端子C和浮地型分数阶忆阻器的等效电路的端子GND。
所述浮地型分数阶忆阻器的等效电路的端子A和第二电阻的端子R21连接，第二电阻的端子R22和第一电流传输器的端子E1-连接，第一电流传输器的端子E1i和第一电阻的端子R12连接。第一电流传输器的端子E1o分别与第一乘法器的端子M0、压控移相器的端子第三加法器的端子B2、第五乘法器的端子M4、减法器的端子T1、频率/电压转换器的端子Fi和第二电流传输器的端子E2+连接。频率/电压转换器的端子Vo和第三运算模块的端子T31连接，第三运算模块的端子T32和第二乘法器的端子M1连接。
第一乘法器的端子N0和第一运算模块的端子T12连接，第一乘法器的端子P0分别与第一加法器的端子A0和第三乘法器的端子M2连接，第三乘法器的端子N2与第二乘法器的端子P1连接。第一加法器的端子B0和第三乘法器的端子P2连接，第一加法器的端子D0和第四乘法器的端子M3连接，第四乘法器的端子N3和压控移相器的端子连接，第四乘法器的端子P3和放大模块的端子K11连接，放大模块的端子K12和第二加法器的端子A1连接。
第二加法器的端子B1和减法器的端子C1连接，第二加法器的端子D1和第七乘法器的端子M6连接，第七乘法器的端子P6和第三加法器的端子A2连接，第七乘法器的端子N6和第二运算模块的端子T22连接，减法器的端子S1和第五乘法器的端子P4连接，第五乘法器的端子N4和第六乘法器的端子P5连接，第三加法器的端子D2和第三电流传输器的端子E3+连接。第三电流传输器的端子E3i和第二电流传输器的端子E2i连接，第二电流传输器的端子E2-和第三电阻的端子R32连接。
所述浮地型分数阶忆阻器的等效电路的端子B分别与第一运算模块的端子T11、第二乘法器的端子N1、压控移相器的端子第六乘法器的端子N5和第二运算模块的端子T21连接。
所述浮地型分数阶忆阻器的等效电路的端子D和第三电流传输器的端子E3-连接。
所述浮地型分数阶忆阻器的等效电路的端子GND和第一电流传输器的端子E1+、第一电阻的端子R11、第三电阻的端子R31分别连接。
所述浮地型分数阶忆阻器的等效电路的端子C和第六乘法器的端子M5连接。
所述第一运算模块由第一电压源、第四电阻、第五电阻、第一运算放大器、第七电阻和第六电阻组成。
第六电阻的端子R62分别与第一运算放大器的端子V1-和第七电阻的端子R71连接；第一电压源的端子U1和第四电阻的端子R41连接，第四电阻的端子R42分别与第五电阻的端子R51和第一运算放大器的端子V1+连接。
第五电阻的端子R52和浮地型分数阶忆阻器的等效电路的端子GND连接。
所述第一运算模块的两端分别设有端子T11和端子T12。第六电阻的端子R61和第一运算模块的端子T11连接，第一运算放大器的端子V1o和第七电阻的端子R72与第一运算模块的端子T12连接。
所述第二运算模块由第二电压源、第八电阻、第九电阻、第二运算放大器、第十一电阻和第十电阻组成。
第十电阻的端子R102分别与第二运算放大器的端子V2-和第十一电阻的端子R111连接。第二电压源的端子U2和第八电阻的端子R81连接，第八电阻的端子R82分别与第九电阻的端子R91和第二运算放大器的端子V2+连接。
第九电阻的端子R92和浮地型分数阶忆阻器的等效电路的端子GND连接。
所述第二运算模块的两端分别设有端子T21和端子T22，第十电阻的端子R101和第二运算模块的端子T21连接，第二运算放大器的端子V2o和第十一电阻的端子R112与第二运算模块的端子T22连接。
所述第三运算模块由第三电压源、第十二电阻、第十三电阻、第十六电阻、第十七电阻、第四运算放大器、第三运算放大器、第十五电阻和第十四电阻组成。
第十二电阻的端子R122分别与第三运算放大器的端子V3+和第十三电阻的端子R131连接；第三电压源的端子U3和第十四电阻的端子R141连接，第十四电阻的端子R142分别与第三运算放大器的端子V3-和第十五电阻的端子R151连接，第三运算放大器的端子V3o和第十五电阻的端子R152与第十六电阻的端子R161连接；第十六电阻的端子R162分别与第四运算放大器的端子V4-和第十七电阻的端子R171连接。
第四运算放大器的端子V4+和第十三电阻的端子R132与浮地型分数阶忆阻器的等效电路的端子GND连接。
所述第三运算模块的两端分别设有端子T31和端子T32，第十二电阻的端子R121和第三运算模块的端子T31连接，第十七电阻的端子R172和第四运算放大器的端子V4o与第三运算模块的端子T32连接。
所述放大模块由第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第六运算放大器和第五运算放大器组成。
第十八电阻的端子R182分别与第五运算放大器的端子V5-和第十九电阻的端子R191连接；第五运算放大器的端子V5o和第十九电阻的端子R192与第二十电阻的端子R201连接，第二十电阻的端子R202分别与第六运算放大器的端子V6-和第二十一电阻的端子R211连接。
第五运算放大器的端子V5+和第六运算放大器的端子V6+分别与浮地型分数阶忆阻器的等效电路的端子GND连接。
所述放大模块的两端分别设有端子K11和端子K12，第十八电阻的端子R181和放大模块的端子K11连接，第六运算放大器的端子V6o和第二十一电阻的端子R212与放大模块的端子K12连接。
所述压控移相器由第一结型场效应晶体管、第一电容、第二十二电阻、第二十三电阻、第七运算放大器、第二十五电阻、第二十四电阻、第二结型场效应晶体管和第二电容组成。
第一结型场效应晶体管的端子G12分别与第一电容的端子C11和第二十二电阻的端子R221连接，第二十二电阻的端子R222分别与第七运算放大器的端子V7+和第二十三电阻的端子R231连接；第二电容的端子C22分别与第二结型场效应晶体管的端子G21和第二十四电阻的端子R241连接，第二十四电阻的端子R242分别与第七运算放大器的端子V7-和第二十五电阻的端子R251连接。
第一电容的端子C12、第二结型场效应晶体管的端子G22和第二十三电阻的端子R232分别与所述浮地型分数阶忆阻器的等效电路的端子GND连接。
所述压控移相器分别设有端子端子和端子第一结型场效应晶体管的端子G11和第二电容的端子C21分别与压控移相器的端子连接，第一结型场效应晶体管的端子G13和第二结型场效应晶体管的端子G23分别与压控移相器的端子连接，第七运算放大器的端子V7o和第二十五电阻的端子R252与压控移相器的端子连接。
所述的浮地型分数阶忆阻器的等效电路的使用方法是：使用时，在浮地型分数阶忆阻器的等效电路的端子B与浮地型分数阶忆阻器的等效电路的端子GND之间加有分数阶忆阻器阶次的控制信号α＇，在浮地型分数阶忆阻器的等效电路的端子C与浮地型分数阶忆阻器的等效电路的端子GND之间加有分数阶忆阻器状态变量初始值的控制信号x0＇，在浮地型分数阶忆阻器的等效电路的端子A与浮地型分数阶忆阻器的等效电路的端子D之间加有激励电压v(t)，施加的激励电压v(t)所产生的输入电流i(t)＝ISin(2πft)。
所述浮地型分数阶忆阻器的等效电路的忆阻值Rm：
式(1)中：R1表示第一电阻的电阻值；
R2表示第二电阻的电阻值；
I表示施加的激励电压v(t)所产生的电流i(t)的幅值；
f表示施加的激励电压v(t)所产生的电流i(t)的频率值；
t表示以秒为单位的时间值；
T1表示第一运算模块的电压输出值；
T2表示第二运算模块的电压输出值；
T3表示第三运算模块的电压输出值；
K1表示放大模块的电压放大倍数；
α表示分数阶忆阻器的分数阶阶次，所述分数阶阶次等于分数阶忆阻器阶次的控制信号α＇的电压值；
x0表示分数阶忆阻器状态变量的初始值，所述状态变量的初始值等于分数阶忆阻器状态变量初始值的控制信号x0＇的电压值。
由于采用上述技术方案，本发明与现有技术相比具有如下积极效果：
本发明在使用时所施加的激励电压v(t)产生的输入电流i(t)通过第二电阻、第一电流传输器、第一电阻的作用后得到第一电流传输器的输出电压Vo1，再经过压控移相器移相和经过频率/电压转换器检测输入信号的频率，同时第一电流传输器的输出电压Vo1经过第一乘法器、第三加法器、减法器、第五乘法器和第一运算模块、第三运算模块、第二乘法器、第三乘法器、第一加法器、第四乘法器、放大模块、第二加法器、第六乘法器、第二运算模块、第七乘法器、第二电流传输器、第三电阻、第三电流传输器构成的运算电路后得到第三电流传输器的输入电压VE3-，能精确模拟分数阶忆阻器的电气特性，同时能保证通过浮地型分数阶忆阻器的等效电路的端子A和端子D的电流相等，使得分数阶忆阻器的等效电路是浮地的，即等效电路的端子A和端子D都能与其它电路中的任意一个元件连接使用。
本发明在使用时引入分数阶忆阻器阶次的控制信号α＇，使得分数阶忆阻器的阶次随着分数阶忆阻器阶次的控制信号α＇的改变而改变，从而改变了分数阶忆阻器的电气特性，使得本发明能方便地模拟分数阶忆阻器在不同阶次时的电气特性，而且阶次的调整只需通过改变分数阶忆阻器阶次的控制信号α＇的大小就能完成，分数阶阶次调整方便、易于控制。
本发明在使用时引入分数阶忆阻器状态变量初始值的控制信号x0＇，使得分数阶忆阻器状态变量的初始值随着分数阶忆阻器状态变量初始值的控制信号x0＇的改变而改变，从而改变了分数阶忆阻器的电气特性。分数阶忆阻器状态变量初始值的调整只需改变分数阶忆阻器状态变量初始值的控制信号x0＇的大小就可以完成，分数阶忆阻器状态变量初始值调整方便、易于控制。
本发明采用的电阻、电容、分数阶忆阻器阶次的控制信号α＇和分数阶忆阻器状态变量初始值的控制信号x0＇均具有很高的精度，并且能准确地检测输入信号的频率，精度高。
因此，本发明能够精确模拟分数阶忆阻器的电气特性且精度高，浮地型分数阶忆阻器的等效电路的分数阶阶次和分数阶忆阻器状态变量初始值调整方便和易于控制，应用时能与其它电路中的任意元件进行连接。
附图说明
图1是本发明的一种结构示意图；
图2是图1中的第一运算模块21的结构示意图；
图3是图1中的第二运算模块14的结构示意图；
图4是图1中的第三运算模块22的结构示意图；
图5是图1中的放大模块8的结构示意图；
图6是图1中的压控移相器6的结构示意图；
图7是图1所示浮地型分数阶忆阻器的等效电路的使用示意图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步的描述，并非对本发明保护范围的限制。
实施例1
一种浮地型分数阶忆阻器的等效电路及其使用方法。如图1所示，所述浮地型分数阶忆阻器的等效电路分别设有浮地型分数阶忆阻器的等效电路的端子A、浮地型分数阶忆阻器的等效电路的端子D、浮地型分数阶忆阻器的等效电路的端子B、浮地型分数阶忆阻器的等效电路的端子C和浮地型分数阶忆阻器的等效电路的端子GND。
如图1所示，所述浮地型分数阶忆阻器的等效电路的端子A和第二电阻(1)的端子R21连接，第二电阻(1)的端子R22和第一电流传输器(2)的端子E1-连接，第一电流传输器(2)的端子E1i和第一电阻(3)的端子R12连接。第一电流传输器(2)的端子E1o分别与第一乘法器(4)的端子M0、压控移相器(6)的端子第三加法器(11)的端子B2、第五乘法器(17)的端子M4、减法器(16)的端子T1、频率/电压转换器(23)的端子Fi和第二电流传输器(13)的端子E2+连接。频率/电压转换器(23)的端子Vo和第三运算模块(22)的端子T31连接，第三运算模块(22)的端子T32和第二乘法器(20)的端子M1连接。
如图1所示，第一乘法器(4)的端子N0和第一运算模块(21)的端子T12连接，第一乘法器(4)的端子P0分别与第一加法器(5)的端子A0和第三乘法器(19)的端子M2连接，第三乘法器(19)的端子N2与第二乘法器(20)的端子P1连接。第一加法器(5)的端子B0和第三乘法器(19)的端子P2连接，第一加法器(5)的端子D0和第四乘法器(7)的端子M3连接，第四乘法器(7)的端子N3和压控移相器(6)的端子连接，第四乘法器(7)的端子P3和放大模块(8)的端子K11连接，放大模块(8)的端子K12和第二加法器(9)的端子A1连接。
如图1所示，第二加法器(9)的端子B1和减法器(16)的端子C1连接，第二加法器(9)的端子D1和第七乘法器(10)的端子M6连接，第七乘法器(10)的端子P6和第三加法器(11)的端子A2连接，第七乘法器(10)的端子N6和第二运算模块(14)的端子T22连接，减法器(16)的端子S1和第五乘法器(17)的端子P4连接，第五乘法器(17)的端子N4和第六乘法器(18)的端子P5连接，第三加法器(11)的端子D2和第三电流传输器(12)的端子E3+连接。第三电流传输器(12)的端子E3i和第二电流传输器(13)的端子E2i连接，第二电流传输器(13)的端子E2-和第三电阻(15)的端子R32连接。
如图1所示，所述浮地型分数阶忆阻器的等效电路的端子B分别与第一运算模块(21)的端子T11、第二乘法器(20)的端子N1、压控移相器(6)的端子第六乘法器(18)的端子N5和第二运算模块(14)的端子T21连接。
如图1所示，所述浮地型分数阶忆阻器的等效电路的端子D和第三电流传输器(12)的端子E3-连接。
如图1所示，所述浮地型分数阶忆阻器的等效电路的端子GND和第一电流传输器(2)的端子E1+、第一电阻(3)的端子R11、第三电阻(15)的端子R31分别连接。
如图1所示，所述浮地型分数阶忆阻器的等效电路的端子C和第六乘法器(18)的端子M5连接。
如图2所示，所述第一运算模块(21)由第一电压源(24)、第四电阻(25)、第五电阻(26)、第一运算放大器(27)、第七电阻(28)和第六电阻(29)组成。
第六电阻(29)的端子R62分别与第一运算放大器(27)的端子V1-和第七电阻(28)的端子R71连接；第一电压源(24)的端子U1和第四电阻(25)的端子R41连接，第四电阻(25)的端子R42分别与第五电阻(26)的端子R51和第一运算放大器(27)的端子V1+连接。
第五电阻(26)的端子R52和浮地型分数阶忆阻器的等效电路的端子GND连接。
所述第一运算模块(21)的两端分别设有端子T11和端子T12。第六电阻(29)的端子R61和第一运算模块(21)的端子T11连接，第一运算放大器(27)的端子V1o和第七电阻(28)的端子R72与第一运算模块(21)的端子T12连接。
如图3所示，所述第二运算模块(14)由第二电压源(30)、第八电阻(31)、第九电阻(32)、第二运算放大器(33)、第十一电阻(34)和第十电阻(35)组成。
第十电阻(35)的端子R102分别与第二运算放大器(33)的端子V2-和第十一电阻(34)的端子R111连接。第二电压源(30)的端子U2和第八电阻(31)的端子R81连接，第八电阻(31)的端子R82分别与第九电阻(32)的端子R91和第二运算放大器(33)的端子V2+连接。
第九电阻(32)的端子R92和浮地型分数阶忆阻器的等效电路的端子GND连接。
所述第二运算模块(14)的两端分别设有端子T21和端子T22，第十电阻(35)的端子R101和第二运算模块(14)的端子T21连接，第二运算放大器(33)的端子V2o和第十一电阻(34)的端子R112与第二运算模块(14)的端子T22连接。
如图4所示，所述第三运算模块(22)由第三电压源(36)、第十二电阻(37)、第十三电阻(38)、第十六电阻(39)、第十七电阻(40)、第四运算放大器(41)、第三运算放大器(42)、第十五电阻(43)和第十四电阻(44)组成。
第十二电阻(37)的端子R122分别与第三运算放大器(42)的端子V3+和第十三电阻(38)的端子R131连接；第三电压源(36)的端子U3和第十四电阻(44)的端子R141连接，第十四电阻(44)的端子R142分别与第三运算放大器(42)的端子V3-和第十五电阻(43)的端子R151连接，第三运算放大器(42)的端子V3o和第十五电阻(43)的端子R152与第十六电阻(39)的端子R161连接；第十六电阻(39)的端子R162分别与第四运算放大器(41)的端子V4-和第十七电阻(40)的端子R171连接。
第四运算放大器(41)的端子V4+和第十三电阻(38)的端子R132与浮地型分数阶忆阻器的等效电路的端子GND连接。
所述第三运算模块(22)的两端分别设有端子T31和端子T32，第十二电阻(37)的端子R121和第三运算模块(22)的端子T31连接，第十七电阻(40)的端子R172和第四运算放大器(41)的端子V4o与第三运算模块(22)的端子T32连接。
如图5所示，所述放大模块(8)由第十八电阻(45)、第十九电阻(46)、第二十电阻(47)、第二十一电阻(48)、第六运算放大器(49)和第五运算放大器(50)组成。
第十八电阻(45)的端子R182分别与第五运算放大器(50)的端子V5-和第十九电阻(46)的端子R191连接；第五运算放大器(50)的端子V5o和第十九电阻(46)的端子R192与第二十电阻(47)的端子R201连接，第二十电阻(47)的端子R202分别与第六运算放大器(49)的端子V6-和第二十一电阻(48)的端子R211连接。
第五运算放大器(50)的端子V5+和第六运算放大器(49)的端子V6+分别与浮地型分数阶忆阻器的等效电路的端子GND连接。
所述放大模块(8)的两端分别设有端子K11和端子K12，第十八电阻(45)的端子R181和放大模块(8)的端子K11连接，第六运算放大器(49)的端子V6o和第二十一电阻(48)的端子R212与放大模块(8)的端子K12连接。
如图6所示，所述压控移相器(6)由第一结型场效应晶体管(51)、第一电容(52)、第二十二电阻(53)、第二十三电阻(54)、第七运算放大器(55)、第二十五电阻(56)、第二十四电阻(57)、第二结型场效应晶体管(58)和第二电容(59)组成。
第一结型场效应晶体管(51)的端子G12分别与第一电容(52)的端子C11和第二十二电阻(53)的端子R221连接，第二十二电阻(53)的端子R222分别与第七运算放大器(55)的端子V7+和第二十三电阻(54)的端子R231连接；第二电容(59)的端子C22分别与第二结型场效应晶体管(58)的端子G21和第二十四电阻(57)的端子R241连接，第二十四电阻(57)的端子R242分别与第七运算放大器(55)的端子V7-和第二十五电阻(56)的端子R251连接。
第一电容(52)的端子C12、第二结型场效应晶体管(58)的端子G22和第二十三电阻(54)的端子R232分别与所述浮地型分数阶忆阻器的等效电路的端子GND连接。
所述压控移相器(6)分别设有端子端子和端子第一结型场效应晶体管(51)的端子G11和第二电容(59)的端子C21分别与压控移相器(6)的端子连接，第一结型场效应晶体管(51)的端子G13和第二结型场效应晶体管(58)的端子G23分别与压控移相器(6)的端子连接，第七运算放大器(55)的端子V7o和第二十五电阻(56)的端子R252与压控移相器(6)的端子连接。
所述的浮地型分数阶忆阻器的等效电路的使用方法如图7所示：使用时，在浮地型分数阶忆阻器的等效电路的端子B与浮地型分数阶忆阻器的等效电路的端子GND之间加有分数阶忆阻器阶次的控制信号α＇，在浮地型分数阶忆阻器的等效电路的端子C与浮地型分数阶忆阻器的等效电路的端子GND之间加有分数阶忆阻器状态变量初始值的控制信号x0＇，在浮地型分数阶忆阻器的等效电路的端子A与浮地型分数阶忆阻器的等效电路的端子D之间加有激励电压v(t)。
由电流传输器的特性可知，第一电流传输器2的端子E1o的电压输出值Vo1为：
Vo1＝R1i(t) (1)
第一乘法器4的端子P0的电压输出值VP0为：
VP0＝R1i(t)T1 (2)
第二乘法器20的端子P1的电压输出值VP1为：
VP1＝T3α (3)
第三乘法器19的端子P2的电压输出值VP2为：
VP2＝R1i(t)T1T3α (4)
第一加法器5的端子D0的电压输出值VD0为：
VD0＝R1i(t)T1(T3α+1) (5)
压控移相器6的端子的电压输出值为：
第四乘法器7的端子P3的电压输出值VP3为：
放大模块8的端子K12的电压输出值VK1为：
第六乘法器18的端子P5的电压输出值VP5为：
VP5＝x0α (9)
第五乘法器17的端子P4的电压输出值VP4为：
VP4＝R1i(t)x0α (10)
减法器16的端子C1的电压输出值VC1为：
VC1＝R1i(t)(x0α-1) (11)
第二加法器9的端子D1的电压输出值VD1为：
第七乘法器10的端子P6的电压输出值VP6为：
第三加法器11的端子D2的电压输出值VD2为：
由电流传输器的虚短特性可得，第二电流传输器13的端子E2-的电压值VE2-和第二电流传输器13的端子E2+的电压值Vo1满足：
VE2-＝VO1＝R1i(t) (15)
所以第二电流传输器13的端子E2-的电流IE2-为：
由电路连接和电流传输器的电路特性可得，第二电流传输器13的端子E2-的电流IE2-和第二电流传输器13的端子E2i的电流IE2i及第三电流传输器12的端子E3-的电流IE3-和第三电流传输器12的端子E3i的电流IE3i满足：
IE3i＝IE3-＝IE2i＝IE2-＝i(t) (17)
由电流传输器的虚短特性可得，第三电流传输器12的端子E3+的电压值VD2和第三电流传输器12的端子E3-的电压值VE3-满足：
由于分数阶忆阻器两端的电压v(t)为：
v(t)＝VA-VD (19)
同时
VA＝R2i(t) (20)
VD＝VE3- (21)
因此，分数阶忆阻器的等效电路两端的电压v(t)为：
又由分数阶忆阻器的等效电路两端的电压满足v(t)＝Rmi(t)，则分数阶忆阻器的等效电路的忆阻值Rm：
式(20)中：R1表示第一电阻3的电阻值；
R2表示第二电阻1的电阻值；
I表示施加的激励电压v(t)所产生的电流i(t)的幅值；
f表示施加的激励电压v(t)所产生的电流i(t)的频率值；
t表示以秒为单位的时间值；
T1表示第一运算模块21的电压输出值；
T2表示第二运算模块14的电压输出值；
T3表示第三运算模块22的电压输出值；
K1表示放大模块8的电压放大倍数；
α表示分数阶忆阻器的分数阶阶次，所述分数阶阶次等于分数阶忆阻器阶次的控制信号α＇的电压值；
x0表示分数阶忆阻器状态变量的初始值，所述状态变量的初始值等于分数阶忆阻器状态变量初始值的控制信号x0＇的电压值。
本实施例中：引入的分数阶忆阻器阶次的控制信号α＇经过第一运算模块21(第一运算模块21中的第一电压源24为1v电压源)运算后得到的第一运算模块21的电压输出值T1＝1-α；引入的分数阶忆阻器阶次的控制信号α＇经过第二运算模块14(第二运算模块14中的第二电压源30为1.5v电压源)运算后得到的第二运算模块14的电压输出值T2＝1.5-α。
本实施例中：第一电流传输器2的输出电压Vo1通过频率/电压转换器23和第三运算模块22(第三运算模块22中的第三电压源36为1v电压源)运算后得到第三运算模块22的电压输出值放大模块8的电压放大倍数
则由式20，本实施例的忆阻值Rm：
本具体实施方式与现有技术相比具有如下积极效果：
本具体实施方式在使用时所施加的激励电压v(t)产生的输入电流i(t)通过第二电阻(1)、第一电流传输器(2)、第一电阻(3)的作用后得到第一电流传输器(2)的输出电压Vo1，再经过压控移相器(6)移相和经过频率/电压转换器(23)检测输入信号的频率，同时第一电流传输器(2)的输出电压Vo1经过第一乘法器(4)、第三加法器(11)、减法器(16)、第五乘法器(17)和第一运算模块(21)、第三运算模块(22)、第二乘法器(20)、第三乘法器(19)、第一加法器(5)、第四乘法器(7)、放大模块(8)、第二加法器(9)、第六乘法器(18)、第二运算模块(14)、第七乘法器(10)、第二电流传输器(13)、第三电阻(15)、第三电流传输器(12)构成的运算电路后得到第三电流传输器(12)的输入电压VE3-，能精确模拟分数阶忆阻器的电气特性，同时能保证通过浮地型分数阶忆阻器的等效电路的端子A和端子D的电流相等，使得分数阶忆阻器的等效电路是浮地的，即等效电路的端子A和端子D都能与其它电路中的任意一个元件连接使用。
本具体实施方式在使用时引入分数阶忆阻器阶次的控制信号α＇，使得分数阶忆阻器的阶次随着分数阶忆阻器阶次的控制信号α＇的改变而改变，从而改变了分数阶忆阻器的电气特性，使得本具体实施方式能方便地模拟分数阶忆阻器在不同阶次时的电气特性，而且阶次的调整只需通过改变分数阶忆阻器阶次的控制信号α＇的大小就能完成，分数阶阶次调整方便、易于控制。
本具体实施方式在使用时引入分数阶忆阻器状态变量初始值的控制信号x0＇，使得分数阶忆阻器状态变量的初始值随着分数阶忆阻器状态变量初始值的控制信号x0＇的改变而改变，从而改变了分数阶忆阻器的电气特性。分数阶忆阻器状态变量初始值的调整只需改变分数阶忆阻器状态变量初始值的控制信号x0＇的大小就可以完成，分数阶忆阻器状态变量初始值调整方便、易于控制。
本具体实施方式采用的电阻、电容、分数阶忆阻器阶次的控制信号α＇和分数阶忆阻器状态变量初始值的控制信号x0＇均具有很高的精度，并且能准确地检测输入信号的频率，精度高。
因此，本具体实施方式能够精确模拟分数阶忆阻器的电气特性且精度高，浮地型分数阶忆阻器的等效电路的分数阶阶次和分数阶忆阻器状态变量初始值调整方便和易于控制，使用时等效电路的端子A和端子D都能与其他电路中的元件进行任意连接。
Claims (7)
1.一种浮地型分数阶忆阻器的等效电路，其特征在于所述浮地型分数阶忆阻器的等效电路分别设有浮地型分数阶忆阻器的等效电路的端子A、浮地型分数阶忆阻器的等效电路的端子D、浮地型分数阶忆阻器的等效电路的端子B、浮地型分数阶忆阻器的等效电路的端子C和浮地型分数阶忆阻器的等效电路的端子GND；
所述浮地型分数阶忆阻器的等效电路的端子A和第二电阻(1)的端子R21连接，第二电阻(1)的端子R22和第一电流传输器(2)的端子E1-连接，第一电流传输器(2)的端子E1i和第一电阻(3)的端子R12连接；第一电流传输器(2)的端子E1o分别与第一乘法器(4)的端子M0、压控移相器(6)的端子第三加法器(11)的端子B2、第五乘法器(17)的端子M4、减法器(16)的端子T1、频率/电压转换器(23)的端子Fi和第二电流传输器(13)的端子E2+连接；频率/电压转换器(23)的端子Vo和第三运算模块(22)的端子T31连接，第三运算模块(22)的端子T32和第二乘法器(20)的端子M1连接；
第一乘法器(4)的端子N0和第一运算模块(21)的端子T12连接，第一乘法器(4)的端子P0分别与第一加法器(5)的端子A0和第三乘法器(19)的端子M2连接，第三乘法器(19)的端子N2与第二乘法器(20)的端子P1连接；第一加法器(5)的端子B0和第三乘法器(19)的端子P2连接，第一加法器(5)的端子D0和第四乘法器(7)的端子M3连接，第四乘法器(7)的端子N3和压控移相器(6)的端子连接，第四乘法器(7)的端子P3和放大模块(8)的端子K11连接，放大模块(8)的端子K12和第二加法器(9)的端子A1连接；
第二加法器(9)的端子B1和减法器(16)的端子C1连接，第二加法器(9)的端子D1和第七乘法器(10)的端子M6连接，第七乘法器(10)的端子P6和第三加法器(11)的端子A2连接，第七乘法器(10)的端子N6和第二运算模块(14)的端子T22连接，减法器(16)的端子S1和第五乘法器(17)的端子P4连接，第五乘法器(17)的端子N4和第六乘法器(18)的端子P5连接，第三加法器(11)的端子D2和第三电流传输器(12)的端子E3+连接；第三电流传输器(12)的端子E3i和第二电流传输器(13)的端子E2i连接，第二电流传输器(13)的端子E2-和第三电阻(15)的端子R32连接；
所述浮地型分数阶忆阻器的等效电路的端子B分别与第一运算模块(21)的端子T11、第二乘法器(20)的端子N1、压控移相器(6)的端子第六乘法器(18)的端子N5和第二运算模块(14)的端子T21连接；
所述浮地型分数阶忆阻器的等效电路的端子D和第三电流传输器(12)的端子E3-连接；
所述浮地型分数阶忆阻器的等效电路的端子GND和第一电流传输器(2)的端子E1+、第一电阻(3)的端子R11、第三电阻(15)的端子R31分别连接；
所述浮地型分数阶忆阻器的等效电路的端子C和第六乘法器(18)的端子M5连接。
2.根据权利要求1所述的浮地型分数阶忆阻器的等效电路，其特征在于所述第一运算模块(21)由第一电压源(24)、第四电阻(25)、第五电阻(26)、第一运算放大器(27)、第七电阻(28)和第六电阻(29)组成；
第六电阻(29)的端子R62分别与第一运算放大器(27)的端子V1-和第七电阻(28)的端子R71连接；第一电压源(24)的端子U1和第四电阻(25)的端子R41连接，第四电阻(25)的端子R42分别与第五电阻(26)的端子R51和第一运算放大器(27)的端子V1+连接；
第五电阻(26)的端子R52和浮地型分数阶忆阻器的等效电路的端子GND连接；
所述第一运算模块(21)的两端分别设有端子T11和端子T12；第六电阻(29)的端子R61和第一运算模块(21)的端子T11连接，第一运算放大器(27)的端子V1o和第七电阻(28)的端子R72与第一运算模块(21)的端子T12连接。
3.根据权利要求1所述的浮地型分数阶忆阻器的等效电路，其特征在于所述第二运算模块(14)由第二电压源(30)、第八电阻(31)、第九电阻(32)、第二运算放大器(33)、第十一电阻(34)和第十电阻(35)组成；
第十电阻(35)的端子R102分别与第二运算放大器(33)的端子V2-和第十一电阻(34)的端子R111连接；第二电压源(30)的端子U2和第八电阻(31)的端子R81连接，第八电阻(31)的端子R82分别与第九电阻(32)的端子R91和第二运算放大器(33)的端子V2+连接；
第九电阻(32)的端子R92和浮地型分数阶忆阻器的等效电路的端子GND连接；
所述第二运算模块(14)的两端分别设有端子T21和端子T22，第十电阻(35)的端子R101和第二运算模块(14)的端子T21连接，第二运算放大器(33)的端子V2o和第十一电阻(34)的端子R112与第二运算模块(14)的端子T22连接。
4.根据权利要求1所述的浮地型分数阶忆阻器的等效电路，其特征在于所述第三运算模块(22)由第三电压源(36)、第十二电阻(37)、第十三电阻(38)、第十六电阻(39)、第十七电阻(40)、第四运算放大器(41)、第三运算放大器(42)、第十五电阻(43)和第十四电阻(44)组成；
第十二电阻(37)的端子R122分别与第三运算放大器(42)的端子V3+和第十三电阻(38)的端子R131连接；第三电压源(36)的端子U3和第十四电阻(44)的端子R141连接，第十四电阻(44)的端子R142分别与第三运算放大器(42)的端子V3-和第十五电阻(43)的端子R151连接，第三运算放大器(42)的端子V3o和第十五电阻(43)的端子R152与第十六电阻(39)的端子R161连接；第十六电阻(39)的端子R162分别与第四运算放大器(41)的端子V4-和第十七电阻(40)的端子R171连接；
第四运算放大器(41)的端子V4+和第十三电阻(38)的端子R132与浮地型分数阶忆阻器的等效电路的端子GND连接；
所述第三运算模块(22)的两端分别设有端子T31和端子T32，第十二电阻(37)的端子R121和第三运算模块(22)的端子T31连接，第十七电阻(40)的端子R172和第四运算放大器(41)的端子V4o与第三运算模块(22)的端子T32连接。
5.根据权利要求1所述的浮地型分数阶忆阻器的等效电路，其特征在于所述放大模块(8)由第十八电阻(45)、第十九电阻(46)、第二十电阻(47)、第二十一电阻(48)、第六运算放大器(49)和第五运算放大器(50)组成；
第十八电阻(45)的端子R182分别与第五运算放大器(50)的端子V5-和第十九电阻(46)的端子R191连接；第五运算放大器(50)的端子V5o和第十九电阻(46)的端子R192与第二十电阻(47)的端子R201连接，第二十电阻(47)的端子R202分别与第六运算放大器(49)的端子V6-和第二十一电阻(48)的端子R211连接；
第五运算放大器(50)的端子V5+和第六运算放大器(49)的端子V6+分别与浮地型分数阶忆阻器的等效电路的端子GND连接；
所述放大模块(8)的两端分别设有端子K11和端子K12，第十八电阻(45)的端子R181和放大模块(8)的端子K11连接，第六运算放大器(49)的端子V6o和第二十一电阻(48)的端子R212与放大模块(8)的端子K12连接。
6.根据权利要求1所述的浮地型分数阶忆阻器的等效电路，其特征在于所述压控移相器(6)由第一结型场效应晶体管(51)、第一电容(52)、第二十二电阻(53)、第二十三电阻(54)、第七运算放大器(55)、第二十五电阻(56)、第二十四电阻(57)、第二结型场效应晶体管(58)和第二电容(59)组成；
第一结型场效应晶体管(51)的端子G12分别与第一电容(52)的端子C11和第二十二电阻(53)的端子R221连接，第二十二电阻(53)的端子R222分别与第七运算放大器(55)的端子V7+和第二十三电阻(54)的端子R231连接；第二电容(59)的端子C22分别与第二结型场效应晶体管(58)的端子G21和第二十四电阻(57)的端子R241连接，第二十四电阻(57)的端子R242分别与第七运算放大器(55)的端子V7-和第二十五电阻(56)的端子R251连接；
第一电容(52)的端子C12、第二结型场效应晶体管(58)的端子G22和第二十三电阻(54)的端子R232分别与所述浮地型分数阶忆阻器的等效电路的端子GND连接；
所述压控移相器(6)分别设有端子端子和端子第一结型场效应晶体管(51)的端子G11和第二电容(59)的端子C21分别与压控移相器(6)的端子连接，第一结型场效应晶体管(51)的端子G13和第二结型场效应晶体管(58)的端子G23分别与压控移相器(6)的端子连接，第七运算放大器(55)的端子V7o和第二十五电阻(56)的端子R252与压控移相器(6)的端子连接。
7.一种如权利要求1所述的浮地型分数阶忆阻器的等效电路的使用方法，其特征在于使用时，在浮地型分数阶忆阻器的等效电路的端子B与浮地型分数阶忆阻器的等效电路的端子GND之间加有分数阶忆阻器阶次的控制信号α＇，在浮地型分数阶忆阻器的等效电路的端子C与浮地型分数阶忆阻器的等效电路的端子GND之间加有分数阶忆阻器状态变量初始值的控制信号x0＇，在浮地型分数阶忆阻器的等效电路的端子A与浮地型分数阶忆阻器的等效电路的端子D之间加有激励电压v(t)；
所述浮地型分数阶忆阻器的等效电路的忆阻值Rm：
式(1)中：R1表示第一电阻(3)的电阻值，
R2表示第二电阻(1)的电阻值，
I表示施加的激励电压v(t)所产生的电流i(t)的幅值，
f表示施加的激励电压v(t)所产生的电流i(t)的频率值，
t表示以秒为单位的时间值，
T1表示第一运算模块(21)的电压输出值，
T2表示第二运算模块(14)的电压输出值，
T3表示第三运算模块(22)的电压输出值，
K1表示放大模块(8)的电压放大倍数，
α表示分数阶忆阻器的分数阶阶次，所述分数阶阶次等于分数阶忆阻器阶次的控制信号α＇的电压值，
x0表示分数阶忆阻器状态变量的初始值，所述状态变量的初始值等于分数阶忆阻器状态变量初始值的控制信号x0＇的电压值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811167785.6A CN109408910B (zh) | 2018-10-08 | 2018-10-08 | 一种浮地型分数阶忆阻器的等效电路及其使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811167785.6A CN109408910B (zh) | 2018-10-08 | 2018-10-08 | 一种浮地型分数阶忆阻器的等效电路及其使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109408910A true CN109408910A (zh) | 2019-03-01 |
| CN109408910B CN109408910B (zh) | 2022-12-02 |
Family
ID=65466065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811167785.6A Active CN109408910B (zh) | 2018-10-08 | 2018-10-08 | 一种浮地型分数阶忆阻器的等效电路及其使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109408910B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110096811A (zh) * | 2019-05-05 | 2019-08-06 | 武汉科技大学 | 一种浮地型分数阶忆感器的等效电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101282884B1 (ko) * | 2012-03-20 | 2013-07-17 | 광운대학교 산학협력단 | 상보성 멤리스터 구동 회로 및 상보성 멤리스터의 제어 방법 |
| US20170324379A1 (en) * | 2016-04-28 | 2017-11-09 | Hewlett Packard Enterprise Development Lp | Spike train generating circuit |
| CN107947914A (zh) * | 2017-12-25 | 2018-04-20 | 西安理工大学 | 一种基于分数阶忆阻器的混沌电路 |
| CN108319797A (zh) * | 2018-03-09 | 2018-07-24 | 武汉科技大学 | 一种分数阶忆阻器的等效电路 |
-
2018
- 2018-10-08 CN CN201811167785.6A patent/CN109408910B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101282884B1 (ko) * | 2012-03-20 | 2013-07-17 | 광운대학교 산학협력단 | 상보성 멤리스터 구동 회로 및 상보성 멤리스터의 제어 방법 |
| US20170324379A1 (en) * | 2016-04-28 | 2017-11-09 | Hewlett Packard Enterprise Development Lp | Spike train generating circuit |
| CN107947914A (zh) * | 2017-12-25 | 2018-04-20 | 西安理工大学 | 一种基于分数阶忆阻器的混沌电路 |
| CN108319797A (zh) * | 2018-03-09 | 2018-07-24 | 武汉科技大学 | 一种分数阶忆阻器的等效电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110096811A (zh) * | 2019-05-05 | 2019-08-06 | 武汉科技大学 | 一种浮地型分数阶忆感器的等效电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109408910B (zh) | 2022-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108319797B (zh) | 一种分数阶忆阻器的等效电路 | |
| CN108334700A (zh) | 一种分数阶忆容器的等效电路 | |
| CN108509704B (zh) | 一种分数阶忆感器的等效电路 | |
| CN104333347B (zh) | 一种开关电流高斯低通滤波器 | |
| CN109408910A (zh) | 一种浮地型分数阶忆阻器的等效电路及其使用方法 | |
| AU2002243664A1 (en) | High speed filter | |
| CN102928660B (zh) | 基于fir数字滤波器的无功功率测量方法 | |
| KR970031265A (ko) | 정합필터장치(matched filter system) | |
| CN107508575B (zh) | 模拟有限脉冲响应滤波器 | |
| CN101782599B (zh) | 一种示波器显示庞加莱截面的电路 | |
| CN201100880Y (zh) | 基于pc104总线的模拟电阻 | |
| CN112666384B (zh) | 一种基于fpga的采样电路的采样方法 | |
| CN209030422U (zh) | 一种音箱数字控制系统 | |
| CN209543699U (zh) | 一种三阶类洛伦兹3+2型混沌电路 | |
| Fajfer | Medium voltage electrical system research using DSP-based real-time simulator | |
| JP2008147922A (ja) | Ａ／ｄ変換装置 | |
| CN110096811A (zh) | 一种浮地型分数阶忆感器的等效电路 | |
| CN109991452B (zh) | 一种在多数量级范围内实现任意波形输出的电流信号源 | |
| CN110147605A (zh) | 一种基于分数阶忆容器等效电路的低通滤波电路 | |
| CN103196581A (zh) | 用多组数字电位器模拟Pt100铂电阻的装置及该装置模拟Pt100铂电阻的方法 | |
| BenSaleh et al. | Field programmable gate array realization of microprogrammed controller based parallel digital FIR filter architecture | |
| Pandiev | VHDL-AMS Model Development for Digitally Programmable Monolithic Instrumentation Amplifiers | |
| CN203151447U (zh) | 电流模式五阶Marr小波滤波器电路 | |
| Moroz | High-Speed Precise Simulation Using Modified Z-Transform | |
| CN118092858A (zh) | 一种可调分数次幂的乘积运算电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |