CN112666384B - 一种基于fpga的采样电路的采样方法 - Google Patents
一种基于fpga的采样电路的采样方法 Download PDFInfo
- Publication number
- CN112666384B CN112666384B CN202011613531.XA CN202011613531A CN112666384B CN 112666384 B CN112666384 B CN 112666384B CN 202011613531 A CN202011613531 A CN 202011613531A CN 112666384 B CN112666384 B CN 112666384B
- Authority
- CN
- China
- Prior art keywords
- comparator
- output
- fpga
- sampling
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种基于FPGA的低成本采样电路,包括FPGA和比较器,FPGA包括输出管脚IO1和输入管脚IO2,输出管脚IO1串联RC滤波电路,比较器的反相输入端与RC滤波电路中电阻R的输出端连接,比较器的同相输入端连接采样信号,比较器同相输入端连接的信号和比较器反相输入端连接的信号通过比较器运算后由比较器输出端输出,比较器输出端连接FPGA的输入管脚IO2。本发明由于仅需要FPGA输入输出管脚IO、RC滤波以及比较器,本发明具有硬件电路结构简单、成本低廉的优势,同时该架构还具有采样可自由扩展多路通道、且采样精度可自由调节等优点。
Description
技术领域
本发明属于采样电路技术领域,尤其是一种基于FPGA的低成本采样电路及其采样方法。
背景技术
随着电子技术的不断发展,电子电路广泛应用于各个领域,例如机房监控系统、温度传感器控制系统、消防报警系统、自动化控制、远程数据采集系统都需要进行模拟量的采样。目前,在模拟信号转数字信号的采样设计中,大多以ADC采样芯片来实现该功能。如果采样通道数量众多,需要大量的ADC采样芯片,则会造成设备成本过高。在对采样实时要求不高,且有大量采样通道的场合,可采用MCU+RC(MCU芯片和RC电路)的采样电路方式,降低产品成本。但传统的MCU芯片的程序执行方式为顺序执行,因此在多通道同步采样系统中,MCU+RC的顺序采样架构容易造成采样信号的滞后。
发明内容
为了克服现有技术的不足,本发明提供了一种基于FPGA的低成本采样电路,该采样电路基于FPGA,可轻易扩充采样电路,且各采样通道并行处理,互不干扰,具有采样信号实时且产品成本低的优点。
为了实现上述目的,本发明采用的技术方案是:一种基于FPGA的低成本采样电路,包括FPGA和比较器,FPGA包括输出管脚IO1和输入管脚IO2,其特征在于:所述输出管脚IO1串联RC滤波电路,所述比较器的反相输入端与RC滤波电路中电阻R的输出端连接,比较器的同相输入端连接采样信号,比较器同相输入端连接的信号和比较器反相输入端连接的信号通过比较器运算后由比较器输出端输出,比较器输出端连接FPGA的输入管脚IO2。
另一发明目的,本发明还提供了一种如权利要求1所述的基于FPGA的采样电路的采样方法,其特征在于,包括以下步骤:①预先设置FPGA使得输出管脚IO1输出预设空占比为α的PWM波形,②输出管脚IO1输出的PWM波经RC电路滤波后,信号输出到比较器反相输入端,其电压值U=VDD×α,其中,VDD为FPGA的IO供电电压,③比较器同相端接采样电压Vin,若比较器输出为高电平,则Vin>U;若比较器输出为低电平,则Vin<U,④FPGA实时监控输入管脚IO2的电平,当输入管脚IO2电平翻转的瞬间,采样电压Vin等于比较器输入端的电压U,即Vin=VDD×α。
进一步的,所述步骤①中,1)对FPGA的系统时钟进行倍频设置,初始化duty=N,输出管脚IO2初始化为高电平;2)对时钟进行上升沿单周期计数至cnt=duty,使输出管脚IO1输出为低电平,同时继续保持对时钟进行上升沿单周期计数至cnt=M,再使输出管脚IO1输出为高电平,且时钟计数复位至cnt=0,这样,FPGA的输出管脚IO1输出的PWM波形的占空比α=N/M。
再进一步的,所述步骤①中,预设α=N/M后,经过步骤②后,进入步骤③,若cnt=M,输出管脚IO2输入的为高电平,即Vin>U,进入所述步骤2),且duty=duty+1,若cnt=M时,输出管脚IO2输入的为低电平,即Vin<U,进入所述步骤2),且duty=duty-1。
上述方案,与传统的MCU芯片+RC电路架构相比,FPGA具备并行设计电路的特点,可轻易扩充采样电路,且各采样通道并行处理,互不干扰,且采样信号实时更新的优点;同时,由于FPGA相较于传统MCU可工作在更高频率状态下,因此FPGA+RC采样电路架构比传统MCU+RC的采样架构可实现更高精度,即基于FPGA的RC采样架构实现了大于11位精度的采样。同时,由于仅需要FPGA输入输出IO、RC滤波以及比较器,整个硬件电路成本极其低廉。
下面结合附图对本发明作进一步描述。
附图说明
附图1为本发明具体实施例电路结构图。
具体实施方式
本发明的具体实施例如图1所示是基于FPGA的低成本采样电路,包括FPGA和比较器,FPGA包括输出管脚IO1和输入管脚IO2,输出管脚IO1串联RC滤波电路,比较器的反相输入端与RC滤波电路中电阻R的输出端连接,比较器的同相输入端连接采样信号,比较器同相输入端连接的信号和比较器反相输入端连接的信号通过比较器运算后由比较器输出端输出,比较器输出端连接FPGA的输入管脚IO2。若比较器输出端输出为高电平,则采样电压Vin>比较器反相输入端的电压U,若比较器输出端为低电平,则采样电压Vin<比较器反相输入端的电压U,直至实时监控到输入管脚IO2电平翻转时,则采样电压Vin等于比较器输出电平反转时对应的电压U(此时应当是约等于,但可忽略误差,即认为是采样电压Vin=U)。
具体的方法如下:①预先设置FPGA的输出管脚IO1输出预设空占比为α的PWM波形;如1)对FPGA的系统时钟进行倍频设置clk=300MHZ,初始化duty=1500,输出管脚IO2初始化为高电平;2)对时钟进行上升沿单周期计数至cnt=duty,使输出管脚IO1输出为低电平,同时继续保持对时钟进行上升沿单周期计数至cnt=3000,再使输出管脚IO1输出为高电平,且时钟计数复位至cnt=0,这样,FPGA的输出管脚IO1输出的PWM波形的占空比α=1500/3000=0.5;
②输出管脚IO1输出的PWM波经RC电路滤波后,信号输出到比较器反相输入端,其电压值U=VDD×α,其中,VDD为FPGA的IO供电电压,若FPGA的IO供电电压为稳定的+3.3V,则PWM经过RC后产生的稳定电压U=3.3V×0.5=1.65V;
③比较器同相端接采样电压Vin;若比较器输出为高电平,即若cnt=3000时,IO2输入的为高电平,即采样电压Vin>U,进入步骤2),对时钟进行上升沿单周期计数至cnt=duty,且duty=1500+1,若cnt=3000时,IO2输入为低电平,即采样电压Vin<U,进入步骤2),对时钟进行上升沿单周期计数至cnt=duty且duty=1500-1;
④FPGA实时监控输入管脚IO2的电平,只有当输入管脚IO2电平翻转的瞬间,采样电压Vin等于比较器输入端的电压U,即采样信号=VDD×α=3.3V×0.5=1.65V。由此实现模拟量到数字量的转变。
本发明不局限于上述具体实施方式,本领域一般技术人员根据本发明公开的内容,可以采用其他多种具体实施方式实施本发明的,或者凡是采用本发明的设计结构和思路,做简单变化或更改的,都落入本发明的保护范围。
Claims (1)
1.一种基于FPGA的采样电路的采样方法,其特征在于,包括以下步骤:①预先设置FPGA使得输出管脚IO1输出预设空占比为α的PWM波形,②输出管脚IO1输出的PWM波经RC电路滤波后,信号输出到比较器反相输入端,其电压值U=VDD×α,其中,VDD为FPGA的IO供电电压,③比较器同相端接采样电压Vin,若比较器输出为高电平,则Vin>U;若比较器输出为低电平,则Vin<U,④FPGA实时监控输入管脚IO2的电平,当输入管脚IO2电平翻转的瞬间,采样电压Vin等于比较器输入端的电压U,即Vin=VDD×α,
所述步骤①中,1)对FPGA的系统时钟进行倍频设置,初始化duty=N,输出管脚IO2初始化为高电平;2)对时钟进行上升沿单周期计数至cnt=duty,使输出管脚IO1输出为低电平,同时继续保持对时钟进行上升沿单周期计数至cnt=M,再使输出管脚IO1输出为高电平,且时钟计数复位至cnt=0,这样,FPGA的输出管脚IO1输出的PWM波形的占空比α=N/M,
所述步骤①中,预设α=N/M后,经过步骤②后,进入步骤③,若cnt=M,输出管脚IO2输入的为高电平,即Vin>U,进入所述步骤2),且duty=duty+1,若cnt=M时,输出管脚IO2输入的为低电平,即Vin<U,进入所述步骤2),且duty=duty-1;
所述基于FPGA的低成本采样电路包括FPGA和比较器,FPGA包括输出管脚IO1和输入管脚IO2,所述输出管脚IO1串联RC滤波电路,所述比较器的反相输入端与RC滤波电路中电阻R的输出端连接,比较器的同相输入端连接采样信号,比较器同相输入端连接的信号和比较器反相输入端连接的信号通过比较器运算后由比较器输出端输出,比较器输出端连接FPGA的输入管脚IO2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011613531.XA CN112666384B (zh) | 2020-12-30 | 2020-12-30 | 一种基于fpga的采样电路的采样方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011613531.XA CN112666384B (zh) | 2020-12-30 | 2020-12-30 | 一种基于fpga的采样电路的采样方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112666384A CN112666384A (zh) | 2021-04-16 |
CN112666384B true CN112666384B (zh) | 2023-03-24 |
Family
ID=75411207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011613531.XA Active CN112666384B (zh) | 2020-12-30 | 2020-12-30 | 一种基于fpga的采样电路的采样方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112666384B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114169273B (zh) * | 2022-02-11 | 2022-05-03 | 苏州浪潮智能科技有限公司 | 一种芯片模式设置电路和方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5764079A (en) * | 1996-03-11 | 1998-06-09 | Altera Corporation | Sample and load scheme for observability of internal nodes in a PLD |
WO2005015251A1 (en) * | 2003-07-15 | 2005-02-17 | Agilent Technologies, Inc. | Integrated circuit with bit error test capability |
EP2190121A1 (de) * | 2008-11-21 | 2010-05-26 | Sick Ag | Mehrkanaliger AD-Wandler |
US7952396B1 (en) * | 2008-09-08 | 2011-05-31 | University Of Central Florida Research Foundation, Inc. | AWG having arbitrary factor interpolator and fixed frequency DAC sampling clock |
EP2950110A1 (en) * | 2014-05-28 | 2015-12-02 | Nxp B.V. | Broad-range current measurement using duty cycling |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102427349A (zh) * | 2011-09-30 | 2012-04-25 | 清华大学 | 采用fpga的pwm脉宽调制电路 |
US10107841B2 (en) * | 2015-07-24 | 2018-10-23 | Texas Instruments Incorporated | Methods and apparatus for peak-voltage measurement of AC signals |
CN110928351B (zh) * | 2018-09-19 | 2021-06-01 | 华为技术有限公司 | 光学器件的功率检测装置、方法及设备 |
CN211652975U (zh) * | 2019-10-22 | 2020-10-09 | 深圳市优博讯科技股份有限公司 | 一种电压采样电路及电子装置 |
-
2020
- 2020-12-30 CN CN202011613531.XA patent/CN112666384B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5764079A (en) * | 1996-03-11 | 1998-06-09 | Altera Corporation | Sample and load scheme for observability of internal nodes in a PLD |
WO2005015251A1 (en) * | 2003-07-15 | 2005-02-17 | Agilent Technologies, Inc. | Integrated circuit with bit error test capability |
US7952396B1 (en) * | 2008-09-08 | 2011-05-31 | University Of Central Florida Research Foundation, Inc. | AWG having arbitrary factor interpolator and fixed frequency DAC sampling clock |
EP2190121A1 (de) * | 2008-11-21 | 2010-05-26 | Sick Ag | Mehrkanaliger AD-Wandler |
EP2950110A1 (en) * | 2014-05-28 | 2015-12-02 | Nxp B.V. | Broad-range current measurement using duty cycling |
Non-Patent Citations (2)
Title |
---|
Astria Nur Irfansyah等.Stochastic flash ADC considering comparator metastability implemented in FPGA.《2017 2nd International Conference on Automation, Cognitive Science, Optics, Micro Electro--Mechanical System, and Information Technology (ICACOMIT)》.2018, * |
基于FPGA和DSP的高精度采集器的设计;张海丹等;《北京印刷学院学报》;第26卷(第3期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112666384A (zh) | 2021-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104218951B (zh) | 半导体器件以及半导体器件的操作方法 | |
CN109274369B (zh) | 一种闪烁脉冲数字化的方法及装置 | |
CN112666384B (zh) | 一种基于fpga的采样电路的采样方法 | |
CN108471303B (zh) | 一种基于fpga的可编程纳秒级定时精度脉冲发生器 | |
EP2073384A2 (en) | Method and apparatus for time-differential comparison of an analog signal | |
CN108270410B (zh) | 一种带宽与增益多级可调的程控放大器及控制方法 | |
CN104640053A (zh) | 扬声器的直流阻抗检测方法、电路以及d类音频放大器 | |
CN103684458A (zh) | 模数转换器保护电路、数字电源、数字信号的处理方法和处理模块及电路保护方法 | |
CN111158291A (zh) | 基于边沿控制的高精度pwm信号产生及检测系统 | |
CN111007770A (zh) | 一种波形发生及回采系统 | |
CN203720258U (zh) | 一种电压电流暂态信号高速同步数据采样装置 | |
CN106788438B (zh) | 一种电压到时间转换电路 | |
CN213846621U (zh) | 一种新型精密的绝对值电路 | |
CN115541961A (zh) | 一种多路正负脉冲电流同步采样电路 | |
CN109547024B (zh) | 多信号的检测方法和检测控制装置 | |
CN220457381U (zh) | 一种内置多种参考电压比较器的ic芯片 | |
CN211652975U (zh) | 一种电压采样电路及电子装置 | |
CN112532210A (zh) | 一种可调节脉冲信号发生器 | |
CN203708281U (zh) | 遥测多功能码型变换装置 | |
CN211263604U (zh) | 一种高精度数字频率计 | |
CN110895125A (zh) | 一种电子雷管芯片内部时钟校准方法 | |
CN111162785A (zh) | 一种模数转换器时分复用采样电路及方法 | |
CN114397953B (zh) | 一种集成电路mcu设计中的复位滤波电路设计实现方法 | |
CN219145372U (zh) | 一种多路信号隔离采样电路及电源系统 | |
CN214751415U (zh) | 一种编码器可任意分频并任意扩展的电路系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |