CN108509704B - 一种分数阶忆感器的等效电路 - Google Patents
一种分数阶忆感器的等效电路 Download PDFInfo
- Publication number
- CN108509704B CN108509704B CN201810242223.7A CN201810242223A CN108509704B CN 108509704 B CN108509704 B CN 108509704B CN 201810242223 A CN201810242223 A CN 201810242223A CN 108509704 B CN108509704 B CN 108509704B
- Authority
- CN
- China
- Prior art keywords
- terminal
- resistance
- operational amplifier
- connection
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明涉及一种分数阶忆感器的等效电路。其技术方案是：分数阶忆感器的等效电路的输入电流i(t)通过积分模块(1)、第一电阻(2)和电流传输器(3)作用，得到输出电压V01；再经过压控移相器(9)移相、经过频率/电压转换器(21)检测输入信号的频率和经过第三加法器(23)的作用，得到电流传输器(3)的输入电压VS3。引入的分数阶忆感器阶次的控制信号α＇用来改变分数阶忆感器的阶次，引入的分数阶忆感器状态变量初始值的控制信号x0＇用来改变分数阶忆感器状态变量的初始值。本发明不仅能够准确地模拟分数阶忆感器的电气特性且精度高，此外分数阶忆感器阶次和分数阶忆感器状态变量初始值调整方便并易于控制。
Description
技术领域
本发明属于忆感器的等效电路技术领域。具体涉及一种分数阶忆感器的等效电路。
背景技术
1971年，蔡少棠教授根据电路基本理论，猜想还存在一种表征电荷和磁通关系的基本电路元件，这个元件被他命名为忆阻器。随着忆阻器的实物出现以后，2009年，Ventra等人又提出了两种新型电路元器件的概念：忆感器与忆容器(Ventra M D,Pershin Y V,Chua L O.Circuit Elements With Memory:Memristors,Memcapacitors,andMeminductors[J].Proceedings of the IEEE,2009,97(10):1715-1716)，由于它们具有独特的记忆功能，近年来，在电子电路领域受到人们的广泛关注。
目前，记忆元器件还处于实验室研究阶段，没有现成的商品化产品出现，研究人员只能通过搭建它的等效电路对其进行研究。2013年，梁燕、于东升等人根据忆感器和忆阻器之间的转换关系，设计了一种磁通控制型忆感器的等效模型(梁燕,于东升,陈昊.基于模拟电路的新型忆感器等效模型[J].物理学报,2013,62(15):158501-10)，该模型包含了一个寄生电阻。2015年，王光义、靳培培等人发明了“一种实现忆感器特性的模拟电路”(CN205232190U)，该电路是一种磁控忆感器等效模拟电路，且不含寄生电阻，但它的一端只能接地，这就限制了它在电路中的使用范围。2016年，杨凌、苏婧等人从忆感器的定义出发，设计了一种不包含忆阻器的磁控忆感“浮地”电路模拟器(杨凌,苏婧,黄麟,等.一种磁控忆感模拟器的设计及其特性分析[J].电子科技大学学报,2016,45(5):744-749)，该电路模拟器是“浮地”的工作方式，可以接入电路的任意一个地方，但其忆感模拟器是整数阶的。
以上所述忆感器等效电路都是整数阶的，而实际物理系统在本质上是分数阶的，整数阶微积分难以准确地描述实际的物理系统。因此，只有分数阶微积分建立的模型才能更好地描述这样的系统(张艳珠.分数阶微积分理论及其应用研究[D].[博士论文]东北大学,2008,7-34)，在处理电路与系统中的非线性问题，特别是分析忆感器等记忆元件的非线性特性时，分数阶微积分将会成为一种新的工具。
现阶段分数阶忆感器模型的研究还比较少。2012年，Ivo Petras、YangQuan Chen等人提出了分数阶记忆电路元器件的概念，并推导出了分数阶忆感器的数学模型(IvoChen YQ.Fractional-order circuit elements with memory[C].CarpathianControl Conference.IEEE,2012:552-558)。2016年，吴宇鑫在分析了忆阻器和忆感器转换条件的基础上，使用分数阶忆阻器构造出了一种分数阶忆感器模型(吴宇鑫.一种忆阻器的分数阶模型及其应用研究[D].[硕士论文]武汉科技大学,2016)。这些少量的分数阶忆感器模型，仅仅停留在理论分析和仿真验证阶段，还没有由常规的电子元器件构成的分数阶忆感器等效电路出现。
发明内容
本发明旨在克服现有技术的缺陷，目的是提供一种不仅能够准确地模拟分数阶忆感器的电气特性且精度高的分数阶忆感器的等效电路，所述分数阶忆感器的等效电路的分数阶忆感器阶次和分数阶忆感器状态变量初始值调整方便并易于控制。
为实现上述发明目的，本发明采用的技术方案是：所述分数阶忆感器的等效电路设有分数阶忆感器的等效电路的端子A、分数阶忆感器的等效电路的端子B、分数阶忆感器的等效电路的端子C和分数阶忆感器的等效电路的端子GND；分数阶忆感器阶次的控制信号α＇加在分数阶忆感器的等效电路的端子B与分数阶忆感器的等效电路的端子GND之间；分数阶忆感器状态变量初始值的控制信号x0＇加在分数阶忆感器的等效电路的端子C与分数阶忆感器的等效电路的端子GND之间。
所述分数阶忆感器的等效电路的端子A与积分模块的端子J1连接，积分模块的端子J2与电流传输器的端子E1-连接，电流传输器的端子E1+与第三加法器的端子S3连接，电流传输器的端子E1i与第一电阻的端子R11连接；电流传输器的端子E1o分别与第一乘法器的端子X1、频率/电压转换器的端子Fi、第三放大模块的端子K31、第二放大模块的端子K21和第五乘法器的端子Y5连接。
第一乘法器的端子Y1与第一运算模块的端子W12连接，第一乘法器的端子Z1与第一放大模块的端子K11连接，第一放大模块的端子K12与第二乘法器的端子X2连接，第三运算模块的端子W32与第二乘法器的端子Y2连接；第二乘法器的端子Z2与压控移相器的端子连接，压控移相器的端子与第一加法器的端子A1连接，第一加法器的端子B1与第四运算模块的端子W42连接，第四运算模块的端子W41与第八乘法器的端子Z8连接，第一加法器的端子S1与第四乘法器的端子Y4连接；第五运算模块的端子W52与第四乘法器的端子X4连接，第四乘法器的端子Z4与第六运算模块的端子W61连接；第六运算模块的端子W62分别与第五乘法器的端子X5、第六乘法器的端子X6和第六乘法器的端子Y6连接；第五乘法器的端子Z5与第二加法器的端子B2连接，第六乘法器的端子Z6与第七乘法器的端子Y7连接，第二放大模块的端子K22与第七乘法器的端子X7连接，第七乘法器的端子Z7与第二加法器的端子A2连接，第二加法器的端子S2与第三加法器的端子A3连接，第三放大模块的端子K32与第三加法器的端子B3连接。
频率/电压转换器的端子Vo与第二运算模块的端子W21连接，第二运算模块的端子W22与第三乘法器的端子X3连接，第三乘法器的端子Z3与第三运算模块的端子W31连接。
所述分数阶忆感器的等效电路的端子GND与第一电阻的端子R12连接。
所述分数阶忆感器的等效电路的端子B分别与第八乘法器的端子Y8、第一运算模块的端子W11、第三乘法器的端子Y3、第五运算模块的端子W51和压控移相器的端子连接。
分数阶忆感器的等效电路的端子C与第八乘法器的端子X8连接。
所述的分数阶忆感器的等效电路的忆感值Lm：
Lm＝K3·R1+K2·R1·(W6)2+R1·W6 (1)
式(1)中：R1表示第一电阻的电阻值；
K2表示第二放大模块的电压放大倍数；
K3表示第三放大模块的电压放大倍数；
W6表示第六运算模块的电压输出值；
式(2)中：K1表示第一放大模块的电压放大倍数；
R1表示第一电阻的电阻值；
W1表示第一运算模块的电压输出值；
W3表示第三运算模块的电压输出值；
W3＝1-W2·α (3)
W4表示第四运算模块的电压输出值；
W4＝0.9·x0·α-0.9 (4)
W5表示第五运算模块的电压输出值；
I表示输入电流i(t)的幅值；
α表示分数阶忆感器的阶次，所述分数阶忆感器的阶次等于分数阶忆感器阶次的控制信号α＇的电压值；
f表示输入电流i(t)的频率；
t表示以秒为单位的时间值。
式(3)中：W2表示第二运算模块的电压输出值；
α表示分数阶忆感器的阶次，所述分数阶忆感器的阶次等于分数阶忆感器阶次的控制信号α＇的电压值。
式(4)中：x0表示分数阶忆感器状态变量的初始值，所述状态变量的初始值等于分数阶忆感器状态变量初始值的控制信号x0＇的电压值。
所述第一运算模块由第二电阻、第三电阻、第一运算放大器、第四电阻、第五电阻、第二运算放大器、第六电阻、第七电阻和第一电压源组成。
第二电阻的端子R22分别与第三电阻的端子R31和第一运算放大器的端子V1-连接；第三电阻的端子R32和第一运算放大器的端子V1o与第四电阻的端子R41连接，第四电阻的端子R42分别与第五电阻的端子R51和第二运算放大器的端子V2+连接；第一电压源的端子U1与第七电阻的端子R71连接，第七电阻的端子R72分别与第二运算放大器的端子V2-和第六电阻的端子R61连接；第一运算放大器的端子V1+和第五电阻的端子R52与分数阶忆感器的等效电路的端子GND连接。
所述第一运算模块设有端子W11和端子W12；第二电阻的端子R21与第一运算模块的端子W11连接，第二运算放大器的端子V2o和第六电阻的端子R62与第一运算模块的端子W12连接。
所述第二运算模块由第二电压源、第八电阻、第九电阻、第十电阻、第四运算放大器、第十一电阻、第三运算放大器、第十二电阻和第十三电阻组成。
第十三电阻的端子R132分别与第三运算放大器的端子V3-和第十二电阻的端子R121连接；第二电压源的端子U2与第八电阻的端子R81连接，第八电阻的端子R82分别与第九电阻的端子R91和第三运算放大器的端子V3+连接；第三运算放大器的端子V3o和第十二电阻的端子R122与第十一电阻的端子R111连接，第十一电阻的端子R112分别与第十电阻的端子R101和第四运算放大器的端子V4-连接；第九电阻的端子R92和第四运算放大器的端子V4+与分数阶忆感器的等效电路的端子GND连接。
所述第二运算模块设有端子W21和端子W22；第十三电阻的端子R131与第二运算模块的端子W21连接，第十电阻的端子R102和第四运算放大器的端子V4o与第二运算模块的端子W22连接。
所述第三运算模块由第三电压源、第十四电阻、第十五电阻、第五运算放大器、第十六电阻和第十七电阻组成。
第十七电阻的端子R172分别与第五运算放大器的端子V5-和第十六电阻的端子R161连接；第三电压源的端子U3与第十四电阻的端子R141连接，第十四电阻的端子R142分别与第十五电阻的端子R151和第五运算放大器的端子V5+连接，第十五电阻的端子R152与分数阶忆感器的等效电路的端子GND连接。
所述第三运算模块设有端子W31和端子W32；第十七电阻的端子R171与第三运算模块的端子W31连接，第五运算放大器的端子V5o和第十六电阻的端子R162与第三运算模块的端子W32连接。
所述第四运算模块由第十八电阻、第十九电阻、第六运算放大器、第二十电阻、第二十一电阻、第七运算放大器、第二十二电阻、第二十三电阻和第四电压源组成。
第十八电阻的端子R182分别与第十九电阻的端子R191和第六运算放大器的端子V6-连接，第十九电阻的端子R192和第六运算放大器的端子V6o与第二十电阻的端子R201连接，第二十电阻的端子R202分别与第二十一电阻的端子R211和第七运算放大器的端子V7-连接；第四电压源的端子U4与第二十三电阻的端子R231连接，第二十三电阻的端子R232分别与第七运算放大器的端子V7+和第二十二电阻的端子R221连接；第六运算放大器的端子V6+和第二十一电阻的端子R212与分数阶忆感器的等效电路的端子GND连接。
所述第四运算模块设有端子W41和端子W42；第十八电阻的端子R181与第四运算模块的端子W41连接，第七运算放大器的端子V7o和第二十二电阻的端子R222与第四运算模块的端子W42连接。
所述第五运算模块由第二十四电阻、第二十五电阻、第八运算放大器、第二十六电阻、第二十七电阻、第九运算放大器、第二十八电阻、第二十九电阻和第五电压源组成。
第二十四电阻的端子R242分别与第二十五电阻的端子R251和第八运算放大器的端子V8-连接，第二十五电阻的端子R252和第八运算放大器的端子V8o与第二十六电阻的端子R261连接，第二十六电阻的端子R262分别与第二十七电阻的端子R271和第九运算放大器的端子V9+连接；第五电压源的端子U5与第二十九电阻的端子R291连接，第二十九电阻的端子R292分别与第九运算放大器的端子V9-和第二十八电阻的端子R281连接；第八运算放大器的端子V8+和第二十七电阻的端子R272与分数阶忆感器的等效电路的端子GND连接。
所述第五运算模块(15设有端子W51和端子W52；第二十四电阻的端子R241与第五运算模块的端子W51连接，第九运算放大器的端子V9o和第二十八电阻的端子R282与第五运算模块的端子W52连接。
所述第六运算模块由第六电压源、第三十电阻、第三十一电阻、第十运算放大器、第三十二电阻和第三十三电阻组成。
第三十三电阻的端子R332分别与第十运算放大器的端子V10+和第三十二电阻的端子R321连接；第六电压源的端子U6与第三十电阻的端子R301连接，第三十电阻的端子R302分别与第三十一电阻的端子R311和第十运算放大器的端子V10-连接，第三十一电阻的端子R312与分数阶忆感器的等效电路的端子GND连接。
所述第六运算模块设有端子W61和端子W62；第三十三电阻的端子R331与第六运算模块的端子W61连接，第十运算放大器的端子V10o和第三十二电阻的端子R322与第六运算模块的端子W62连接。
所述第一放大模块由第三十四电阻、第三十五电阻、第十一运算放大器、第三十六电阻、第三十七电阻和第十二运算放大器组成。
第三十四电阻的端子R342分别与第三十五电阻的端子R351和第十一运算放大器的端子V11-连接，第三十五电阻的端子R352和第十一运算放大器的端子V11o与第三十六电阻的端子R361连接，第三十六电阻的端子R362分别与第三十七电阻的端子R371和第十二运算放大器的端子V12-连接；第十一运算放大器的端子V11+和第十二运算放大器的端子V12+与分数阶忆感器的等效电路的端子GND连接。
所述第一放大模块设有端子K11和端子K12；第三十四电阻的端子R341与第一放大模块的端子K11连接，第三十七电阻的端子R372和第十二运算放大器的端子V12o与第一放大模块的端子K12连接。
所述第二放大模块由第三十八电阻、第三十九电阻、第十三运算放大器、第四十电阻、第四十一电阻和第十四运算放大器组成。
第三十八电阻的端子R382分别与第三十九电阻的端子R391和第十三运算放大器的端子V13-连接，第三十九电阻的端子R392和第十三运算放大器的端子V13o与第四十电阻的端子R401连接，第四十电阻的端子R402分别与第四十一电阻的端子R411和第十四运算放大器的端子V14-连接；第十三运算放大器的端子V13+和第十四运算放大器的端子V14+与分数阶忆感器的等效电路的端子GND连接。
所述第二放大模块设有端子K21和端子K22；第三十八电阻的端子R381与第二放大模块的端子K21连接，第四十一电阻的端子R412和第十四运算放大器的端子V14o与第二放大模块的端子K22连接。
所述第三放大模块由第四十二电阻、第四十三电阻、第十五运算放大器、第四十四电阻、第四十五电阻和第十六运算放大器组成。
第四十二电阻的端子R422分别与第四十三电阻的端子R431和第十五运算放大器的端子V15-连接，第四十三电阻的端子R432和第十五运算放大器的端子V15o与第四十四电阻的端子R441连接，第四十四电阻的端子R442分别与第四十五电阻的端子R451和第十六运算放大器的端子V16-连接；第十五运算放大器的端子V15+和第十六运算放大器的端子V16+与分数阶忆感器的等效电路的端子GND连接。
所述第三放大模块设有端子K31和端子K32；第四十二电阻的端子R421与第三放大模块的端子K31连接，第四十五电阻的端子R452和第十六运算放大器的端子V16o与第三放大模块的端子K32连接。
所述积分模块由第四十六电阻、第一电容、第十七运算放大器、第四十七电阻、第四十八电阻和第十八运算放大器组成。
第四十六电阻的端子R462分别与第一电容的端子C11和第十七运算放大器的端子V17-连接；第一电容的端子C12和第十七运算放大器的端子V17o与第四十七电阻的端子R471连接，第四十七电阻的端子R472分别与第四十八电阻的端子R481和第十八运算放大器的端子V18-连接；第十七运算放大器的端子V17+和第十八运算放大器的端子V18+与分数阶忆感器的等效电路的端子GND连接。
所述积分模块设有端子J1和端子J2；第四十六电阻的端子R461与积分模块的端子J1连接，第四十八电阻的端子R482和第十八运算放大器的端子V18o与积分模块的端子J2连接。
所述压控移相器由第一结型场效应晶体管、第二电容、第四十九电阻、第五十电阻、第十九运算放大器、第五十一电阻、第五十二电阻、第二结型场效应晶体管和第三电容组成。
第一结型场效应晶体管的端子G12分别与第二电容的端子C21和第四十九电阻的端子R491连接，第四十九电阻的端子R492分别与第五十电阻的端子R501和第十九运算放大器的端子V19+连接；第三电容的端子C32分别与第二结型场效应晶体管的端子G21和第五十二电阻的端子R521连接，第五十二电阻的端子R522分别与第五十一电阻的端子R511和第十九运算放大器的端子V19-连接；第二电容的端子C22、第二结型场效应晶体管的端子G22和第五十电阻的端子R502与分数阶忆感器的等效电路的端子GND连接。
所述压控移相器设有端子端子和端子第一结型场效应晶体管的端子G11和第三电容的端子C31与压控移相器的端子连接，第一结型场效应晶体管的端子G13和第二结型场效应晶体管的端子G23与压控移相器的端子连接，第十九运算放大器的端子V19o和第五十一电阻的端子R512与压控移相器的端子连接。
由于采用上述技术方案，本发明具有如下积极效果：
本发明的输入电流i(t)通过积分模块、第一电阻和电流传输器的作用得到输出电压V01，再经过压控移相器移相和频率/电压转换器检测输入信号的频率；同时电流传输器的输出电压V01经过第一乘法器、第一放大模块、第二乘法器、第一加法器、第一运算模块、第三运算模块、第四运算模块、第四乘法器、第二运算模块、第三乘法器、第五运算模块、第六运算模块、第五乘法器、第六乘法器、第二放大模块、第七乘法器、第二加法器、第三放大模块、第八乘法器和第三加法器构成的运算电路后得到电流传输器的输入电压能精确模拟分数阶忆感器的电气特性。
本发明引入分数阶忆感器阶次的控制信号α＇，使得分数阶忆感器的阶次随着分数阶忆感器阶次的控制信号α＇的改变而改变，从而改变了分数阶忆感器的电气特性，这样就使得本发明能方便地模拟分数阶忆感器在不同阶次时的电气特性，而且阶次的调整只需通过改变分数阶忆感器阶次的控制信号α＇的大小就能完成。故分数阶阶次调整方便并易于控制。
本发明引入分数阶忆感器状态变量初始值的控制信号x0＇，使得分数阶忆感器状态变量初始值随着分数阶忆感器状态变量初始值的控制信号x0＇的改变而改变，从而改变了分数阶忆感器的电气特性。分数阶忆感器状态变量初始值的调整只需改变分数阶忆感器状态变量初始值的控制信号x0＇的大小就能完成。故分数阶忆感器状态变量初始值调整方便并易于控制。
本发明采用的电阻、电容、分数阶忆感器阶次的控制信号α＇和分数阶忆感器状态变量初始值的控制信号x0＇均具有很高的精度，并且能准确地检测输入信号的频率，精度高。
因此，本发明不仅能够准确地模拟分数阶忆感器的电气特性且精度高，所述分数阶忆感器的等效电路的分数阶忆感器阶次和分数阶忆感器状态变量初始值调整方便并易于控制。
附图说明
图1是本发明的一种结构示意图；
图2是图1中的第一运算模块5的结构示意图；
图3是图1中的第二运算模块19的结构示意图；
图4是图1中的第三运算模块8的结构示意图；
图5是图1中的第四运算模块10的结构示意图；
图6是图1中的第五运算模块15的结构示意图；
图7是图1中的第六运算模块13的结构示意图；
图8是图1中的第一放大模块6的结构示意图；
图9是图1中的第二放大模块18的结构示意图；
图10是图1中的第三放大模块24的结构示意图；
图11是图1中的积分模块1的结构示意图；
图12是图1中的压控移相器9的结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步的描述，并非对本发明保护范围的限制。
实施例1
一种分数阶忆感器的等效电路。如图1所示：所述分数阶忆感器的等效电路设有分数阶忆感器的等效电路的端子A、分数阶忆感器的等效电路的端子B、分数阶忆感器的等效电路的端子C和分数阶忆感器的等效电路的端子GND；分数阶忆感器阶次的控制信号α＇加在分数阶忆感器的等效电路的端子B与分数阶忆感器的等效电路的端子GND之间；分数阶忆感器状态变量初始值的控制信号x0＇加在分数阶忆感器的等效电路的端子C与分数阶忆感器的等效电路的端子GND之间。
所述分数阶忆感器的等效电路的端子A与积分模块(1)的端子J1连接，积分模块(1)的端子J2与电流传输器(3)的端子E1-连接，电流传输器(3)的端子E1+与第三加法器(23)的端子S3连接，电流传输器(3)的端子E1i与第一电阻(2)的端子R11连接；电流传输器(3)的端子E1o分别与第一乘法器(4)的端子X1、频率/电压转换器(21)的端子Fi、第三放大模块(24)的端子K31、第二放大模块(18)的端子K21和第五乘法器(14)的端子Y5连接。
第一乘法器(4)的端子Y1与第一运算模块(5)的端子W12连接，第一乘法器(4)的端子Z1与第一放大模块(6)的端子K11连接，第一放大模块(6)的端子K12与第二乘法器(7)的端子X2连接，第三运算模块(8)的端子W32与第二乘法器(7)的端子Y2连接；第二乘法器(7)的端子Z2与压控移相器(9)的端子连接，压控移相器(9)的端子与第一加法器(11)的端子A1连接，第一加法器(11)的端子B1与第四运算模块(10)的端子W42连接，第四运算模块(10)的端子W41与第八乘法器(25)的端子Z8连接，第一加法器(11)的端子S1与第四乘法器(12)的端子Y4连接；第五运算模块(15)的端子W52与第四乘法器(12)的端子X4连接，第四乘法器(12)的端子Z4与第六运算模块(13)的端子W61连接；第六运算模块(13)的端子W62分别与第五乘法器(14)的端子X5、第六乘法器(16)的端子X6和第六乘法器(16)的端子Y6连接；第五乘法器(14)的端子Z5与第二加法器(22)的端子B2连接，第六乘法器(16)的端子Z6与第七乘法器(20)的端子Y7连接，第二放大模块(18)的端子K22与第七乘法器(20)的端子X7连接，第七乘法器(20)的端子Z7与第二加法器(22)的端子A2连接，第二加法器(22)的端子S2与第三加法器(23)的端子A3连接，第三放大模块(24)的端子K32与第三加法器(23)的端子B3连接。
频率/电压转换器(21)的端子Vo与第二运算模块(19)的端子W21连接，第二运算模块(19)的端子W22与第三乘法器(17)的端子X3连接，第三乘法器(17)的端子Z3与第三运算模块(8)的端子W31连接。
所述分数阶忆感器的等效电路的端子GND与第一电阻(2)的端子R12连接。
所述分数阶忆感器的等效电路的端子B分别与第八乘法器(25)的端子Y8、第一运算模块(5)的端子W11、第三乘法器(17)的端子Y3、第五运算模块(15)的端子W51和压控移相器(9)的端子连接。
分数阶忆感器的等效电路的端子C与第八乘法器(25)的端子X8连接。
如图2所示：所述第一运算模块(5)由第二电阻(26)、第三电阻(27)、第一运算放大器(28)、第四电阻(29)、第五电阻(30)、第二运算放大器(31)、第六电阻(32)、第七电阻(33)和第一电压源(34)组成。
第二电阻(26)的端子R22分别与第三电阻(27)的端子R31和第一运算放大器(28)的端子V1-连接；第三电阻(27)的端子R32和第一运算放大器(28)的端子V1o与第四电阻(29)的端子R41连接，第四电阻(29)的端子R42分别与第五电阻(30)的端子R51和第二运算放大器(31)的端子V2+连接；第一电压源(34)的端子U1与第七电阻(33)的端子R71连接，第七电阻(33)的端子R72分别与第二运算放大器(31)的端子V2-和第六电阻(32)的端子R61连接；第一运算放大器(28)的端子V1+和第五电阻(30)的端子R52与分数阶忆感器的等效电路的端子GND连接。
所述第一运算模块(5)设有端子W11和端子W12；第二电阻(26)的端子R21与第一运算模块(5)的端子W11连接，第二运算放大器(31)的端子V2o和第六电阻(32)的端子R62与第一运算模块(5)的端子W12连接。
如图3所示：所述第二运算模块(19)由第二电压源(35)、第八电阻(36)、第九电阻(37)、第十电阻(38)、第四运算放大器(39)、第十一电阻(40)、第三运算放大器(41)、第十二电阻(42)和第十三电阻(43)组成。
第十三电阻(43)的端子R132分别与第三运算放大器(41)的端子V3-和第十二电阻(42)的端子R121连接；第二电压源(35)的端子U2与第八电阻(36)的端子R81连接，第八电阻(36)的端子R82分别与第九电阻(37)的端子R91和第三运算放大器(41)的端子V3+连接；第三运算放大器(41)的端子V3o和第十二电阻(42)的端子R122与第十一电阻(40)的端子R111连接，第十一电阻(40)的端子R112分别与第十电阻(38)的端子R101和第四运算放大器(39)的端子V4-连接；第九电阻(37)的端子R92和第四运算放大器(39)的端子V4+与分数阶忆感器的等效电路的端子GND连接。
所述第二运算模块(19)设有端子W21和端子W22；第十三电阻(43)的端子R131与第二运算模块(19)的端子W21连接，第十电阻(38)的端子R102和第四运算放大器(39)的端子V4o与第二运算模块(19)的端子W22连接。
如图4所示：所述第三运算模块(8)由第三电压源(44)、第十四电阻(45)、第十五电阻(46)、第五运算放大器(47)、第十六电阻(48)和第十七电阻(49)组成。
第十七电阻(49)的端子R172分别与第五运算放大器(47)的端子V5-和第十六电阻(48)的端子R161连接；第三电压源(44)的端子U3与第十四电阻(45)的端子R141连接，第十四电阻(45)的端子R142分别与第十五电阻(46)的端子R151和第五运算放大器(47)的端子V5+连接，第十五电阻(46)的端子R152与分数阶忆感器的等效电路的端子GND连接。
所述第三运算模块(8)设有端子W31和端子W32；第十七电阻(49)的端子R171与第三运算模块(8)的端子W31连接，第五运算放大器(47)的端子V5o和第十六电阻(48)的端子R162与第三运算模块(8)的端子W32连接。
如图5所示：所述第四运算模块(10)由第十八电阻(50)、第十九电阻(51)、第六运算放大器(52)、第二十电阻(53)、第二十一电阻(54)、第七运算放大器(55)、第二十二电阻(56)、第二十三电阻(57)和第四电压源(58)组成。
第十八电阻(50)的端子R182分别与第十九电阻(51)的端子R191和第六运算放大器(52)的端子V6-连接，第十九电阻(51)的端子R192和第六运算放大器(52)的端子V6o与第二十电阻(53)的端子R201连接，第二十电阻(53)的端子R202分别与第二十一电阻(54)的端子R211和第七运算放大器(55)的端子V7-连接；第四电压源(58)的端子U4与第二十三电阻(57)的端子R231连接，第二十三电阻(57)的端子R232分别与第七运算放大器(55)的端子V7+和第二十二电阻(56)的端子R221连接；第六运算放大器(52)的端子V6+和第二十一电阻(54)的端子R212与分数阶忆感器的等效电路的端子GND连接。
所述第四运算模块(10)设有端子W41和端子W42；第十八电阻(50)的端子R181与第四运算模块(10)的端子W41连接，第七运算放大器(55)的端子V7o和第二十二电阻(56)的端子R222与第四运算模块(10)的端子W42连接。
如图6所示：所述第五运算模块(15)由第二十四电阻(59)、第二十五电阻(60)、第八运算放大器(61)、第二十六电阻(62)、第二十七电阻(63)、第九运算放大器(64)、第二十八电阻(65)、第二十九电阻(66)和第五电压源(67)组成。
第二十四电阻(59)的端子R242分别与第二十五电阻(60)的端子R251和第八运算放大器(61)的端子V8-连接，第二十五电阻(60)的端子R252和第八运算放大器(61)的端子V8o与第二十六电阻(62)的端子R261连接，第二十六电阻(62)的端子R262分别与第二十七电阻(63)的端子R271和第九运算放大器(64)的端子V9+连接；第五电压源(67)的端子U5与第二十九电阻(66)的端子R291连接，第二十九电阻(66)的端子R292分别与第九运算放大器(64)的端子V9-和第二十八电阻(65)的端子R281连接；第八运算放大器(61)的端子V8+和第二十七电阻(63)的端子R272与分数阶忆感器的等效电路的端子GND连接。
所述第五运算模块(15设有端子W51和端子W52；第二十四电阻(59)的端子R241与第五运算模块(15)的端子W51连接，第九运算放大器(64)的端子V9o和第二十八电阻(65)的端子R282与第五运算模块(15)的端子W52连接。
如图7所示：所述第六运算模块(13)由第六电压源(68)、第三十电阻(69)、第三十一电阻(70)、第十运算放大器(71)、第三十二电阻(72)和第三十三电阻(73)组成。
第三十三电阻(73)的端子R332分别与第十运算放大器(71)的端子V10+和第三十二电阻(72)的端子R321连接；第六电压源(68)的端子U6与第三十电阻(69)的端子R301连接，第三十电阻(69)的端子R302分别与第三十一电阻(70)的端子R311和第十运算放大器(71)的端子V10-连接，第三十一电阻(70)的端子R312与分数阶忆感器的等效电路的端子GND连接。
所述第六运算模块(13)设有端子W61和端子W62；第三十三电阻(73)的端子R331与第六运算模块(13)的端子W61连接，第十运算放大器(71)的端子V10o和第三十二电阻(72)的端子R322与第六运算模块(13)的端子W62连接。
如图8所示：所述第一放大模块(6)由第三十四电阻(74)、第三十五电阻(75)、第十一运算放大器(76)、第三十六电阻(77)、第三十七电阻(78)和第十二运算放大器(79)组成。
第三十四电阻(74)的端子R342分别与第三十五电阻(75)的端子R351和第十一运算放大器(76)的端子V11-连接，第三十五电阻(75)的端子R352和第十一运算放大器(76)的端子V11o与第三十六电阻(77)的端子R361连接，第三十六电阻(77)的端子R362分别与第三十七电阻(78)的端子R371和第十二运算放大器(79)的端子V12-连接；第十一运算放大器(76)的端子V11+和第十二运算放大器(79)的端子V12+与分数阶忆感器的等效电路的端子GND连接。
所述第一放大模块(6)设有端子K11和端子K12；第三十四电阻(74)的端子R341与第一放大模块(6)的端子K11连接，第三十七电阻(78)的端子R372和第十二运算放大器(79)的端子V12o与第一放大模块(6)的端子K12连接。
如图9所示：所述第二放大模块(18)由第三十八电阻(80)、第三十九电阻(81)、第十三运算放大器(82)、第四十电阻(83)、第四十一电阻(84)和第十四运算放大器(85)组成。
第三十八电阻(80)的端子R382分别与第三十九电阻(81)的端子R391和第十三运算放大器(82)的端子V13-连接，第三十九电阻(81)的端子R392和第十三运算放大器(82)的端子V13o与第四十电阻(83)的端子R401连接，第四十电阻(83)的端子R402分别与第四十一电阻(84)的端子R411和第十四运算放大器(85)的端子V14-连接；第十三运算放大器(82)的端子V13+和第十四运算放大器(85)的端子V14+与分数阶忆感器的等效电路的端子GND连接。
所述第二放大模块(18)设有端子K21和端子K22；第三十八电阻(80)的端子R381与第二放大模块(18)的端子K21连接，第四十一电阻(84)的端子R412和第十四运算放大器(85)的端子V14o与第二放大模块(18)的端子K22连接。
如图10所示：所述第三放大模块(24)由第四十二电阻(86)、第四十三电阻(87)、第十五运算放大器(88)、第四十四电阻(89)、第四十五电阻(90)和第十六运算放大器(91)组成。
第四十二电阻(86)的端子R422分别与第四十三电阻(87)的端子R431和第十五运算放大器(88)的端子V15-连接，第四十三电阻(87)的端子R432和第十五运算放大器(88)的端子V15o与第四十四电阻(89)的端子R441连接，第四十四电阻(89)的端子R442分别与第四十五电阻(90)的端子R451和第十六运算放大器(91)的端子V16-连接；第十五运算放大器(88)的端子V15+和第十六运算放大器(91)的端子V16+与分数阶忆感器的等效电路的端子GND连接。
所述第三放大模块(24)设有端子K31和端子K32；第四十二电阻(86)的端子R421与第三放大模块(24)的端子K31连接，第四十五电阻(90)的端子R452和第十六运算放大器(91)的端子V16o与第三放大模块(24)的端子K32连接。
如图11所示：所述积分模块(1)由第四十六电阻(92)、第一电容(93)、第十七运算放大器(94)、第四十七电阻(95)、第四十八电阻(96)和第十八运算放大器(97)组成。
第四十六电阻(92)的端子R462分别与第一电容(93)的端子C11和第十七运算放大器(94)的端子V17-连接；第一电容(93)的端子C12和第十七运算放大器(94)的端子V17o与第四十七电阻(95)的端子R471连接，第四十七电阻(95)的端子R472分别与第四十八电阻(96)的端子R481和第十八运算放大器(97)的端子V18-连接；第十七运算放大器(94)的端子V17+和第十八运算放大器(97)的端子V18+与分数阶忆感器的等效电路的端子GND连接。
所述积分模块(1)设有端子J1和端子J2；第四十六电阻(92)的端子R461与积分模块(1)的端子J1连接，第四十八电阻(96)的端子R482和第十八运算放大器(97)的端子V18o与积分模块(1)的端子J2连接。
如图12所示：所述压控移相器(9)由第一结型场效应晶体管(98)、第二电容(99)、第四十九电阻(100)、第五十电阻(101)、第十九运算放大器(102)、第五十一电阻(103)、第五十二电阻(104)、第二结型场效应晶体管(105)和第三电容(106)组成。
第一结型场效应晶体管(98)的端子G12分别与第二电容(99)的端子C21和第四十九电阻(100)的端子R491连接，第四十九电阻(100)的端子R492分别与第五十电阻(101)的端子R501和第十九运算放大器(102)的端子V19+连接；第三电容(106)的端子C32分别与第二结型场效应晶体管(105)的端子G21和第五十二电阻(104)的端子R521连接，第五十二电阻(104)的端子R522分别与第五十一电阻(103)的端子R511和第十九运算放大器(102)的端子V19-连接；第二电容(99)的端子C22、第二结型场效应晶体管(105)的端子G22和第五十电阻(101)的端子R502与分数阶忆感器的等效电路的端子GND连接。
所述压控移相器(9)设有端子端子和端子第一结型场效应晶体管(98)的端子G11和第三电容(106)的端子C31与压控移相器(9)的端子连接，第一结型场效应晶体管(98)的端子G13和第二结型场效应晶体管(105)的端子G23与压控移相器(9)的端子连接，第十九运算放大器(102)的端子V19o和第五十一电阻(103)的端子R512与压控移相器(9)的端子连接。
本实施例中：分数阶忆感器的等效电路的端子A的输入电流i(t)＝I·sin(2πft)，分数阶忆感器阶次的控制信号α＇加在分数阶忆感器的等效电路的端子B与分数阶忆感器的等效电路的端子GND之间，用来改变分数阶忆感器的阶次；分数阶忆感器状态变量初始值的控制信号x0＇加在分数阶忆感器的等效电路的端子C与分数阶忆感器的等效电路的端子GND之间,用来改变分数阶忆感器状态变量的初始值。
积分模块(1)的端子J2的电压输出值为分数阶忆感器等效电路的磁通量的值，为：
由电流传输器的特性可知，电流传输器(3)的端子E1+的电压VS3和电流传输器(3)的端子E1-的电压之间满足：
电流传输器(3)的端子E1o的电压输出值V01和分数阶忆感器的等效电路的端子A的输入电流i(t)之间满足：
V01＝R1·i(t) (3)
第一乘法器(4)的端子Z1的电压输出值VZ1为：
VZ1＝W1·R1·i(t) (4)
第一放大模块(6)的端子K12的电压输出值VK1为：
VK1＝W1·K1·R1·i(t) (5)
第二乘法器(7)的端子Z2的电压输出值VZ2为：
VZ2＝W3·W1·K1·R1·i(t) (6)
压控移相器(9)的端子的电压输出值为：
第一加法器(11)的端子S1的电压输出值VS1为：
第四乘法器(12)的端子Z4的电压输出值VZ4为：
第六运算模块(13)的端子W62的电压输出值W6为：
第五乘法器(14)的端子Z5的电压输出值VZ5为：
VZ5＝R1·i(t)·W6 (11)
第六乘法器(16)的端子Z6的电压输出值VZ6为：
VZ6＝(W6)2 (12)
第二放大模块(18)的端子K22的电压输出值VK2为：
VK2＝K2·R1·i(t) (13)
第七乘法器(20)的端子Z7的电压输出值VZ7为：
VZ7＝K2·R1·i(t)·(W6)2 (14)
第二加法器(22)的端子S2的电压输出值VS2为：
VS2＝K2·R1·i(t)·(W6)2+R1·i(t)·W6 (15)
第三放大模块(24)的端子K32的电压输出值VK3为：
VK3＝K3·R1·i(t) (16)
第三加法器(23)的端子S3的电压输出值VS3为：
VS3＝K3·R1·i(t)+K2·R1·i(t)·(W6)2+R1·i(t)·W6 (17)
第八乘法器(25)的端子Z8的电压输出值VZ8为：
VZ8＝x0·α (18)
第四运算模块(10)的端子W42的电压输出值W4为：
W4＝0.9x0·α-0.9 (19)
第三乘法器(17)的端子Z3的电压输出值VZ3为：
VZ3＝W2·α (20)
第三运算模块(8)的端子W32的电压输出值W3为：
W3＝1-W2·α (21)
由式(1)～(21)可知，分数阶忆感器的等效电路的磁通量的值为：
又由于分数阶忆感器的等效电路的磁通量的值则分数阶忆感器的等效电路的忆感值Lm：
Lm＝K3·R1+K2·R1·(W6)2+R1·W6 (23)
式(1)～(23)中：V(t)表示分数阶忆感器等效电路的端子A和分数阶忆感器的等效电路的端子GND之间的电压值；
R表示第四十六电阻(92)的电阻值；
C表示第一电容(93)的电容值；
R1表示第一电阻(2)的电阻值；
i(t)表示分数阶忆感器的等效电路的输入电流，i(t)＝I·sin(2πft)；
K2表示第二放大模块(18)的电压放大倍数；
K3表示第三放大模块(24)的电压放大倍数；
W6表示第六运算模块(13)的电压输出值；
K1表示第一放大模块(6)的电压放大倍数；
W1表示第一运算模块(5)的电压输出值；
W3表示第三运算模块(8)的电压输出值；
W4表示第四运算模块(10)的电压输出值；
W5表示第五运算模块(15)的电压输出值；
I表示输入电流i(t)的幅值；
α表示分数阶忆感器的分数阶阶次，所述分数阶阶次等于分数阶忆感器阶次控制信号α＇的电压值；
f表示输入信号的频率；
t表示以秒为单位的时间值；
W2表示第二运算模块(19)的电压输出值；
x0表示分数阶忆感器状态变量的初始值，所述状态变量的初始值等于分数阶忆感器状态变量初始值的控制信号x0＇的电压值。
本实施例中：引入的分数阶忆感器阶次的控制信号α＇经过第一运算模块(5)(第一运算模块(5)中的第一电压源(34)的电压为-0.9V)运算后得到的第一运算模块(5)的电压输出值W1＝-0.658α+0.9；引入的分数阶忆感器阶次的控制信号α＇经过第五运算模块(15)(第五运算模块(15)中的第五电压源(67)的电压为-1V)运算后得到的第五运算模块(5)的电压输出值W5＝-0.5α+1。
本实施例中：引入的分数阶忆感器阶次的控制信号α＇和分数阶忆感器状态变量初始值的控制信号x0＇经过第八乘法器(25)和第四运算模块(10)(第四运算模块(10)中的第四电压源(58)的电压为-0.9V)运算后得到的第四运算模块(10)的电压输出值W4＝0.9α·x0-0.9。
本实施例中：电流传输器3的端子E1o的电压输出值V01经过频率/电压转换器21和第二运算模块(19)(第二运算模块(19)中的第二电压源(35)的电压为1V)运算后得到的第二运算模块(19)的电压输出值W2＝-0.11(1-f)。
本实施例中：第二运算模块(19)的电压输出值W2和引入的分数阶忆感器阶次的控制信号α＇经过第三乘法器(17)和第三运算模块(8)(第三运算模块(8)中的第三电压源(44)的电压为1V)运算后得到的第三运算模块(8)的电压输出值W3＝1-W2·α＝1+0.11(1-f)·α。
本实施例中：第四乘法器(12)的端子Z4的电压输出值VZ4经过第六运算模块(13)(第六运算模块(13)中的第六电压源(68)的电压为-1V)运算后得到的第六运算模块(13)的电压输出值W6为：
本实施例中：第一放大模块(6)的电压放大倍数第二放大模块(18)的电压放大倍数K2＝2，第三放大模块(24)的电压放大倍数K3＝0.14。
则由式(23)，本实施例的忆感值Lm：
本具体实施方式与现有技术相比，具有如下积极效果：
本具体实施方式的输入电流i(t)通过积分模块(1)、第一电阻(2)和电流传输器(3)的作用得到输出电压V01，再经过压控移相器(9)移相和频率/电压转换器(21)检测输入信号的频率；同时电流传输器(3)的输出电压V01经过第一乘法器(4)、第一放大模块(6)、第二乘法器(7)、第一加法器(11)、第一运算模块(5)、第三运算模块(8)、第四运算模块(10)、第四乘法器(12)、第二运算模块(19)、第三乘法器(17)、第五运算模块(15)、第六运算模块(13)、第五乘法器(14)、第六乘法器(16)、第二放大模块(18)、第七乘法器(20)、第二加法器(22)、第三放大模块(24)、第八乘法器(25)和第三加法器(23)构成的运算电路后得到电流传输器的输入电压能精确模拟分数阶忆感器的电气特性。
本具体实施方式引入分数阶忆感器阶次的控制信号α＇，使得分数阶忆感器的阶次随着分数阶忆感器阶次的控制信号α＇的改变而改变，从而改变了分数阶忆感器的电气特性，这样就使得本具体实施方式能方便地模拟分数阶忆感器在不同阶次时的电气特性，而且阶次的调整只需通过改变分数阶忆感器阶次的控制信号α＇的大小就能完成。故分数阶阶次调整方便并易于控制。
本具体实施方式引入分数阶忆感器状态变量初始值的控制信号x0＇，使得分数阶忆感器状态变量初始值随着分数阶忆感器状态变量初始值的控制信号x0＇的改变而改变，从而改变了分数阶忆感器的电气特性。分数阶忆感器状态变量初始值的调整只需改变分数阶忆感器状态变量初始值的控制信号x0＇的大小就能完成。故分数阶忆感器状态变量初始值调整方便并易于控制。
本具体实施方式采用的电阻、电容、分数阶忆感器阶次的控制信号α＇和分数阶忆感器状态变量初始值的控制信号x0＇均具有很高的精度，并且能准确地检测输入信号的频率，精度高。
因此，本具体实施方式不仅能够准确地模拟分数阶忆感器的电气特性且精度高，所述分数阶忆感器的等效电路的分数阶忆感器阶次和分数阶忆感器状态变量初始值调整方便并易于控制。
Claims (6)
1.一种分数阶忆感器的等效电路，其特征在于所述分数阶忆感器的等效电路设有分数阶忆感器的等效电路的端子A、分数阶忆感器的等效电路的端子B、分数阶忆感器的等效电路的端子C和分数阶忆感器的等效电路的端子GND；分数阶忆感器阶次的控制信号α＇加在分数阶忆感器的等效电路的端子B与分数阶忆感器的等效电路的端子GND之间；分数阶忆感器状态变量初始值的控制信号x0＇加在分数阶忆感器的等效电路的端子C与分数阶忆感器的等效电路的端子GND之间；
所述分数阶忆感器的等效电路的端子A与积分模块(1)的端子J1连接，积分模块(1)的端子J2与电流传输器(3)的端子E1-连接，电流传输器(3)的端子E1+与第三加法器(23)的端子S3连接，电流传输器(3)的端子E1i与第一电阻(2)的端子R11连接；电流传输器(3)的端子E1o分别与第一乘法器(4)的端子X1、频率/电压转换器(21)的端子Fi、第三放大模块(24)的端子K31、第二放大模块(18)的端子K21和第五乘法器(14)的端子Y5连接；
第一乘法器(4)的端子Y1与第一运算模块(5)的端子W12连接，第一乘法器(4)的端子Z1与第一放大模块(6)的端子K11连接，第一放大模块(6)的端子K12与第二乘法器(7)的端子X2连接，第三运算模块(8)的端子W32与第二乘法器(7)的端子Y2连接；第二乘法器(7)的端子Z2与压控移相器(9)的端子连接，压控移相器(9)的端子与第一加法器(11)的端子A1连接，第一加法器(11)的端子B1与第四运算模块(10)的端子W42连接，第四运算模块(10)的端子W41与第八乘法器(25)的端子Z8连接，第一加法器(11)的端子S1与第四乘法器(12)的端子Y4连接；第五运算模块(15)的端子W52与第四乘法器(12)的端子X4连接，第四乘法器(12)的端子Z4与第六运算模块(13)的端子W61连接；第六运算模块(13)的端子W62分别与第五乘法器(14)的端子X5、第六乘法器(16)的端子X6和第六乘法器(16)的端子Y6连接；第五乘法器(14)的端子Z5与第二加法器(22)的端子B2连接，第六乘法器(16)的端子Z6与第七乘法器(20)的端子Y7连接，第二放大模块(18)的端子K22与第七乘法器(20)的端子X7连接，第七乘法器(20)的端子Z7与第二加法器(22)的端子A2连接，第二加法器(22)的端子S2与第三加法器(23)的端子A3连接，第三放大模块(24)的端子K32与第三加法器(23)的端子B3连接；
频率/电压转换器(21)的端子Vo与第二运算模块(19)的端子W21连接，第二运算模块(19)的端子W22与第三乘法器(17)的端子X3连接，第三乘法器(17)的端子Z3与第三运算模块(8)的端子W31连接；
所述分数阶忆感器的等效电路的端子GND与第一电阻(2)的端子R12连接；
所述分数阶忆感器的等效电路的端子B分别与第八乘法器(25)的端子Y8、第一运算模块(5)的端子W11、第三乘法器(17)的端子Y3、第五运算模块(15)的端子W51和压控移相器(9)的端子连接；
分数阶忆感器的等效电路的端子C与第八乘法器(25)的端子X8连接；
所述的分数阶忆感器的等效电路的忆感值Lm：
Lm＝K3·R1+K2·R1·(W6)2+R1·W6 (1)
式(1)中：R1表示第一电阻(2)的电阻值，
K2表示第二放大模块(18)的电压放大倍数，
K3表示第三放大模块(24)的电压放大倍数，
W6表示第六运算模块(13)的电压输出值，
式(2)中：K1表示第一放大模块(6)的电压放大倍数，
R1表示第一电阻(2)的电阻值，
W1表示第一运算模块(5)的电压输出值，
W3表示第三运算模块(8)的电压输出值，
W3＝1-W2·α (3)
W4表示第四运算模块(10)的电压输出值，
W4＝0.9·x0·α-0.9 (4)
W5表示第五运算模块(15)的电压输出值，
I表示输入电流i(t)的幅值，
α表示分数阶忆感器的阶次，所述分数阶忆感器的阶次等于分数阶忆感器阶次的控制信号α＇的电压值，
f表示输入电流i(t)的频率，
t表示以秒为单位的时间值；
式(3)中：W2表示第二运算模块(19)的电压输出值，
α表示分数阶忆感器的阶次，所述分数阶忆感器的阶次等于分数阶忆感器阶次的控制信号α＇的电压值；
式(4)中：x0表示分数阶忆感器状态变量的初始值，所述状态变量的初始值等于分数阶忆感器状态变量初始值的控制信号x0＇的电压值；
所述第一运算模块(5)由第二电阻(26)、第三电阻(27)、第一运算放大器(28)、第四电阻(29)、第五电阻(30)、第二运算放大器(31)、第六电阻(32)、第七电阻(33)和第一电压源(34)组成；
第二电阻(26)的端子R22分别与第三电阻(27)的端子R31和第一运算放大器(28)的端子V1-连接；第三电阻(27)的端子R32和第一运算放大器(28)的端子V1o与第四电阻(29)的端子R41连接，第四电阻(29)的端子R42分别与第五电阻(30)的端子R51和第二运算放大器(31)的端子V2+连接；第一电压源(34)的端子U1与第七电阻(33)的端子R71连接，第七电阻(33)的端子R72分别与第二运算放大器(31)的端子V2-和第六电阻(32)的端子R61连接；第一运算放大器(28)的端子V1+和第五电阻(30)的端子R52与分数阶忆感器的等效电路的端子GND连接；
所述第一运算模块(5)设有端子W11和端子W12；第二电阻(26)的端子R21与第一运算模块(5)的端子W11连接，第二运算放大器(31)的端子V2o和第六电阻(32)的端子R62与第一运算模块(5)的端子W12连接；
所述第二运算模块(19)由第二电压源(35)、第八电阻(36)、第九电阻(37)、第十电阻(38)、第四运算放大器(39)、第十一电阻(40)、第三运算放大器(41)、第十二电阻(42)和第十三电阻(43)组成；
第十三电阻(43)的端子R132分别与第三运算放大器(41)的端子V3-和第十二电阻(42)的端子R121连接；第二电压源(35)的端子U2与第八电阻(36)的端子R81连接，第八电阻(36)的端子R82分别与第九电阻(37)的端子R91和第三运算放大器(41)的端子V3+连接；第三运算放大器(41)的端子V3o和第十二电阻(42)的端子R122与第十一电阻(40)的端子R111连接，第十一电阻(40)的端子R112分别与第十电阻(38)的端子R101和第四运算放大器(39)的端子V4-连接；第九电阻(37)的端子R92和第四运算放大器(39)的端子V4+与分数阶忆感器的等效电路的端子GND连接；
所述第二运算模块(19)设有端子W21和端子W22；第十三电阻(43)的端子R131与第二运算模块(19)的端子W21连接，第十电阻(38)的端子R102和第四运算放大器(39)的端子V4o与第二运算模块(19)的端子W22连接；
所述第三运算模块(8)由第三电压源(44)、第十四电阻(45)、第十五电阻(46)、第五运算放大器(47)、第十六电阻(48)和第十七电阻(49)组成；
第十七电阻(49)的端子R172分别与第五运算放大器(47)的端子V5-和第十六电阻(48)的端子R161连接；第三电压源(44)的端子U3与第十四电阻(45)的端子R141连接，第十四电阻(45)的端子R142分别与第十五电阻(46)的端子R151和第五运算放大器(47)的端子V5+连接，第十五电阻(46)的端子R152与分数阶忆感器的等效电路的端子GND连接；
所述第三运算模块(8)设有端子W31和端子W32；第十七电阻(49)的端子R171与第三运算模块(8)的端子W31连接，第五运算放大器(47)的端子V5o和第十六电阻(48)的端子R162与第三运算模块(8)的端子W32连接；
所述第四运算模块(10)由第十八电阻(50)、第十九电阻(51)、第六运算放大器(52)、第二十电阻(53)、第二十一电阻(54)、第七运算放大器(55)、第二十二电阻(56)、第二十三电阻(57)和第四电压源(58)组成；
第十八电阻(50)的端子R182分别与第十九电阻(51)的端子R191和第六运算放大器(52)的端子V6-连接，第十九电阻(51)的端子R192和第六运算放大器(52)的端子V6o与第二十电阻(53)的端子R201连接，第二十电阻(53)的端子R202分别与第二十一电阻(54)的端子R211和第七运算放大器(55)的端子V7-连接；第四电压源(58)的端子U4与第二十三电阻(57)的端子R231连接，第二十三电阻(57)的端子R232分别与第七运算放大器(55)的端子V7+和第二十二电阻(56)的端子R221连接；第六运算放大器(52)的端子V6+和第二十一电阻(54)的端子R212与分数阶忆感器的等效电路的端子GND连接；
所述第四运算模块(10)设有端子W41和端子W42；第十八电阻(50)的端子R181与第四运算模块(10)的端子W41连接，第七运算放大器(55)的端子V7o和第二十二电阻(56)的端子R222与第四运算模块(10)的端子W42连接；
所述第五运算模块(15)由第二十四电阻(59)、第二十五电阻(60)、第八运算放大器(61)、第二十六电阻(62)、第二十七电阻(63)、第九运算放大器(64)、第二十八电阻(65)、第二十九电阻(66)和第五电压源(67)组成；
第二十四电阻(59)的端子R242分别与第二十五电阻(60)的端子R251和第八运算放大器(61)的端子V8-连接，第二十五电阻(60)的端子R252和第八运算放大器(61)的端子V8o与第二十六电阻(62)的端子R261连接，第二十六电阻(62)的端子R262分别与第二十七电阻(63)的端子R271和第九运算放大器(64)的端子V9+连接；第五电压源(67)的端子U5与第二十九电阻(66)的端子R291连接，第二十九电阻(66)的端子R292分别与第九运算放大器(64)的端子V9-和第二十八电阻(65)的端子R281连接；第八运算放大器(61)的端子V8+和第二十七电阻(63)的端子R272与分数阶忆感器的等效电路的端子GND连接；
所述第五运算模块(15设有端子W51和端子W52；第二十四电阻(59)的端子R241与第五运算模块(15)的端子W51连接，第九运算放大器(64)的端子V9o和第二十八电阻(65)的端子R282与第五运算模块(15)的端子W52连接；
所述第六运算模块(13)由第六电压源(68)、第三十电阻(69)、第三十一电阻(70)、第十运算放大器(71)、第三十二电阻(72)和第三十三电阻(73)组成；
第三十三电阻(73)的端子R332分别与第十运算放大器(71)的端子V10+和第三十二电阻(72)的端子R321连接；第六电压源(68)的端子U6与第三十电阻(69)的端子R301连接，第三十电阻(69)的端子R302分别与第三十一电阻(70)的端子R311和第十运算放大器(71)的端子V10-连接，第三十一电阻(70)的端子R312与分数阶忆感器的等效电路的端子GND连接；
所述第六运算模块(13)设有端子W61和端子W62；第三十三电阻(73)的端子R331与第六运算模块(13)的端子W61连接，第十运算放大器(71)的端子V10o和第三十二电阻(72)的端子R322与第六运算模块(13)的端子W62连接。
2.根据权利要求1所述的分数阶忆感器的等效电路，其特征在于所述第一放大模块(6)由第三十四电阻(74)、第三十五电阻(75)、第十一运算放大器(76)、第三十六电阻(77)、第三十七电阻(78)和第十二运算放大器(79)组成；
第三十四电阻(74)的端子R342分别与第三十五电阻(75)的端子R351和第十一运算放大器(76)的端子V11-连接，第三十五电阻(75)的端子R352和第十一运算放大器(76)的端子V11o与第三十六电阻(77)的端子R361连接，第三十六电阻(77)的端子R362分别与第三十七电阻(78)的端子R371和第十二运算放大器(79)的端子V12-连接；第十一运算放大器(76)的端子V11+和第十二运算放大器(79)的端子V12+与分数阶忆感器的等效电路的端子GND连接；
所述第一放大模块(6)设有端子K11和端子K12；第三十四电阻(74)的端子R341与第一放大模块(6)的端子K11连接，第三十七电阻(78)的端子R372和第十二运算放大器(79)的端子V12o与第一放大模块(6)的端子K12连接。
3.根据权利要求1所述的分数阶忆感器的等效电路，其特征在于所述第二放大模块(18)由第三十八电阻(80)、第三十九电阻(81)、第十三运算放大器(82)、第四十电阻(83)、第四十一电阻(84)和第十四运算放大器(85)组成；
第三十八电阻(80)的端子R382分别与第三十九电阻(81)的端子R391和第十三运算放大器(82)的端子V13-连接，第三十九电阻(81)的端子R392和第十三运算放大器(82)的端子V13o与第四十电阻(83)的端子R401连接，第四十电阻(83)的端子R402分别与第四十一电阻(84)的端子R411和第十四运算放大器(85)的端子V14-连接；第十三运算放大器(82)的端子V13+和第十四运算放大器(85)的端子V14+与分数阶忆感器的等效电路的端子GND连接；
所述第二放大模块(18)设有端子K21和端子K22；第三十八电阻(80)的端子R381与第二放大模块(18)的端子K21连接，第四十一电阻(84)的端子R412和第十四运算放大器(85)的端子V14o与第二放大模块(18)的端子K22连接。
4.根据权利要求1所述的分数阶忆感器的等效电路，其特征在于所述第三放大模块(24)由第四十二电阻(86)、第四十三电阻(87)、第十五运算放大器(88)、第四十四电阻(89)、第四十五电阻(90)和第十六运算放大器(91)组成；
第四十二电阻(86)的端子R422分别与第四十三电阻(87)的端子R431和第十五运算放大器(88)的端子V15-连接，第四十三电阻(87)的端子R432和第十五运算放大器(88)的端子V15o与第四十四电阻(89)的端子R441连接，第四十四电阻(89)的端子R442分别与第四十五电阻(90)的端子R451和第十六运算放大器(91)的端子V16-连接；第十五运算放大器(88)的端子V15+和第十六运算放大器(91)的端子V16+与分数阶忆感器的等效电路的端子GND连接；
所述第三放大模块(24)设有端子K31和端子K32；第四十二电阻(86)的端子R421与第三放大模块(24)的端子K31连接，第四十五电阻(90)的端子R452和第十六运算放大器(91)的端子V16o与第三放大模块(24)的端子K32连接。
5.根据权利要求1所述的分数阶忆感器的等效电路，其特征在于所述积分模块(1)由第四十六电阻(92)、第一电容(93)、第十七运算放大器(94)、第四十七电阻(95)、第四十八电阻(96)和第十八运算放大器(97)组成；
第四十六电阻(92)的端子R462分别与第一电容(93)的端子C11和第十七运算放大器(94)的端子V17-连接；第一电容(93)的端子C12和第十七运算放大器(94)的端子V17o与第四十七电阻(95)的端子R471连接，第四十七电阻(95)的端子R472分别与第四十八电阻(96)的端子R481和第十八运算放大器(97)的端子V18-连接；第十七运算放大器(94)的端子V17+和第十八运算放大器(97)的端子V18+与分数阶忆感器的等效电路的端子GND连接；
所述积分模块(1)设有端子J1和端子J2；第四十六电阻(92)的端子R461与积分模块(1)的端子J1连接，第四十八电阻(96)的端子R482和第十八运算放大器(97)的端子V18o与积分模块(1)的端子J2连接。
6.根据权利要求1所述的分数阶忆感器的等效电路，其特征在于所述压控移相器(9)由第一结型场效应晶体管(98)、第二电容(99)、第四十九电阻(100)、第五十电阻(101)、第十九运算放大器(102)、第五十一电阻(103)、第五十二电阻(104)、第二结型场效应晶体管(105)和第三电容(106)组成；
第一结型场效应晶体管(98)的端子G12分别与第二电容(99)的端子C21和第四十九电阻(100)的端子R491连接，第四十九电阻(100)的端子R492分别与第五十电阻(101)的端子R501和第十九运算放大器(102)的端子V19+连接；第三电容(106)的端子C32分别与第二结型场效应晶体管(105)的端子G21和第五十二电阻(104)的端子R521连接，第五十二电阻(104)的端子R522分别与第五十一电阻(103)的端子R511和第十九运算放大器(102)的端子V19-连接；第二电容(99)的端子C22、第二结型场效应晶体管(105)的端子G22和第五十电阻(101)的端子R502与分数阶忆感器的等效电路的端子GND连接；
所述压控移相器(9)设有端子端子和端子第一结型场效应晶体管(98)的端子G11和第三电容(106)的端子C31与压控移相器(9)的端子连接，第一结型场效应晶体管(98)的端子G13和第二结型场效应晶体管(105)的端子G23与压控移相器(9)的端子连接，第十九运算放大器(102)的端子V19o和第五十一电阻(103)的端子R512与压控移相器(9)的端子连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810242223.7A CN108509704B (zh) | 2018-03-22 | 2018-03-22 | 一种分数阶忆感器的等效电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810242223.7A CN108509704B (zh) | 2018-03-22 | 2018-03-22 | 一种分数阶忆感器的等效电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108509704A CN108509704A (zh) | 2018-09-07 |
| CN108509704B true CN108509704B (zh) | 2019-08-20 |
Family
ID=63378190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810242223.7A Active CN108509704B (zh) | 2018-03-22 | 2018-03-22 | 一种分数阶忆感器的等效电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108509704B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109308388B (zh) * | 2018-09-12 | 2022-11-08 | 成都师范学院 | 电流分数阶积分控制式忆感器 |
| CN109492283B (zh) * | 2018-10-29 | 2022-11-08 | 成都师范学院 | 电流分数阶积分控制式忆阶元 |
| CN110096811B (zh) * | 2019-05-05 | 2022-12-02 | 武汉科技大学 | 一种浮地型分数阶忆感器的等效电路 |
| CN110147605B (zh) * | 2019-05-15 | 2022-12-02 | 武汉科技大学 | 一种基于分数阶忆容器等效电路的低通滤波电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107526897A (zh) * | 2017-09-08 | 2017-12-29 | 杭州电子科技大学 | 一种流控忆感器的等效模拟电路 |
| CN206991310U (zh) * | 2017-07-19 | 2018-02-09 | 杭州电子科技大学 | 一种对数型忆容器等效模拟电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103559328B (zh) * | 2013-07-02 | 2017-06-06 | 华南理工大学 | 一种忆容器的实现电路及其实现方法 |
| CN106817213B (zh) * | 2015-11-27 | 2019-08-09 | 南京理工大学 | 一种分数阶非线性混沌系统电路 |
| CN105389443B (zh) * | 2015-12-10 | 2018-11-02 | 杭州电子科技大学 | 一种忆感器对数模型等效电路 |
| CN105375914B (zh) * | 2015-12-10 | 2019-06-25 | 杭州电子科技大学 | 一种实现忆感器特性的模拟电路 |
| CN205263816U (zh) * | 2015-12-15 | 2016-05-25 | 杭州电子科技大学 | 一种指数型忆感器电路 |
-
2018
- 2018-03-22 CN CN201810242223.7A patent/CN108509704B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206991310U (zh) * | 2017-07-19 | 2018-02-09 | 杭州电子科技大学 | 一种对数型忆容器等效模拟电路 |
| CN107526897A (zh) * | 2017-09-08 | 2017-12-29 | 杭州电子科技大学 | 一种流控忆感器的等效模拟电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108509704A (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108509704B (zh) | 一种分数阶忆感器的等效电路 | |
| CN108319797B (zh) | 一种分数阶忆阻器的等效电路 | |
| CN108334700A (zh) | 一种分数阶忆容器的等效电路 | |
| Yao et al. | Composite anti-disturbance control for Markovian jump nonlinear systems via disturbance observer | |
| Wang et al. | Model order reduction methods for coupled systems in the time domain using Laguerre polynomials | |
| Jia et al. | Design and FPGA implementation of a memristor-based multi-scroll hyperchaotic system | |
| Liang et al. | Robust stability region of fractional order PIλ controller for fractional order interval plant | |
| CN110096811A (zh) | 一种浮地型分数阶忆感器的等效电路 | |
| CN110147605A (zh) | 一种基于分数阶忆容器等效电路的低通滤波电路 | |
| CN103513133A (zh) | Mcr型svc装置动态响应时间的测量装置及方法 | |
| Mofei et al. | Design of intelligent temperature controller for thermocouple automatic calibrating furnace | |
| Nascimento et al. | Optimal state regulation for uncertain state-space models | |
| CN105911329B (zh) | 一种用于能量采集系统的多检测点电压检测电路 | |
| Wang et al. | Discrete fixed-time observers over sensor networks with unknown noise | |
| Gao et al. | Research on a dual-closed-loop temperature control method and system based on dual sensors for infrared object simulation | |
| Hassan et al. | A Chen-Like Model: High Periodicity Leading to Chaotic Dynamics | |
| Liu et al. | Design of self-adaptive fuzzy-pid controller based on DSP and FPGA for rapid thermal processing | |
| CN108151948A (zh) | 一种宽温度范围压力传感器及其补偿方法 | |
| Huang et al. | Research on optimizing circuit topology to improve phase margin | |
| Wen et al. | Calibration system for thermocouple application based on technology of virtual instrument and neural network | |
| Coluccio et al. | A Prony-like polynomial-based approach to model order reduction | |
| Kong et al. | A simple and accurate modeling method for photovoltaic cells using explicit equations | |
| Yuan | Virtual Experiment Platform of Automatic Control Principle Based on MATLAB/Simscape | |
| Huang | Design and Implementation of Water Quality Monitoring System for Agricultural Irrigation Water | |
| Kaczorek | Approximation of fractional positive stable continuous-time linear systems by fractional positive stable discrete-time systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201204 Address after: 100089 Beijing Haidian District Huayuan Road No. 2 peony building 4 floor 1424 room Patentee after: Beijing Zhonglian Technology Service Co.,Ltd. Address before: 430081 No. 947 Heping Avenue, Qingshan District, Hubei, Wuhan Patentee before: WUHAN University OF SCIENCE AND TECHNOLOGY Effective date of registration: 20201204 Address after: No.10 Da'an Road, si'en Town, Huanjiang Maonan Autonomous County, Hechi City, Guangxi Zhuang Autonomous Region Patentee after: Lin Yaogeng Address before: 100089 Beijing Haidian District Huayuan Road No. 2 peony building 4 floor 1424 room Patentee before: Beijing Zhonglian Technology Service Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230109 Address after: 518000 Room 201, building A, No. 1, Qian Wan Road, Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong (Shenzhen Qianhai business secretary Co., Ltd.) Patentee after: Shenzhen Qianhaiyuan Taisheng Electronic Technology Co.,Ltd. Address before: No.10 Da'an Road, si'en Town, Huanjiang Maonan Autonomous County, Hechi City, Guangxi Zhuang Autonomous Region Patentee before: Lin Yaogeng |
|
| TR01 | Transfer of patent right |