CN110096811B - 一种浮地型分数阶忆感器的等效电路 - Google Patents

一种浮地型分数阶忆感器的等效电路 Download PDF

Info

Publication number
CN110096811B
CN110096811B CN201910367076.0A CN201910367076A CN110096811B CN 110096811 B CN110096811 B CN 110096811B CN 201910367076 A CN201910367076 A CN 201910367076A CN 110096811 B CN110096811 B CN 110096811B
Authority
CN
China
Prior art keywords
terminal
resistor
operational amplifier
fractional order
equivalent circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910367076.0A
Other languages
English (en)
Other versions
CN110096811A (zh
Inventor
甘朝晖
杨朋杰
王晓赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University of Science and Engineering WUSE
Original Assignee
Wuhan University of Science and Engineering WUSE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University of Science and Engineering WUSE filed Critical Wuhan University of Science and Engineering WUSE
Priority to CN201910367076.0A priority Critical patent/CN110096811B/zh
Publication of CN110096811A publication Critical patent/CN110096811A/zh
Application granted granted Critical
Publication of CN110096811B publication Critical patent/CN110096811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Fluid Pressure (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明涉及一种浮地型分数阶忆感器的等效电路及其使用方法。其技术方案是：在浮地型分数阶忆感器的等效电路施加激励电压V(t)后，通过第一电流传输器(1)、压控移相器(10)、频率/电压转换器(22)等29个模块的作用，能精确模拟分数阶忆感器的电气特性，通过浮地型分数阶忆感器的等效电路的端子A和端子D的电流相等，端子A和端子D能与其他电路中的元件进行任意连接，使用方便和应用范围广。引入的分数阶忆感器阶次的控制信号α＇用来改变分数阶忆感器的阶次，引入的分数阶忆感器状态变量初始值的控制信号x0＇用来改变分数阶忆感器状态变量的初始值。分数阶忆感器阶次和分数阶忆感器状态变量初始值调整方便和易于控制。

Description

一种浮地型分数阶忆感器的等效电路
技术领域
本发明属于分数阶忆感器的等效电路技术领域。具体涉及一种浮地型分数阶忆感器的等效电路。
背景技术
目前，忆感器尚处于实验室研究阶段，还没有商品化产品出现，研究人员只能通过搭建它的等效电路对其特性进行研究。2013年，梁燕、于东升等人根据忆感器和忆阻器之间的转换关系，设计了一种磁通控制型忆感器的等效模型(梁燕,于东升,陈昊.基于模拟电路的新型忆感器等效模型[J].物理学报,2013,62(15):158501-10)，但该模型包含了一个寄生电阻。2015年，王光义、靳培培等人发明了“一种实现忆感器特性的模拟电路”(CN205232190U)，该模拟电路是一种磁控忆感器等效模拟电路，且不含寄生电阻；但它的一端只能接地，这就限制了它在电路中的使用范围。2018年，杨凌、石莹等人从忆感器的定义出发(杨凌,石莹,胡丙萌,et al.一种浮地磁控忆感模拟器的设计及其特性分析[J].系统仿真学报,2018,v.30(04):133-142.)，设计了一种不包含忆阻器的磁控忆感“浮地”电路模拟器，该电路模拟器是浮地型的工作方式，可以接入电路的任意一个地方，但该忆感模拟器是整数阶的。
以上所述忆感器等效电路都是整数阶的，而实际物理系统在本质上是分数阶的，整数阶微积分难以准确地描述一些实际的物理系统。因此，只有分数阶微积分建立的模型才能更好地描述这样的系统(张艳珠.分数阶微积分理论及其应用研究[D].[博士论文]东北大学,2008,7-34)，在处理电路与系统中的非线性问题，特别是分析忆感器等记忆元件的非线性特性时，分数阶微积分将会成为一种新的工具。
现阶段分数阶忆感器模型的研究还比较少。2012年，Ivo Petras、YangQuan Chen等人(Ivo
Figure BDA0002048556690000011
Chen Y Q.Fractional-order circuit elements with memory[C].Carpathian Control Conference.IEEE,2012:552-558)提出了分数阶记忆元器件的概念，并推导出了分数阶忆感器的数学模型。2016年，吴宇鑫在分析了忆阻器和忆感器转换条件的基础上(吴宇鑫.一种忆阻器的分数阶模型及其应用研究[D].[硕士论文]武汉科技大学,2016)，使用分数阶忆阻器构造出了一种分数阶忆感器模型，但该分数阶忆感器模型是接地型的电路，限制了该分数阶忆感器模型在其它电路中的使用范围。
2018年，甘朝晖、王晓赞等人发明了“一种分数阶忆感器的等效电路”(CN108509704A)，可以精确模拟分数阶忆感器的电气特性；但该等效电路也是接地型的电路，限制了该等效电路在其它电路中的使用范围。
发明内容
本发明旨在克服现有技术的缺陷，目的是提供一种精度高的浮地型分数阶忆感器的等效电路，浮地型分数阶忆感器的等效电路能够准确模拟浮地型分数阶忆感器的电气特性，能方便调整分数阶忆感器阶次和分数阶忆感器状态变量初始值，使用方便和应用范围广。
为实现上述发明目的，本发明采用的技术方案是：所述浮地型分数阶忆感器的等效电路设有浮地型分数阶忆感器的等效电路的端子A、浮地型分数阶忆感器的等效电路的端子B、浮地型分数阶忆感器的等效电路的端子C、浮地型分数阶忆感器的等效电路的端子D和浮地型分数阶忆感器的等效电路的端子GND。浮地型分数阶忆感器阶次的控制信号α＇加在浮地型分数阶忆感器的等效电路的端子B与浮地型分数阶忆感器的等效电路的端子GND之间；浮地型分数阶忆感器状态变量初始值的控制信号x0＇加在浮地型分数阶忆感器的等效电路的端子C与浮地型分数阶忆感器的等效电路的端子GND之间；浮地型分数阶忆感器的电压V(t)加在浮地型分数阶忆感器的等效电路的端子A与浮地型分数阶忆感器的等效电路的端子D之间。
所述浮地型分数阶忆感器的等效电路的端子A与第一电流传输器的端子E1-连接，第一电流传输器的端子E1+与第一减法器的端子B4连接，第一电流传输器的端子E1i与第一电阻的端子R11连接；第一电流传输器的端子E1o分别与第一乘法器的端子X1、第二电流传输器的端子E2+、频率/电压转换器的端子Fi、第三放大模块的端子K31、第二放大模块的端子K21和第五乘法器的端子Y5连接。
第二电流传输器的端子E2-与第二电阻的端子R21连接，第三电流传输器的端子E3i与第二电流传输器的端子E2i连接；第一乘法器的端子Y1与第一运算模块的端子W12连接，第一乘法器的端子Z1与第一放大模块的端子K11连接，第一放大模块的端子K12与第二乘法器的端子X2连接，第三运算模块的端子W32与第二乘法器的端子Y2连接，第二乘法器的端子Z2与压控移相器的端子
Figure BDA0002048556690000021
连接，压控移相器的端子
Figure BDA0002048556690000022
与第一加法器的端子A1连接；第一加法器的端子B1与第四运算模块的端子W42连接，第四运算模块的端子W41与第八乘法器的端子Z8连接；第一加法器的端子S1与第四乘法器的端子Y4连接，第五运算模块的端子W52与第四乘法器的端子X4连接，第四乘法器的端子Z4与第六运算模块的端子W61连接；第六运算模块的端子W62分别与第五乘法器的端子X5、第六乘法器的端子X6和第六乘法器的端子Y6连接；第五乘法器的端子Z5与第二加法器的端子B2连接，第六乘法器的端子Z6与第七乘法器的端子Y7连接，第二放大模块的端子K22与第七乘法器的端子X7连接，第七乘法器的端子Z7与第二加法器的端子A2连接；第二加法器的端子S2与第三加法器的端子A3连接，第三放大模块的端子K32与第三加法器的端子B3连接，第三加法器的端子S3与第七运算模块的端子W71连接，第七运算模块的端子W72与第一减法器的端子A4连接，第一减法器的端子S4与第三电流传输器的端子E3+连接。
频率/电压转换器的端子Vo与第二运算模块的端子W21连接，第二运算模块的端子W22与第三乘法器的端子X3连接，第三乘法器的端子Z3与第三运算模块的端子W31连接。
所述浮地型分数阶忆感器的等效电路的端子GND分别与第一电阻的端子R12和第二电阻的端子R22连接。
所述浮地型分数阶忆感器的等效电路的端子B分别与第八乘法器的端子Y8、第一运算模块的端子W11、第三乘法器的端子Y3、第五运算模块的端子W51和压控移相器的端子
Figure BDA0002048556690000032
连接。
浮地型分数阶忆感器的等效电路的端子C与第八乘法器的端子X8连接。
浮地型分数阶忆感器的等效电路的端子D与第三电流传输器的端子E3-连接。
所述浮地型分数阶忆感器的等效电路的忆感值Lm：
Lm＝K3·R1+K2·R1·(W6)2+R1·W6 (1)
式(1)中：
R1表示第一电阻的电阻值；
K2表示第二放大模块的电压放大倍数；
K3表示第三放大模块的电压放大倍数；
W6表示第六运算模块的电压输出值，
Figure BDA0002048556690000031
式(2)中：
W5表示第五运算模块的电压输出值，
W5＝-05·α+1 (3)
W4表示第四运算模块的电压输出值，
W4＝0.9·x0·α-0.9 (4)
W3表示第三运算模块的电压输出值，
W3＝1-W2·α (5)
W1表示第一运算模块的电压输出值，
W1＝0.9-0.658·α (6)
K1表示第一放大模块的电压放大倍数；
R1表示第一电阻的电阻值；
I表示输入电流i(t)的幅值；
f表示输入电流i(t)的频率；
t表示加在等效电路上激励电压的时间，秒。
式(4)中：
x0表示浮地型分数阶忆感器状态变量的初始值，所述状态变量的初始值等于
分数阶忆感器状态变量初始值的控制信号x0＇的电压值。
式(5)中：
W2表示第二运算模块的电压输出值，
W2＝-0.11·(1-f) (7)
式(2)、(3)、(4)、(5)和(6)中：
α表示浮地型分数阶忆感器的阶次，所述浮地型分数阶忆感器的阶次等于浮地型分数阶忆感器阶次的控制信号α＇的电压值。
所述第一运算模块由第三电阻、第四电阻、第一运算放大器、第五电阻、第六电阻、第二运算放大器、第七电阻、第八电阻和第一电压源组成。
第三电阻的端子R32分别与第四电阻的端子R41和第一运算放大器的端子V1-连接；第四电阻的端子R42和第一运算放大器的端子V1o与第五电阻的端子R51连接，第五电阻的端子R52分别与第六电阻的端子R61和第二运算放大器的端子V2+连接。
第一电压源的端子U1与第八电阻的端子R81连接，第八电阻的端子R82分别与第二运算放大器的端子V2-和第七电阻的端子R71连接；第一运算放大器的端子V1+和第六电阻的端子R62与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第一运算模块设有端子W11和端子W12；第三电阻的端子R31与第一运算模块的端子W11连接，第二运算放大器的端子V2o和第七电阻的端子R72与第一运算模块的端子W12连接。
所述第二运算模块由第二电压源、第九电阻、第十电阻、第十一电阻、第四运算放大器、第十二电阻、第三运算放大器、第十三电阻和第十四电阻组成。
第十四电阻的端子R142分别与第三运算放大器的端子V3-和第十三电阻的端子R131连接，第二电压源的端子U2与第九电阻的端子R91连接，第九电阻的端子R92分别与第十电阻的端子R101和第三运算放大器的端子V3+连接，第三运算放大器的端子V3o和第十二电阻的端子R121与第十三电阻的端子R132连接，第十二电阻的端子R122分别与第十一电阻的端子R111和第四运算放大器的端子V4-连接；第十电阻的端子R102和第四运算放大器的端子V4+与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第二运算模块设有端子W21和端子W22；第十四电阻的端子R141与第二运算模块的端子W21连接，第十一电阻的端子R112和第四运算放大器的端子V4o与第二运算模块的端子W22连接。
所述第三运算模块由第三电压源、第十五电阻、第十六电阻、第五运算放大器、第十七电阻和第十八电阻组成。
第十八电阻的端子R182分别与第五运算放大器的端子V5-和第十七电阻的端子R171连接，第三电压源的端子U3与第十五电阻的端子R151连接，第十五电阻的端子R152分别与第十六电阻的端子R161和第五运算放大器的端子V5+连接；第十六电阻的端子R162与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第三运算模块设有端子W31和端子W32；第十八电阻的端子R181与第三运算模块的端子W31连接，第五运算放大器的端子V5o和第十七电阻的端子R172与第三运算模块的端子W32连接。
所述第四运算模块由第十九电阻、第二十电阻、第六运算放大器、第二十一电阻、第二十二电阻、第七运算放大器、第二十三电阻、第二十四电阻和第四电压源组成。
第十九电阻的端子R192分别与第二十电阻的端子R201和第六运算放大器的端子V6-连接，第二十电阻的端子R202和第六运算放大器的端子V6o与第二十一电阻的端子R211连接，第二十一电阻的端子R212分别与第二十二电阻的端子R221和第七运算放大器的端子V7-连接；第四电压源的端子U4与第二十四电阻的端子R241连接，第二十四电阻的端子R242分别与第七运算放大器的端子V7+和第二十三电阻的端子R231连接；第六运算放大器的端子V6+和第二十二电阻的端子R222与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第四运算模块设有端子W41和端子W42；第十九电阻的端子R191与第四运算模块的端子W41连接，第七运算放大器的端子V7o和第二十三电阻的端子R232与第四运算模块的端子W42连接。
所述第五运算模块由第二十五电阻、第二十六电阻、第八运算放大器、第二十七电阻、第二十八电阻、第九运算放大器、第二十九电阻、第三十电阻和第五电压源组成。
第二十五电阻的端子R252分别与第二十六电阻的端子R261和第八运算放大器的端子V8-连接，第二十六电阻的端子R262和第八运算放大器的端子V8o与第二十七电阻的端子R271连接，第二十七电阻的端子R272分别与第二十八电阻的端子R281和第九运算放大器的端子V9+连接；第五电压源的端子U5与第三十电阻的端子R301连接，第三十电阻的端子R302分别与第九运算放大器的端子V9-和第二十九电阻的端子R291连接；第八运算放大器的端子V8+和第二十八电阻的端子R282与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第五运算模块设有端子W51和端子W52；第二十五电阻的端子R251与第五运算模块的端子W51连接，第九运算放大器的端子V9o和第二十九电阻的端子R292与第五运算模块的端子W52连接。
所述第六运算模块由第六电压源、第三十一电阻、第三十二电阻、第十运算放大器、第三十三电阻和第三十四电阻组成。
第三十四电阻的端子R342分别与第十运算放大器的端子V10+和第三十三电阻的端子R331连接；第六电压源的端子U6与第三十一电阻的端子R311连接，第三十一电阻的端子R312分别与第三十二电阻的端子R321和第十运算放大器的端子V10-连接；第三十二电阻的端子R322与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第六运算模块设有端子W61和端子W62；第三十四电阻的端子R341与第六运算模块的端子W61连接，第十运算放大器的端子V10o和第三十三电阻的端子R332与第六运算模块的端子W62连接。
所述第七运算模块由第一电容、第三十五电阻、第十一运算放大器、第三十六电阻、第三十七电阻和第十二运算放大器组成。
第一电容的端子C12分别与第十一运算放大器的端子V11-和第三十五电阻的端子R351连接，第十一运算放大器的端子V11o分别与第三十五电阻的端子R352和第三十六电阻的端子R361连接，第三十六电阻的端子R362分别与第十二运算放大器的端子V12-和第三十七电阻的端子R371连接；第十一运算放大器的端子V11+和第十二运算放大器的端子V12+与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第七运算模块设有端子W71和端子W72；第一电容的端子C11与第七运算模块的端子W71连接，第十二运算放大器的端子V12o和第三十七电阻的端子R372与第七运算模块的端子W72连接。
所述第一放大模块由第三十八电阻、第三十九电阻、第十三运算放大器、第四十电阻、第四十一电阻和第十四运算放大器组成。
第三十八电阻的端子R382分别与第三十九电阻的端子R391和第十三运算放大器的端子V13-连接，第三十九电阻的端子R392和第十三运算放大器的端子V13o与第四十电阻的端子R401连接，第四十电阻的端子R402分别与第四十一电阻的端子R411和第十四运算放大器的端子V14-连接；第十三运算放大器的端子V13+和第十四运算放大器的端子V14+与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第一放大模块设有端子K11和端子K12；第三十八电阻的端子R381与第一放大模块的端子K11连接，第四十一电阻的端子R412和第十四运算放大器的端子V14o与第一放大模块的端子K12连接。
所述第二放大模块由第四十二电阻、第四十三电阻、第十五运算放大器、第四十四电阻、第四十五电阻和第十六运算放大器组成。
第四十二电阻的端子R422分别与第四十三电阻的端子R431和第十五运算放大器的端子V15-连接，第四十三电阻的端子R432和第十五运算放大器的端子V15o与第四十四电阻的端子R441连接，第四十四电阻的端子R442分别与第四十五电阻的端子R451和第十六运算放大器的端子V16-连接；第十五运算放大器的端子V15+和第十六运算放大器的端子V16+与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第二放大模块设有端子K21和端子K22；第四十二电阻的端子R421与第二放大模块的端子K21连接，第四十五电阻的端子R452和第十六运算放大器的端子V16o与第二放大模块的端子K22连接。
所述第三放大模块由第四十六电阻、第四十七电阻、第十七运算放大器、第四十八电阻、第四十九电阻和第十八运算放大器组成。
第四十六电阻的端子R462分别与第四十七电阻的端子R471和第十七运算放大器的端子V17-连接，第四十七电阻的端子R472和第十七运算放大器的端子V17o与第四十八电阻的端子R481连接，第四十八电阻的端子R482分别与第四十九电阻的端子R491和第十八运算放大器的端子V18-连接；第十七运算放大器的端子V17+和第十八运算放大器的端子V18+与浮地型分数阶忆感器的等效电路的端子GND连接。
所述第三放大模块设有端子K31和端子K32；第四十六电阻的端子R461与第三放大模块的端子K31连接，第四十九电阻的端子R492和第十八运算放大器的端子V18o与第三放大模块的端子K32连接。
所述压控移相器由第一结型场效应晶体管、第二电容、第五十电阻、第五十一电阻、第十九运算放大器、第五十二电阻、第五十三电阻、第二结型场效应晶体管和第三电容组成。
第一结型场效应晶体管的端子G12分别与第二电容的端子C21和第五十电阻的端子R501连接，第五十电阻的端子R502分别与第五十一电阻的端子R511和第十九运算放大器的端子V19+连接；第三电容的端子C32分别与第二结型场效应晶体管的端子G21和第五十三电阻的端子R531连接，第五十三电阻的端子R532分别与第五十二电阻的端子R521和第十九运算放大器的端子V19-连接；第二电容的端子C22、第二结型场效应晶体管的端子G22和第五十一电阻的端子R512与浮地型分数阶忆感器的等效电路的端子GND连接。
所述压控移相器设有端子
Figure BDA0002048556690000087
端子
Figure BDA0002048556690000082
和端子
Figure BDA0002048556690000083
第一结型场效应晶体管的端子G11和第三电容的端子C31与压控移相器的端子
Figure BDA0002048556690000084
连接，第一结型场效应晶体管的端子G13和第二结型场效应晶体管的端子G23与压控移相器的端子
Figure BDA0002048556690000085
连接，第十九运算放大器的端子V19o和第五十二电阻的端子R522与压控移相器的端子
Figure BDA0002048556690000086
连接。
由于采用上述技术方案，本发明具有如下积极效果：
本发明在使用时所施加在端子A和端子D两端的激励电压V(t)产生输入电流i(t)，输入电流i(t)通过第一电流传输器和第一电阻的作用得到输出电压V01，输出电压V01再经过压控移相器移相和频率/电压转换器检测输入信号的频率；同时第一电流传输器的输出电压V01经过第一乘法器、第一放大模块、第二乘法器、第一加法器、第一运算模块、第三运算模块、第四运算模块、第四乘法器、第二运算模块、第三乘法器、第五运算模块、第六运算模块、第五乘法器、第六乘法器、第二放大模块、第七乘法器、第二加法器、第三放大模块、第八乘法器、第三加法器、第七运算模块和第一减法器构成的运算电路后流出端子D的电流为i(t)，保证了通过浮地型分数阶忆感器的等效电路的端子A和端子D的电流相等，浮地型分数阶忆感器的等效电路的端子A和端子D能与其他电路中的元件进行任意连接，故浮地型分数阶忆感器的等效电路的应用范围广。所述的其他电路是指除所述浮地型分数阶忆感器的等效电路外的弱电电路。
本发明引入分数阶忆感器阶次的控制信号α＇，使分数阶忆感器的阶次随着分数阶忆感器阶次的控制信号α＇的改变而改变，从而改变了分数阶忆感器的电气特性，使本发明能方便地模拟分数阶忆感器在不同阶次时的电气特性，而且阶次的调整只需通过改变分数阶忆感器阶次的控制信号α＇的大小就能完成。故分数阶忆感器阶次调整方便和易于控制。
本发明引入分数阶忆感器状态变量初始值的控制信号x0＇，使分数阶忆感器状态变量初始值随着分数阶忆感器状态变量初始值的控制信号x0＇的改变而改变，从而改变了分数阶忆感器的电气特性。分数阶忆感器状态变量初始值的调整只需改变分数阶忆感器状态变量初始值的控制信号x0＇的大小就能完成。故分数阶忆感器状态变量初始值调整方便和易于控制。
本发明采用的电阻、电容、分数阶忆感器阶次的控制信号α＇和分数阶忆感器状态变量初始值的控制信号x0＇均具有很高的精度，能准确地检测输入信号的频率。
因此，本发明提供的浮地型分数阶忆感器的等效电路精度高，能准确模拟浮地型分数阶忆感器的电气特性，能方便调整分数阶忆感器阶次和分数阶忆感器状态变量初始值，浮地型分数阶忆感器的等效电路的端子A和端子D能与其他电路中的元件进行任意连接，使用方便和应用范围广。
附图说明
图1是本发明的一种结构示意图；
图2是图1中的第一运算模块7的结构示意图；
图3是图1中的第二运算模块20的结构示意图；
图4是图1中的第三运算模块9的结构示意图；
图5是图1中的第四运算模块11的结构示意图；
图6是图1中的第五运算模块16的结构示意图；
图7是图1中的第六运算模块14的结构示意图；
图8是图1中的第七运算模块26的结构示意图；
图9是图1中的第一放大模块6的结构示意图；
图10是图1中的第二放大模块19的结构示意图；
图11是图1中的第三放大模块25的结构示意图；
图12是图1中的压控移相器10的结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步的描述，并非对本发明保护范围的限制。
实施例1
一种浮地型分数阶忆感器的等效电路。如图1所示，所述浮地型分数阶忆感器的等效电路设有浮地型分数阶忆感器的等效电路的端子A、浮地型分数阶忆感器的等效电路的端子B、浮地型分数阶忆感器的等效电路的端子C、浮地型分数阶忆感器的等效电路的端子D和浮地型分数阶忆感器的等效电路的端子GND。浮地型分数阶忆感器阶次的控制信号α＇加在浮地型分数阶忆感器的等效电路的端子B与浮地型分数阶忆感器的等效电路的端子GND之间；浮地型分数阶忆感器状态变量初始值的控制信号x0＇加在浮地型分数阶忆感器的等效电路的端子C与浮地型分数阶忆感器的等效电路的端子GND之间；浮地型分数阶忆感器的电压V(t)加在浮地型分数阶忆感器的等效电路的端子A与浮地型分数阶忆感器的等效电路的端子D之间。
如图1所示，所述浮地型分数阶忆感器的等效电路的端子A与第一电流传输器1的端子E1-连接，第一电流传输器1的端子E1+与第一减法器27的端子B4连接，第一电流传输器1的端子E1i与第一电阻2的端子R11连接；第一电流传输器1的端子E1o分别与第一乘法器4的端子X1、第二电流传输器5的端子E2+、频率/电压转换器22的端子Fi、第三放大模块25的端子K31、第二放大模块19的端子K21和第五乘法器15的端子Y5连接。
如图1所示，第二电流传输器5的端子E2-与第二电阻3的端子R21连接，第三电流传输器29的端子E3i与第二电流传输器5的端子E2i连接；第一乘法器4的端子Y1与第一运算模块7的端子W12连接，第一乘法器4的端子Z1与第一放大模块6的端子K11连接，第一放大模块6的端子K12与第二乘法器8的端子X2连接，第三运算模块9的端子W32与第二乘法器8的端子Y2连接，第二乘法器8的端子Z2与压控移相器10的端子
Figure BDA0002048556690000101
连接，压控移相器10的端子
Figure BDA0002048556690000102
与第一加法器12的端子A1连接；第一加法器12的端子B1与第四运算模块11的端子W42连接，第四运算模块11的端子W41与第八乘法器28的端子Z8连接；第一加法器12的端子S1与第四乘法器13的端子Y4连接，第五运算模块16的端子W52与第四乘法器13的端子X4连接，第四乘法器13的端子Z4与第六运算模块14的端子W61连接；第六运算模块14的端子W62分别与第五乘法器15的端子X5、第六乘法器17的端子X6和第六乘法器17的端子Y6连接；第五乘法器15的端子Z5与第二加法器23的端子B2连接，第六乘法器17的端子Z6与第七乘法器21的端子Y7连接，第二放大模块19的端子K22与第七乘法器21的端子X7连接，第七乘法器21的端子Z7与第二加法器23的端子A2连接；第二加法器23的端子S2与第三加法器24的端子A3连接，第三放大模块25的端子K32与第三加法器24的端子B3连接，第三加法器24的端子S3与第七运算模块26的端子W71连接，第七运算模块26的端子W72与第一减法器27的端子A4连接，第一减法器27的端子S4与第三电流传输器29的端子E3+连接。
如图1所示，频率/电压转换器22的端子Vo与第二运算模块20的端子W21连接，第二运算模块20的端子W22与第三乘法器18的端子X3连接，第三乘法器18的端子Z3与第三运算模块9的端子W31连接。
如图1所示，所述浮地型分数阶忆感器的等效电路的端子GND分别与第一电阻2的端子R12和第二电阻3的端子R22连接。
如图1所示，所述浮地型分数阶忆感器的等效电路的端子B分别与第八乘法器28的端子Y8、第一运算模块7的端子W11、第三乘法器18的端子Y3、第五运算模块16的端子W51和压控移相器10的端子
Figure BDA0002048556690000111
连接。
如图1所示，浮地型分数阶忆感器的等效电路的端子C与第八乘法器28的端子X8连接。
如图1所示，浮地型分数阶忆感器的等效电路的端子D与第三电流传输器29的端子E3-连接。
如图2所示，所述第一运算模块7由第三电阻30、第四电阻31、第一运算放大器32、第五电阻33、第六电阻34、第二运算放大器35、第七电阻36、第八电阻37和第一电压源38组成。
如图2所示，第三电阻30的端子R32分别与第四电阻31的端子R41和第一运算放大器32的端子V1-连接；第四电阻31的端子R42和第一运算放大器32的端子V1o与第五电阻33的端子R51连接，第五电阻33的端子R52分别与第六电阻34的端子R61和第二运算放大器35的端子V2+连接。
如图2所示，第一电压源38的端子U1与第八电阻37的端子R81连接，第八电阻37的端子R82分别与第二运算放大器35的端子V2-和第七电阻36的端子R71连接；第一运算放大器32的端子V1+和第六电阻34的端子R62与浮地型分数阶忆感器的等效电路的端子GND连接。
如图2所示，所述第一运算模块7设有端子W11和端子W12；第三电阻30的端子R31与第一运算模块7的端子W11连接，第二运算放大器35的端子V2o和第七电阻36的端子R72与第一运算模块7的端子W12连接。
如图3所示，所述第二运算模块20由第二电压源39、第九电阻40、第十电阻41、第十一电阻42、第四运算放大器43、第十二电阻44、第三运算放大器45、第十三电阻46和第十四电阻47组成。
如图3所示，第十四电阻47的端子R142分别与第三运算放大器45的端子V3-和第十三电阻46的端子R131连接，第二电压源39的端子U2与第九电阻40的端子R91连接，第九电阻40的端子R92分别与第十电阻41的端子R101和第三运算放大器45的端子V3+连接，第三运算放大器45的端子V3o和第十二电阻44的端子R121与第十三电阻46的端子R132连接，第十二电阻44的端子R122分别与第十一电阻42的端子R111和第四运算放大器43的端子V4-连接；第十电阻41的端子R102和第四运算放大器43的端子V4+与浮地型分数阶忆感器的等效电路的端子GND连接。
如图3所示，所述第二运算模块20设有端子W21和端子W22；第十四电阻47的端子R141与第二运算模块20的端子W21连接，第十一电阻42的端子R112和第四运算放大器43的端子V4o与第二运算模块20的端子W22连接。
如图4所示，所述第三运算模块9由第三电压源48、第十五电阻49、第十六电阻50、第五运算放大器51、第十七电阻52和第十八电阻53组成。
如图4所示，第十八电阻53的端子R182分别与第五运算放大器51的端子V5-和第十七电阻52的端子R171连接，第三电压源48的端子U3与第十五电阻49的端子R151连接，第十五电阻49的端子R152分别与第十六电阻50的端子R161和第五运算放大器51的端子V5+连接；第十六电阻50的端子R162与浮地型分数阶忆感器的等效电路的端子GND连接。
如图4所示，所述第三运算模块9设有端子W31和端子W32；第十八电阻53的端子R181与第三运算模块9的端子W31连接，第五运算放大器51的端子V5o和第十七电阻52的端子R172与第三运算模块9的端子W32连接。
如图5所示，所述第四运算模块11由第十九电阻54、第二十电阻55、第六运算放大器56、第二十一电阻57、第二十二电阻58、第七运算放大器59、第二十三电阻60、第二十四电阻61和第四电压源62组成。
如图5所示，第十九电阻54的端子R192分别与第二十电阻55的端子R201和第六运算放大器56的端子V6-连接，第二十电阻55的端子R202和第六运算放大器56的端子V6o与第二十一电阻57的端子R211连接，第二十一电阻57的端子R212分别与第二十二电阻58的端子R221和第七运算放大器59的端子V7-连接；第四电压源62的端子U4与第二十四电阻61的端子R241连接，第二十四电阻61的端子R242分别与第七运算放大器59的端子V7+和第二十三电阻60的端子R231连接；第六运算放大器56的端子V6+和第二十二电阻58的端子R222与浮地型分数阶忆感器的等效电路的端子GND连接。
如图5所示，所述第四运算模块11设有端子W41和端子W42；第十九电阻54的端子R191与第四运算模块11的端子W41连接，第七运算放大器59的端子V7o和第二十三电阻60的端子R232与第四运算模块11的端子W42连接。
如图6所示，所述第五运算模块16由第二十五电阻63、第二十六电阻64、第八运算放大器65、第二十七电阻66、第二十八电阻67、第九运算放大器68、第二十九电阻69、第三十电阻70和第五电压源71组成。
如图6所示，第二十五电阻63的端子R252分别与第二十六电阻64的端子R261和第八运算放大器65的端子V8-连接，第二十六电阻64的端子R262和第八运算放大器65的端子V8o与第二十七电阻66的端子R271连接，第二十七电阻66的端子R272分别与第二十八电阻67的端子R281和第九运算放大器68的端子V9+连接；第五电压源71的端子U5与第三十电阻70的端子R301连接，第三十电阻70的端子R302分别与第九运算放大器68的端子V9-和第二十九电阻69的端子R291连接；第八运算放大器65的端子V8+和第二十八电阻67的端子R282与浮地型分数阶忆感器的等效电路的端子GND连接。
如图6所示，所述第五运算模块16设有端子W51和端子W52；第二十五电阻63的端子R251与第五运算模块16的端子W51连接，第九运算放大器68的端子V9o和第二十九电阻69的端子R292与第五运算模块16的端子W52连接。
如图7所示，所述第六运算模块14由第六电压源72、第三十一电阻73、第三十二电阻74、第十运算放大器75、第三十三电阻76和第三十四电阻77组成。
如图7所示，第三十四电阻77的端子R342分别与第十运算放大器75的端子V10+和第三十三电阻76的端子R331连接；第六电压源72的端子U6与第三十一电阻73的端子R311连接，第三十一电阻73的端子R312分别与第三十二电阻74的端子R321和第十运算放大器75的端子V10-连接；第三十二电阻74的端子R322与浮地型分数阶忆感器的等效电路的端子GND连接。
如图7所示，所述第六运算模块14设有端子W61和端子W62；第三十四电阻77的端子R341与第六运算模块14的端子W61连接，第十运算放大器75的端子V10o和第三十三电阻76的端子R332与第六运算模块14的端子W62连接。
如图8所示，所述第七运算模块26由第一电容78、第三十五电阻79、第十一运算放大器80、第三十六电阻81、第三十七电阻82和第十二运算放大器83组成。
如图8所示，第一电容78的端子C12分别与第十一运算放大器80的端子V11-和第三十五电阻79的端子R351连接，第十一运算放大器80的端子V11o分别与第三十五电阻79的端子R352和第三十六电阻81的端子R361连接，第三十六电阻81的端子R362分别与第十二运算放大器83的端子V12-和第三十七电阻82的端子R371连接；第十一运算放大器80的端子V11+和第十二运算放大器83的端子V12+与浮地型分数阶忆感器的等效电路的端子GND连接。
如图8所示，所述第七运算模块26设有端子W71和端子W72；第一电容78的端子C11与第七运算模块26的端子W71连接，第十二运算放大器83的端子V12o和第三十七电阻82的端子R372与第七运算模块26的端子W72连接。
如图9所示，所述第一放大模块6由第三十八电阻84、第三十九电阻85、第十三运算放大器86、第四十电阻87、第四十一电阻88和第十四运算放大器89组成。
如图9所示，第三十八电阻84的端子R382分别与第三十九电阻85的端子R391和第十三运算放大器86的端子V13-连接，第三十九电阻85的端子R392和第十三运算放大器86的端子V13o与第四十电阻87的端子R401连接，第四十电阻87的端子R402分别与第四十一电阻88的端子R411和第十四运算放大器89的端子V14-连接；第十三运算放大器86的端子V13+和第十四运算放大器89的端子V14+与浮地型分数阶忆感器的等效电路的端子GND连接。
如图9所示，所述第一放大模块6设有端子K11和端子K12；第三十八电阻84的端子R381与第一放大模块6的端子K11连接，第四十一电阻88的端子R412和第十四运算放大器89的端子V14o与第一放大模块6的端子K12连接。
如图10所示，所述第二放大模块19由第四十二电阻90、第四十三电阻91、第十五运算放大器92、第四十四电阻93、第四十五电阻94和第十六运算放大器95组成。
如图10所示，第四十二电阻90的端子R422分别与第四十三电阻91的端子R431和第十五运算放大器92的端子V15-连接，第四十三电阻91的端子R432和第十五运算放大器92的端子V15o与第四十四电阻93的端子R441连接，第四十四电阻93的端子R442分别与第四十五电阻94的端子R451和第十六运算放大器95的端子V16-连接；第十五运算放大器92的端子V15+和第十六运算放大器95的端子V16+与浮地型分数阶忆感器的等效电路的端子GND连接。
如图10所示，所述第二放大模块19设有端子K21和端子K22；第四十二电阻90的端子R421与第二放大模块19的端子K21连接，第四十五电阻94的端子R452和第十六运算放大器95的端子V16o与第二放大模块19的端子K22连接。
如图11所示，所述第三放大模块25由第四十六电阻96、第四十七电阻97、第十七运算放大器98、第四十八电阻99、第四十九电阻100和第十八运算放大器101组成。
如图11所示，第四十六电阻96的端子R462分别与第四十七电阻97的端子R471和第十七运算放大器98的端子V17-连接，第四十七电阻97的端子R472和第十七运算放大器98的端子V17o与第四十八电阻99的端子R481连接，第四十八电阻99的端子R482分别与第四十九电阻100的端子R491和第十八运算放大器101的端子V18-连接；第十七运算放大器98的端子V17+和第十八运算放大器101的端子V18+与浮地型分数阶忆感器的等效电路的端子GND连接。
如图11所示，所述第三放大模块25设有端子K31和端子K32；第四十六电阻96的端子R461与第三放大模块25的端子K31连接，第四十九电阻100的端子R492和第十八运算放大器101的端子V18o与第三放大模块25的端子K32连接。
如图12所示，所述压控移相器10由第一结型场效应晶体管102、第二电容103、第五十电阻104、第五十一电阻105、第十九运算放大器106、第五十二电阻107、第五十三电阻108、第二结型场效应晶体管109和第三电容110组成。
如图12所示，第一结型场效应晶体管102的端子G12分别与第二电容103的端子C21和第五十电阻104的端子R501连接，第五十电阻104的端子R502分别与第五十一电阻105的端子R511和第十九运算放大器106的端子V19+连接；第三电容110的端子C32分别与第二结型场效应晶体管109的端子G21和第五十三电阻108的端子R531连接，第五十三电阻108的端子R532分别与第五十二电阻107的端子R521和第十九运算放大器106的端子V19-连接；第二电容103的端子C22、第二结型场效应晶体管109的端子G22和第五十一电阻105的端子R512与浮地型分数阶忆感器的等效电路的端子GND连接。
如图12所示，所述压控移相器10设有端子
Figure BDA0002048556690000157
端子
Figure BDA0002048556690000152
和端子
Figure BDA0002048556690000153
第一结型场效应晶体管102的端子G11和第三电容110的端子C31与压控移相器10的端子
Figure BDA0002048556690000154
连接，第一结型场效应晶体管102的端子G13和第二结型场效应晶体管109的端子G23与压控移相器10的端子
Figure BDA0002048556690000155
连接，第十九运算放大器106的端子V19o和第五十二电阻107的端子R522与压控移相器10的端子
Figure BDA0002048556690000156
连接。
本实施例中：浮地型分数阶忆感器的等效电路的端子A的输入电流i(t)＝I·sin(2πft)，浮地型分数阶忆感器的等效电路的端子D的输出电流i(t)＝I·sin(2πft)，分数阶忆感器阶次的控制信号α＇加在浮地型分数阶忆感器的等效电路的端子B与浮地型分数阶忆感器的等效电路的端子GND之间，用来改变分数阶忆感器的阶次；分数阶忆感器状态变量初始值的控制信号x0＇加在浮地型分数阶忆感器的等效电路的端子C与浮地型分数阶忆感器的等效电路的端子GND之间,用来改变分数阶忆感器状态变量的初始值。
由电流传输器的特性，第一电流传输器1的端子Eli的电流值iE1i为：
iE1i＝iE1-＝i(t) (1)
由电流传输器的虚短特性，第一电流传输器1的端子Elo的电压输出值V01为：
V01＝i(t)·R1 (2)
第一乘法器4的端子Z1的电压输出值VZ1为：
VZ1＝W1·R1·i(t) (3)
第一放大模块6的端子K12的电压输出值VK1为：
VK1＝W1·K1·R1·i(t) (4)
第二乘法器8的端子Z2的电压输出值VZ2为：
VZ2＝W3·W1·K1·R1·i(t) (5)
压控移相器10的端子
Figure BDA0002048556690000165
的电压输出值
Figure BDA0002048556690000166
为：
Figure BDA0002048556690000161
第一加法器12的端子S1的电压输出值VS1为：
Figure BDA0002048556690000162
第四乘法器13的端子Z4的电压输出值VZ4为：
Figure BDA0002048556690000163
第六运算模块14的端子W62的电压输出值W6为：
Figure BDA0002048556690000164
第五乘法器15的端子Z5的电压输出值VZ5为：
VZ5＝R1·i(t)·W6 (10)
第六乘法器17的端子Z6的电压输出值VZ6为：
VZ6＝(W6)2 (11)
第二放大模块19的端子K22的电压输出值VK2为：
VK2＝K2·R1·i(t) (12)
第七乘法器21的端子Z7的电压输出值VZ7为：
VZ7＝K2·R1·i(t)·(W6)2 (13)
第二加法器23的端子S2的电压输出值VS2为：
VS2＝K2·R1·i(t)·(W6)2+R1·i(t)·W6 (14)
第三放大模块25的端子K32的电压输出值VK3为：
VK3＝K3·R1·i(t) (15)
第三加法器24的端子S3的电压输出值VS3为：
VS3＝K3·R1·i(t)+K2·R1·i(t)·(W6)2+R1·i(t)·W6 (16)
第八乘法器28的端子Z8的电压输出值VZ8为：
VZ8＝x0·α (17)
第四运算模块11的端子W42的电压输出值W4为：
W4＝0.9x0·α-0.9 (18)
第三乘法器18的端子Z3的电压输出值VZ3为：
VZ3＝W2·α (19)
第三运算模块9的端子W32的电压输出值W3为：
W3＝1-W2·α (20)
由式(1)～(20)可知，浮地型分数阶忆感器的等效电路的磁通量的值
Figure BDA0002048556690000171
为：
Figure BDA0002048556690000172
第七运算模块26的端子W72的电压输出值W7为：
Figure BDA0002048556690000173
第一减法器27的端子S4的电压输出值VS4为：
VS4＝Va-W7 (23)
第三电流传输器29的端子E3-的电压值VE3-和端子E3+电压值VE3+满足：
Vd＝VE3-＝VE3+＝VS4 (24)
又加在等效电路端子A与等效电路端子D之间的电压值为V(t)，所以等效电路端子D的电压可以表示为：
Vd＝Va-V(t) (25)
则有W7＝V(t)，所以等效电路端子A与等效电路端子D两端的电压V(t)就是浮地型分数阶忆感器的电压。
由电流传输器的虚短特性可知，第二电流传输器5的端子E2+的电压值V01和端子E2-的电压值VE2-为：
VE2-＝V01＝i(t)·R1 (26)
当R1＝R2时，由电流传输器的特性知：
Figure BDA0002048556690000181
第三电流传输器29的端子E3i与第二电流传输器5的端子E2i连接，则
iE3i＝iE2i＝i(t) (28)
由电流传输器的特性知，第三电流传输器29的端子E3-的电流为iE3-＝iE3i＝i(t)，所以浮地型分数阶忆感器等效电路的端子D的输出电流值为i(t)；
又由于浮地型分数阶忆感器的等效电路的磁通量的值
Figure BDA0002048556690000182
则浮地型分数阶忆感器的等效电路的忆感值Lm：
Lm＝K3·R1+K2·R1·(W6)2+R1·W6 (29)
式(1)～(29)中：
V(t)表示浮地型分数阶忆感器等效电路的端子A和浮地型分数阶忆感器的等效电路的端子D之间的电压值；
R1表示第一电阻2的电阻值；
R2表示第二电阻3的电阻值；
i(t)表示浮地型分数阶忆感器的等效电路的输入电流，i(t)＝I·sin(2πft)；
K2表示第二放大模块19的电压放大倍数；
K3表示第三放大模块25的电压放大倍数；
W6表示第六运算模块14的电压输出值；
K1表示第一放大模块6的电压放大倍数；
W1表示第一运算模块7的电压输出值；
W3表示第三运算模块9的电压输出值；
W4表示第四运算模块11的电压输出值；
W5表示第五运算模块16的电压输出值；
W7表示第七运算模块26的电压输出值；
I表示输入电流i(t)的幅值；
α表示浮地型分数阶忆感器的分数阶阶次，所述分数阶阶次等于浮地型分数阶忆感器阶次控制信号α＇的电压值；
f表示输入信号的频率；
t表示加在等效电路上激励电压的时间，秒；
W2表示第二运算模块20的电压输出值；
x0表示浮地型分数阶忆感器状态变量的初始值，所述状态变量的初始值等于浮地型分数阶忆感器状态变量初始值的控制信号x0＇的电压值；
Va表示浮地型分数阶忆感器等效电路的端子A的电压值；
Vd表示浮地型分数阶忆感器等效电路的端子D的电压值；
iE1-表示第一电流传输器的端子E1-的电流值；
iE2-表示第二电流传输器的端子E2-的电流值；
iE2i表示第二电流传输器的端子E2i的电流值；
iE3i表示第三电流传输器的端子E3i的电流值。
本实施例中：引入的浮地型分数阶忆感器阶次的控制信号α＇经过第一运算模块7(第一运算模块7中的第一电压源38的电压为-0.9V)运算后得到的第一运算模块7的电压输出值W1＝-0.658α+0.9；引入的浮地型分数阶忆感器阶次的控制信号α＇经过第五运算模块16(第五运算模块16中的第五电压源71的电压为-1V)运算后得到的第五运算模块16的电压输出值W5＝-0.5α+1。
本实施例中：引入的浮地型分数阶忆感器阶次的控制信号α＇和浮地型分数阶忆感器状态变量初始值的控制信号x0＇经过第八乘法器28和第四运算模块11(第四运算模块11中的第四电压源62的电压为-0.9V)运算后得到的第四运算模块11的电压输出值W4＝0.9α·x0-0.9。
本实施例中：第一电流传输器1的端子E1o的电压输出值V01经过频率/电压转换器22和第二运算模块20(第二运算模块20中的第二电压源39的电压为1V)运算后得到的第二运算模块20的电压输出值W2＝-0.11(1-f)。
本实施例中：第二运算模块20的电压输出值W2和引入的浮地型分数阶忆感器阶次的控制信号α＇经过第三乘法器18和第三运算模块9(第三运算模块9中的第三电压源48的电压为1V)运算后得到的第三运算模块9的电压输出值。
本实施例中：由式9，第三运算模块9的电压输出值W6为：
Figure BDA0002048556690000201
则：
Figure BDA0002048556690000202
本实施例中：第一放大模块6的电压放大倍数
Figure BDA0002048556690000203
第二放大模块19的电压放大倍数K2＝2，第三放大模块25的电压放大倍数K3＝0.14。
由式29，本实施例的忆感值Lm：
Lm＝K3·R1+K2·R1·(W6)2+R1·W6
则：
Figure BDA0002048556690000204
本具体实施方式与现有技术相比，具有如下积极效果：
本具体实施方式在使用时所施加在端子A和端子D两端的激励电压V(t)产生输入电流i(t)，输入电流i(t)通过第一电流传输器1和第一电阻2的作用得到输出电压V01，输出电压V01再经过压控移相器10移相和频率/电压转换器22检测输入信号的频率；同时第一电流传输器1的输出电压V01经过第一乘法器4、第一放大模块6、第二乘法器8、第一加法器12、第一运算模块7、第三运算模块9、第四运算模块11、第四乘法器13、第二运算模块20、第三乘法器18、第五运算模块16、第六运算模块14、第五乘法器15、第六乘法器17、第二放大模块19、第七乘法器21、第二加法器23、第三放大模块25、第八乘法器28、第三加法器18、第七运算模块26和第一减法器27构成的运算电路后流出端子D的电流为i(t)，保证了通过浮地型分数阶忆感器的等效电路的端子A和端子D的电流相等，浮地型分数阶忆感器的等效电路的端子A和端子D能与其他电路中的元件进行任意连接，故浮地型分数阶忆感器的等效电路的应用范围广。所述的其他电路是指除所述浮地型分数阶忆感器的等效电路外的弱电电路。
本具体实施方式引入分数阶忆感器阶次的控制信号α＇，使分数阶忆感器的阶次随着分数阶忆感器阶次的控制信号α＇的改变而改变，从而改变了分数阶忆感器的电气特性，使本具体实施方式能方便地模拟分数阶忆感器在不同阶次时的电气特性，而且阶次的调整只需通过改变分数阶忆感器阶次的控制信号α＇的大小就能完成。故分数阶忆感器阶次调整方便和易于控制。
本具体实施方式引入分数阶忆感器状态变量初始值的控制信号x0＇，使分数阶忆感器状态变量初始值随着分数阶忆感器状态变量初始值的控制信号x0＇的改变而改变，从而改变了分数阶忆感器的电气特性。分数阶忆感器状态变量初始值的调整只需改变分数阶忆感器状态变量初始值的控制信号x0＇的大小就能完成。故分数阶忆感器状态变量初始值调整方便和易于控制。
本具体实施方式采用的电阻、电容、分数阶忆感器阶次的控制信号α＇和分数阶忆感器状态变量初始值的控制信号x0＇均具有很高的精度，能准确地检测输入信号的频率。
因此，本具体实施方式提供的浮地型分数阶忆感器的等效电路精度高，能准确模拟浮地型分数阶忆感器的电气特性，能方便调整分数阶忆感器阶次和分数阶忆感器状态变量初始值，浮地型分数阶忆感器的等效电路的端子A和端子D能与其他电路中的元件进行任意连接，使用方便和应用范围广。

Claims (12)

1.一种浮地型分数阶忆感器的等效电路，其特征在于所述浮地型分数阶忆感器的等效电路设有浮地型分数阶忆感器的等效电路的端子A、浮地型分数阶忆感器的等效电路的端子B、浮地型分数阶忆感器的等效电路的端子C、浮地型分数阶忆感器的等效电路的端子D和浮地型分数阶忆感器的等效电路的端子GND；浮地型分数阶忆感器阶次的控制信号α＇加在浮地型分数阶忆感器的等效电路的端子B与浮地型分数阶忆感器的等效电路的端子GND之间，浮地型分数阶忆感器状态变量初始值的控制信号x0＇加在浮地型分数阶忆感器的等效电路的端子C与浮地型分数阶忆感器的等效电路的端子GND之间，浮地型分数阶忆感器的电压V(t)加在浮地型分数阶忆感器的等效电路的端子A与浮地型分数阶忆感器的等效电路的端子D之间；
所述浮地型分数阶忆感器的等效电路的端子A与第一电流传输器(1)的端子E1-连接，第一电流传输器(1)的端子E1+与第一减法器(27)的端子B4连接，第一电流传输器(1)的端子E1i与第一电阻(2)的端子R11连接；第一电流传输器(1)的端子E1o分别与第一乘法器(4)的端子X1、第二电流传输器(5)的端子E2+、频率/电压转换器(22)的端子Fi、第三放大模块(25)的端子K31、第二放大模块(19)的端子K21和第五乘法器(15)的端子Y5连接；
第二电流传输器(5)的端子E2-与第二电阻(3)的端子R21连接，第三电流传输器(29)的端子E3i与第二电流传输器(5)的端子E2i连接；第一乘法器(4)的端子Y1与第一运算模块(7)的端子W12连接，第一乘法器(4)的端子Z1与第一放大模块(6)的端子K11连接，第一放大模块(6)的端子K12与第二乘法器(8)的端子X2连接，第三运算模块(9)的端子W32与第二乘法器(8)的端子Y2连接，第二乘法器(8)的端子Z2与压控移相器(10)的端子
Figure FDA0002048556680000011
连接，压控移相器(10)的端子
Figure FDA0002048556680000012
与第一加法器(12)的端子A1连接；第一加法器(12)的端子B1与第四运算模块(11)的端子W42连接，第四运算模块(11)的端子W41与第八乘法器(28)的端子Z8连接；第一加法器(12)的端子S1与第四乘法器(13)的端子Y4连接，第五运算模块(16)的端子W52与第四乘法器(13)的端子X4连接，第四乘法器(13)的端子Z4与第六运算模块(14)的端子W61连接；第六运算模块(14)的端子W62分别与第五乘法器(15)的端子X5、第六乘法器(17)的端子X6和第六乘法器(17)的端子Y6连接；第五乘法器(15)的端子Z5与第二加法器(23)的端子B2连接，第六乘法器(17)的端子Z6与第七乘法器(21)的端子Y7连接，第二放大模块(19)的端子K22与第七乘法器(21)的端子X7连接，第七乘法器(21)的端子Z7与第二加法器(23)的端子A2连接；第二加法器(23)的端子S2与第三加法器(24)的端子A3连接，第三放大模块(25)的端子K32与第三加法器(24)的端子B3连接，第三加法器(24)的端子S3与第七运算模块(26)的端子W71连接，第七运算模块(26)的端子W72与第一减法器(27)的端子A4连接，第一减法器(27)的端子S4与第三电流传输器(29)的端子E3+连接；
频率/电压转换器(22)的端子Vo与第二运算模块(20)的端子W21连接，第二运算模块(20)的端子W22与第三乘法器(18)的端子X3连接，第三乘法器(18)的端子Z3与第三运算模块(9)的端子W31连接；
所述浮地型分数阶忆感器的等效电路的端子GND分别与第一电阻(2)的端子R12和第二电阻(3)的端子R22连接；
所述浮地型分数阶忆感器的等效电路的端子B分别与第八乘法器(28)的端子Y8、第一运算模块(7)的端子W11、第三乘法器(18)的端子Y3、第五运算模块(16)的端子W51和压控移相器(10)的端子
Figure FDA0002048556680000022
连接；
浮地型分数阶忆感器的等效电路的端子C与第八乘法器(28)的端子X8连接；
浮地型分数阶忆感器的等效电路的端子D与第三电流传输器(29)的端子E3-连接；
所述浮地型分数阶忆感器的等效电路的忆感值Lm：
Lm＝K3·R1+K2·R1·(W6)2+R1·W6 (1)
式(1)中：
R1表示第一电阻(2)的电阻值，
K2表示第二放大模块(19)的电压放大倍数，
K3表示第三放大模块(25)的电压放大倍数，
W6表示第六运算模块(14)的电压输出值，
Figure FDA0002048556680000021
式(2)中：
W5表示第五运算模块(16)的电压输出值，
W5＝-05·α+1 (3)
W4表示第四运算模块(11)的电压输出值，
W4＝0.9·x0·α-0.9 (4)
W3表示第三运算模块(9)的电压输出值，
W3＝1-W2·α (5)
W1表示第一运算模块(7)的电压输出值，
W1＝0.9-0.658·α (6)
K1表示第一放大模块(6)的电压放大倍数，
R1表示第一电阻(2)的电阻值，
I表示输入电流i(t)的幅值，
f表示输入电流i(t)的频率，
t表示加在等效电路上激励电压的时间，秒；
式(4)中：
x0表示浮地型分数阶忆感器状态变量的初始值，所述状态变量的初始值等于分数阶忆感器状态变量初始值的控制信号x0＇的电压值；
式(5)中：
W2表示第二运算模块(20)的电压输出值，
W2＝-0.11·(1-f) (7)
式(2)、(3)、(4)、(5)和(6)中：
α表示浮地型分数阶忆感器的阶次，所述浮地型分数阶忆感器的阶次等于浮地型分数阶忆感器阶次的控制信号α＇的电压值。
2.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第一运算模块(7)由第三电阻(30)、第四电阻(31)、第一运算放大器(32)、第五电阻(33)、第六电阻(34)、第二运算放大器(35)、第七电阻(36)、第八电阻(37)和第一电压源(38)组成；
第三电阻(30)的端子R32分别与第四电阻(31)的端子R41和第一运算放大器(32)的端子V1-连接；第四电阻(31)的端子R42和第一运算放大器(32)的端子V1o与第五电阻(33)的端子R51连接，第五电阻(33)的端子R52分别与第六电阻(34)的端子R61和第二运算放大器(35)的端子V2+连接；
第一电压源(38)的端子U1与第八电阻(37)的端子R81连接，第八电阻(37)的端子R82分别与第二运算放大器(35)的端子V2-和第七电阻(36)的端子R71连接；第一运算放大器(32)的端子V1+和第六电阻(34)的端子R62与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第一运算模块(7)设有端子W11和端子W12；第三电阻(30)的端子R31与第一运算模块(7)的端子W11连接，第二运算放大器(35)的端子V2o和第七电阻(36)的端子R72与第一运算模块(7)的端子W12连接。
3.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第二运算模块(20)由第二电压源(39)、第九电阻(40)、第十电阻(41)、第十一电阻(42)、第四运算放大器(43)、第十二电阻(44)、第三运算放大器(45)、第十三电阻(46)和第十四电阻(47)组成；
第十四电阻(47)的端子R142分别与第三运算放大器(45)的端子V3-和第十三电阻(46)的端子R131连接，第二电压源(39)的端子U2与第九电阻(40)的端子R91连接，第九电阻(40)的端子R92分别与第十电阻(41)的端子R101和第三运算放大器(45)的端子V3+连接，第三运算放大器(45)的端子V3o和第十二电阻(44)的端子R121与第十三电阻(46)的端子R132连接，第十二电阻(44)的端子R122分别与第十一电阻(42)的端子R111和第四运算放大器(43)的端子V4-连接；第十电阻(41)的端子R102和第四运算放大器(43)的端子V4+与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第二运算模块(20)设有端子W21和端子W22；第十四电阻(47)的端子R141与第二运算模块(20)的端子W21连接，第十一电阻(42)的端子R112和第四运算放大器(43)的端子V4o与第二运算模块(20)的端子W22连接。
4.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第三运算模块(9)由第三电压源(48)、第十五电阻(49)、第十六电阻(50)、第五运算放大器(51)、第十七电阻(52)和第十八电阻(53)组成；
第十八电阻(53)的端子R182分别与第五运算放大器(51)的端子V5-和第十七电阻(52)的端子R171连接，第三电压源(48)的端子U3与第十五电阻(49)的端子R151连接，第十五电阻(49)的端子R152分别与第十六电阻(50)的端子R161和第五运算放大器(51)的端子V5+连接；第十六电阻(50)的端子R162与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第三运算模块(9)设有端子W31和端子W32；第十八电阻(53)的端子R181与第三运算模块(9)的端子W31连接，第五运算放大器(51)的端子V5o和第十七电阻(52)的端子R172与第三运算模块(9)的端子W32连接。
5.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第四运算模块(11)由第十九电阻(54)、第二十电阻(55)、第六运算放大器(56)、第二十一电阻(57)、第二十二电阻(58)、第七运算放大器(59)、第二十三电阻(60)、第二十四电阻(61)和第四电压源(62)组成；
第十九电阻(54)的端子R192分别与第二十电阻(55)的端子R201和第六运算放大器(56)的端子V6-连接，第二十电阻(55)的端子R202和第六运算放大器(56)的端子V6o与第二十一电阻(57)的端子R211连接，第二十一电阻(57)的端子R212分别与第二十二电阻(58)的端子R221和第七运算放大器(59)的端子V7-连接；第四电压源(62)的端子U4与第二十四电阻(61)的端子R241连接，第二十四电阻(61)的端子R242分别与第七运算放大器(59)的端子V7+和第二十三电阻(60)的端子R231连接；第六运算放大器(56)的端子V6+和第二十二电阻(58)的端子R222与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第四运算模块(11)设有端子W41和端子W42；第十九电阻(54)的端子R191与第四运算模块(11)的端子W41连接，第七运算放大器(59)的端子V7o和第二十三电阻(60)的端子R232与第四运算模块(11)的端子W42连接。
6.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第五运算模块(16)由第二十五电阻(63)、第二十六电阻(64)、第八运算放大器(65)、第二十七电阻(66)、第二十八电阻(67)、第九运算放大器(68)、第二十九电阻(69)、第三十电阻(70)和第五电压源(71)组成；
第二十五电阻(63)的端子R252分别与第二十六电阻(64)的端子R261和第八运算放大器(65)的端子V8-连接，第二十六电阻(64)的端子R262和第八运算放大器(65)的端子V8o与第二十七电阻(66)的端子R271连接，第二十七电阻(66)的端子R272分别与第二十八电阻(67)的端子R281和第九运算放大器(68)的端子V9+连接；第五电压源(71)的端子U5与第三十电阻(70)的端子R301连接，第三十电阻(70)的端子R302分别与第九运算放大器(68)的端子V9-和第二十九电阻(69)的端子R291连接；第八运算放大器(65)的端子V8+和第二十八电阻(67)的端子R282与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第五运算模块(16)设有端子W51和端子W52；第二十五电阻(63)的端子R251与第五运算模块(16)的端子W51连接，第九运算放大器(68)的端子V9o和第二十九电阻(69)的端子R292与第五运算模块(16)的端子W52连接。
7.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第六运算模块(14)由第六电压源(72)、第三十一电阻(73)、第三十二电阻(74)、第十运算放大器(75)、第三十三电阻(76)和第三十四电阻(77)组成；
第三十四电阻(77)的端子R342分别与第十运算放大器(75)的端子V10+和第三十三电阻(76)的端子R331连接；第六电压源(72)的端子U6与第三十一电阻(73)的端子R311连接，第三十一电阻(73)的端子R312分别与第三十二电阻(74)的端子R321和第十运算放大器(75)的端子V10-连接；第三十二电阻(74)的端子R322与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第六运算模块(14)设有端子W61和端子W62；第三十四电阻(77)的端子R341与第六运算模块(14)的端子W61连接，第十运算放大器(75)的端子V10o和第三十三电阻(76)的端子R332与第六运算模块(14)的端子W62连接。
8.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第七运算模块(26)由第一电容(78)、第三十五电阻(79)、第十一运算放大器(80)、第三十六电阻(81)、第三十七电阻(82)和第十二运算放大器(83)组成；
第一电容(78)的端子C12分别与第十一运算放大器(80)的端子V11-和第三十五电阻(79)的端子R351连接，第十一运算放大器(80)的端子V11o分别与第三十五电阻(79)的端子R352和第三十六电阻(81)的端子R361连接，第三十六电阻(81)的端子R362分别与第十二运算放大器(83)的端子V12-和第三十七电阻(82)的端子R371连接；第十一运算放大器(80)的端子V11+和第十二运算放大器(83)的端子V12+与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第七运算模块(26)设有端子W71和端子W72；第一电容(78)的端子C11与第七运算模块(26)的端子W71连接，第十二运算放大器(83)的端子V12o和第三十七电阻(82)的端子R372与第七运算模块(26)的端子W72连接。
9.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第一放大模块(6)由第三十八电阻(84)、第三十九电阻(85)、第十三运算放大器(86)、第四十电阻(87)、第四十一电阻(88)和第十四运算放大器(89)组成；
第三十八电阻(84)的端子R382分别与第三十九电阻(85)的端子R391和第十三运算放大器(86)的端子V13-连接，第三十九电阻(85)的端子R392和第十三运算放大器(86)的端子V13o与第四十电阻(87)的端子R401连接，第四十电阻(87)的端子R402分别与第四十一电阻(88)的端子R411和第十四运算放大器(89)的端子V14-连接；第十三运算放大器(86)的端子V13+和第十四运算放大器(89)的端子V14+与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第一放大模块(6)设有端子K11和端子K12；第三十八电阻(84)的端子R381与第一放大模块(6)的端子K11连接，第四十一电阻(88)的端子R412和第十四运算放大器(89)的端子V14o与第一放大模块(6)的端子K12连接。
10.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第二放大模块(19)由第四十二电阻(90)、第四十三电阻(91)、第十五运算放大器(92)、第四十四电阻(93)、第四十五电阻(94)和第十六运算放大器(95)组成；
第四十二电阻(90)的端子R422分别与第四十三电阻(91)的端子R431和第十五运算放大器(92)的端子V15-连接，第四十三电阻(91)的端子R432和第十五运算放大器(92)的端子V15o与第四十四电阻(93)的端子R441连接，第四十四电阻(93)的端子R442分别与第四十五电阻(94)的端子R451和第十六运算放大器(95)的端子V16-连接；第十五运算放大器(92)的端子V15+和第十六运算放大器(95)的端子V16+与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第二放大模块(19)设有端子K21和端子K22；第四十二电阻(90)的端子R421与第二放大模块(19)的端子K21连接，第四十五电阻(94)的端子R452和第十六运算放大器(95)的端子V16o与第二放大模块(19)的端子K22连接。
11.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述第三放大模块(25)由第四十六电阻(96)、第四十七电阻(97)、第十七运算放大器(98)、第四十八电阻(99)、第四十九电阻(100)和第十八运算放大器(101)组成；
第四十六电阻(96)的端子R462分别与第四十七电阻(97)的端子R471和第十七运算放大器(98)的端子V17-连接，第四十七电阻(97)的端子R472和第十七运算放大器(98)的端子V17o与第四十八电阻(99)的端子R481连接，第四十八电阻(99)的端子R482分别与第四十九电阻(100)的端子R491和第十八运算放大器(101)的端子V18-连接；第十七运算放大器(98)的端子V17+和第十八运算放大器(101)的端子V18+与浮地型分数阶忆感器的等效电路的端子GND连接；
所述第三放大模块(25)设有端子K31和端子K32；第四十六电阻(96)的端子R461与第三放大模块(25)的端子K31连接，第四十九电阻(100)的端子R492和第十八运算放大器(101)的端子V18o与第三放大模块(25)的端子K32连接。
12.根据权利要求1所述的浮地型分数阶忆感器的等效电路，其特征在于所述压控移相器(10)由第一结型场效应晶体管(102)、第二电容(103)、第五十电阻(104)、第五十一电阻(105)、第十九运算放大器(106)、第五十二电阻(107)、第五十三电阻(108)、第二结型场效应晶体管(109)和第三电容(110)组成；
第一结型场效应晶体管(102)的端子G12分别与第二电容(103)的端子C21和第五十电阻(104)的端子R501连接，第五十电阻(104)的端子R502分别与第五十一电阻(105)的端子R511和第十九运算放大器(106)的端子V19+连接；第三电容(110)的端子C32分别与第二结型场效应晶体管(109)的端子G21和第五十三电阻(108)的端子R531连接，第五十三电阻(108)的端子R532分别与第五十二电阻(107)的端子R521和第十九运算放大器(106)的端子V19-连接；第二电容(103)的端子C22、第二结型场效应晶体管(109)的端子G22和第五十一电阻(105)的端子R512与浮地型分数阶忆感器的等效电路的端子GND连接；
所述压控移相器(10)设有端子
Figure FDA0002048556680000071
端子
Figure FDA0002048556680000072
和端子
Figure FDA0002048556680000073
第一结型场效应晶体管(102)的端子G11和第三电容(110)的端子C31与压控移相器(10)的端子
Figure FDA0002048556680000074
连接，第一结型场效应晶体管(102)的端子G13和第二结型场效应晶体管(109)的端子G23与压控移相器(10)的端子
Figure FDA0002048556680000075
连接，第十九运算放大器(106)的端子V19o和第五十二电阻(107)的端子R522与压控移相器(10)的端子
Figure FDA0002048556680000076
连接。
CN201910367076.0A 2019-05-05 2019-05-05 一种浮地型分数阶忆感器的等效电路 Active CN110096811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910367076.0A CN110096811B (zh) 2019-05-05 2019-05-05 一种浮地型分数阶忆感器的等效电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910367076.0A CN110096811B (zh) 2019-05-05 2019-05-05 一种浮地型分数阶忆感器的等效电路

Publications (2)

Publication Number Publication Date
CN110096811A CN110096811A (zh) 2019-08-06
CN110096811B true CN110096811B (zh) 2022-12-02

Family

ID=67446852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910367076.0A Active CN110096811B (zh) 2019-05-05 2019-05-05 一种浮地型分数阶忆感器的等效电路

Country Status (1)

Country Link
CN (1) CN110096811B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122405A2 (en) * 2008-04-03 2009-10-08 A.M.P.S. Advanced Micropower Semiconductors L.T.D. Novel ultra low power ofdm receiver components
US9609259B1 (en) * 2016-01-25 2017-03-28 Pixart Imaging (Penang) Sdn. Bhd. Pipelined analog-to-digital converter incorporating variable input gain and pixel read out analog front end having the same
CN108509704B (zh) * 2018-03-22 2019-08-20 武汉科技大学 一种分数阶忆感器的等效电路
CN109408910B (zh) * 2018-10-08 2022-12-02 武汉科技大学 一种浮地型分数阶忆阻器的等效电路及其使用方法

Also Published As

Publication number Publication date
CN110096811A (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
CN108334700B (zh) 一种分数阶忆容器的等效电路
CN203929268U (zh) 一种多通道温度测量系统
CN108509704B (zh) 一种分数阶忆感器的等效电路
TW200923377A (en) Power measuring apparatus
CN107850911A (zh) 低压差电压调节器装置
KR20150096197A (ko) 반도체 집적회로의 누설전류 측정 회로
CN203241165U (zh) 一种基于三线制的热电阻测温电路
CN100412755C (zh) 中央处理器频率即时调整电路
Abd Aziz et al. A low drop-out voltage regulator in 0.18 µm CMOS technology
CN110096811B (zh) 一种浮地型分数阶忆感器的等效电路
CN103235175B (zh) 功耗检测电路
CN106357107A (zh) 电压调整电路及程控电源
CN203554414U (zh) 振荡器
CN110147605B (zh) 一种基于分数阶忆容器等效电路的低通滤波电路
CN106501613A (zh) 扬声器阻抗的测试方法及测试装置
Khanra et al. Use of squared magnitude function in approximation and hardware implementation of SISO fractional order system
CN109408910B (zh) 一种浮地型分数阶忆阻器的等效电路及其使用方法
US20130069728A1 (en) Automatic bias operational amplifying circuit and system
CN209707585U (zh) 一种积分综合模块
CN109960306B (zh) 低压差线性稳压器
CN203178361U (zh) 功耗检测电路
CN208060600U (zh) 一种运用于罗氏线圈信号处理的积分器电路
RU2651809C1 (ru) Способ определения мгновенной реактивной мощности трехфазной сети
CN219978533U (zh) 一种用于gnss信号模拟器的中频信号生成电路
CN103631296A (zh) 一种电压调节电路系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant