CN109213000A - 容性分抗元仿真模型 - Google Patents
容性分抗元仿真模型 Download PDFInfo
- Publication number
- CN109213000A CN109213000A CN201811080555.6A CN201811080555A CN109213000A CN 109213000 A CN109213000 A CN 109213000A CN 201811080555 A CN201811080555 A CN 201811080555A CN 109213000 A CN109213000 A CN 109213000A
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- fractional order
- pin
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B17/00—Systems involving the use of models or simulators of said systems
- G05B17/02—Systems involving the use of models or simulators of said systems electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开一种容性分抗元仿真模型，包括引脚a、引脚b、电流控制电压源IU和电压分数阶积分器A，电流控制电压源IU包括电流控制端i和电压源输出端ui，电流控制电压源IU内电压源输出端的电压值ui受电流控制端的电流值i控制，电压分数阶积分器A包括电压输入端ui和电压输出端uc，引脚a、电流控制电压源IU内电流控制端、电压分数阶积分器A的电压输出端uc以及引脚b为串联关系，电流控制电压源IU的电压源输出端与电压分数阶积分器的电压输入端ui相连。容性分抗元仿真模型a和b引脚的运算特性等效了容性分抗元的端口特性，不需要使用大量的电阻和电容。
Description
技术领域
本发明专利涉及新型电路元件仿真模型设计领域，具体涉及容性分抗元的仿真模型。
背景技术
分抗(fractance)，是分数阶阻抗(fractional-order impedance)的简称，是具有分数阶微积分(fractional-order calculus)运算功能的电子元器件或系统。电路实现分数阶微积分运算所需要使用的基本元件被称为分抗元(fractor)。理想的分抗元是不存在的，相应的近似实现电路称为分抗逼近电路。分抗、分抗元、分抗逼近电路是分数阶电路与系统的关键组成部分，分数阶电路与系统是一个新兴的跨学科研究领域。
目前购买不到商用的容性分抗元，且Multisim等电路仿真软件内部也没有直接可以使用的容性分抗元模型。通常，通过单端口电路(即分抗逼近电路)实现实系数有理函数的运算功能，用于在一定频率、一定精度下逼近无理的容性分抗元阻抗函数。
分抗逼近电路的单端口电气特性可等效分抗元二引脚之间的电气特性。实现分抗逼近电路的主要方法有Oldham分形分抗、Haba分形分抗、Carlson格形分抗、Liu-Kaplan分形分抗和Roy分形分抗、Oustaloup分抗、Charef分抗、Matsuda分抗等，最终都是以单端口二引脚的电路方式呈现，需要大量使用电阻和电容，随着逼近频率范围的增大、精度的提高，所需要的元件数一般也会更多。
还有学者通过分数阶算子有理逼近的实现方式构造分数阶传输函数模块，但是分数阶传输函数模块有输入和输出二个端口，每端口是二个引脚，不能直接当做二引脚的容性分抗元的仿真模型。本发明使用具有分数阶传输函数运算功能的电压分数阶积分器和电流控制电压源构造容性分抗元的二引脚仿真模型。
发明内容
本发明所要解决的技术问题是提供一种容性分抗元仿真模型，解决现有容性分抗元仿真模型需要使用(大量)电阻和电容的问题。
本发明解决上述技术问题的技术方案如下：一种容性分抗元仿真模型，包括引脚a、引脚b、电流控制电压源IU和电压分数阶积分器A，电流控制电压源IU包括电流控制端i和电压源输出端ui，电流控制端i的输入阻抗为零，电压源输出端ui的输出阻抗为零，电流控制电压源IU内电压源输出端的电压值ui受电流控制端的电流值i控制，电压分数阶积分器A包括电压输入端ui和电压输出端uc，电压输入端ui的输入阻抗为无穷大，电压输出端uc的输出阻抗为零，引脚a、电流控制电压源IU内电流控制端、电压分数阶积分器A的电压输出端uc以及引脚b为串联关系，电流控制电压源IU的电压源输出端与电压分数阶积分器的电压输入端ui相连；时刻0至t，所述电压分数阶积分器A内电压输出端的电压值Ki为电压分数阶积分器A的比例系数，运算阶-1＜μ＜0，为分数阶积分运算符号，时刻0为分数阶积分的下限，时刻t为分数阶积分的上限；电流控制电压源IU内电压输出端的输出电压ui＝Kj×i，Kj为电流控制电压源IU的控制系数。
本发明的有益效果是：在本发明中，该容性分抗元仿真模型a和b引脚的运算特性等效了容性分抗元的端口特性，不需要使用大量的电阻和电容，结构简单。
附图说明
图1为本发明的原理图
图2为本发明实施例中分抗元恒流充电时二引脚电压的理论曲线图
图3为本发明实施例中的幅频特征曲线图
图4为本发明实施例中的相频特征曲线图
图5为本发明实施例中的阶频特征曲线图
图6为本发明实施例中的F特征曲线图
图7为本发明实施例中的幅频特征仿真曲线图
图8为本发明实施例中的相频特征仿真曲线图
图9为本发明实施例中运算阶Hμ＝-0.8的分抗仿真模型恒流充电时二引脚电压的理论曲线图
图10为本发明实施例中电压源驱动下的分数阶RF电路原理图
图11为本发明实施例中分数阶RF电路零状态相应测试时分抗元二引脚电压的理论曲线
图12为本发明实施例中分数阶RF电路零状态相应测试时分抗元二引脚电压的仿真曲线
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，一种容性分抗元仿真模型，包括引脚a、引脚b、电流控制电压源IU和电压分数阶积分器A，电流控制电压源IU包括电流控制端i和电压源输出端ui，电流控制端i的输入阻抗为零，电压源输出端ui的输出阻抗为零，电流控制电压源IU内电压源输出端的电压值ui受电流控制端的电流值i控制，电压分数阶积分器A包括电压输入端ui和电压输出端uc，电压输入端ui的输入阻抗为无穷大，电压输出端uc的输出阻抗为零，引脚a、电流控制电压源IU内电流控制端、电压分数阶积分器A的电压输出端uc以及引脚b为串联关系，电流控制电压源IU的电压源输出端与电压分数阶积分器的电压输入端ui相连；时刻0至t，所述电压分数阶积分器A内电压输出端的电压值Ki为电压分数阶积分器A的比例系数，运算阶-1＜μ＜0，为分数阶积分运算符号，时刻0为分数阶积分的下限，时刻t为分数阶积分的上限；电流控制电压源IU内电压输出端的输出电压ui＝Kj×i，Kj为电流控制电压源IU的控制系数。
本发明的工作原理为：
常见的分数阶微积分定义有黎曼-刘维尔(Riemann-Liouville)定义、卡普图(Caputo)定义和格林瓦尔-莱特尼科夫(Grünwald-Letikov)定义等。时刻0到时刻t，称为函数f(t)的-μ阶黎曼-刘维尔分数阶积分，其中为积分运算符号，为伽玛函数，时刻0为分数阶积分的下限，时刻t为分数阶积分的上限。若函数f(t)及其各阶导数的初值均为0，则其分数阶微积分的拉普拉斯变换为s是拉普拉斯变量，亦称运算变量。
分抗元的阻抗函数μ称为分抗元的运算阶，F(μ)称为分抗元的特征值。当-1＜μ＜0时，Z(s)表示容性分抗元的阻抗函数，容性分抗元的运算特征介于电容与电阻之间；当0＜μ＜1时，Z(s)表示感性分抗元的阻抗函数，感性分抗元的运算特征介于电阻与电感之间。对于一个给定的运算阶μ，分抗元的阻抗函数Z(s)为无理函数。
若容性分抗元仿真模型的a、b二引脚电压u(t)与流过电流i(t)采用关联参考方向，则描述其特性的伏安关系为容性分抗元二引脚初始电压为0V时，若输入容性分抗元二引脚的电流i(t)＝aH(t)(H(t)为单位阶跃函数，a为电流值)，则容性分抗元二引脚电压特征值F(μ)＝1000Ω·sμ的容性分抗元，运算阶μ分别为-0.4、-0.6和-0.8时，二引脚输入电流i(t)＝0.01H(t)A(t>0)的恒流充电理论曲线图如图2所示。
目前购买不到商用的容性分抗元，且Multisim等电路仿真软件内部也没有直接可以使用的容性分抗元模型。通常，通过单端口电路(即分抗逼近电路)实现实系数有理函数Zk(s)的运算功能，用于在一定频率、一定精度下逼近无理的容性分抗元阻抗函数Z(s)：式中，非负整数变量k∈N表示逼近级次数，正整数参变量nk和dk分别表示分子多项式Nk(s)和分母多项式Dk(s)的次数。
容性分抗逼近电路的单端口电气特性可等效容性分抗元二引脚之间的电气特性。实现分抗逼近电路的主要方法有Oldham分形分抗、Haba分形分抗、Carlson格形分抗、Liu-Kaplan分形分抗和Roy分形分抗、Oustaloup分抗、Charef分抗、Matsuda分抗等，最终都是以单端口二引脚的电路方式呈现，需要大量使用电阻和电容，随着逼近频率范围的增大，所需要的元件数一般也会更多。
还有学者通过分数阶算子有理逼近的实现方式构造分数阶传输函数模块，Hμ表示分数阶传输函数的运算阶，但是传输函数H(s)模块有输入和输出二个端口，每端口是二个引脚，不能直接当做二引脚的容性分抗元的仿真模型。本发明使用具有分数阶传输函数H(s)运算功能的电压分数阶积分器A和电流控制电压源IU构造容性分抗元的二引脚仿真模型。
分数阶传输函数H(s)有理逼近的实现方式有使用正则牛顿迭代法的Carlson有理逼近、零极点递进分布拟合法的Oustaloup有理逼近、分数幂极点和零极点模型的Charef有理逼近、对数间隔频率点连分式展开法的Matsuda有理逼近等。本发明实施例，使用Oustaloup有理逼近构造分数阶运算模块OHk(s)逼近传输函数H(s)的运算特性。
Oustaloup有理逼近的标准形式为式中，N为逼近的级次数，零点极点增益比例系数Ki由使用者根据需要设定。具体算法为：(1)输入分数运算阶Hμ，选择逼近频率段ωb(低频率点)和ωh(高频率点)，设定比例系数Ki和逼近级次数N；(2)计算ωu，然后通过向量点运算计算出ωk、ω'k和K；(3)依据第(1)步和第(2)步得到的数值和Oustaloup有理逼近的标准形式构造出Oustaloup有理逼近函数OHk(s)。
为在频域形象直观的分析Oustaloup有理逼近函数OHk(s)逼近电压传输函数H(s)的性能。取拉普拉斯变量s＝jω，令频率指数变量将Oustaloup有理逼近函数OHk(s)的幅频特征相频特征阶频特征和F特征的曲线分别与电压传输函数H(s)的幅频特征相频特征阶频特征和F特征的曲线对比。幅频特征函数和相频特征函数分别在频域刻画了分数阶积分器A对输入电压信号的放大能力和相位影响，阶频特征函数在频域刻画了分数阶积分器A的分数运算阶Hμ，F特征函数在频域刻画了分数阶积分器A比例系数Ki。
为电路仿真实现分数阶积分器A的传输函数OHk(s)的运算功能，取Oustaloup有理逼近的低频率点ωb＝0.1rad/s、高频率点ωh＝1400rad/s、分数运算阶Hμ＝-0.8、比例系数Ki＝1、逼近级次数N＝6。由此根据Oustaloup有理逼近具体算法，得到零极点形式的Oustaloup有理逼近函数
Oustaloup有理逼近函数OH6(s)和电压传输函数H(s)的幅频特征曲线如图3所示，相频特征曲线如图4所示，阶频特征曲线如图5所示，F特征曲线如图6所示。图3、图4、图5和图6所示的“理想曲线”表示电压传输函数H(s)对应的曲线，“逼近曲线”表示Oustaloup有理逼近函数OH6(s)对应的曲线。由曲线图3、图4、图5和图6可以看出：在低频率点ωb、高频率点ωh逼近误差较大，但是可以避免使用此频率段，Oustaloup有理逼近函数OH6(s)达到了逼近效果。使用Multisim电路仿真软件的交流分析功能(ACAnalysis)进行Pspice分析得到的幅频特征仿真曲线如图7所示，相频特征仿真曲线如图8所示。由仿真数据得到的阶频特征仿真曲线如图5中的仿真曲线所示，由仿真数据得到的F特征曲线如图6中的仿真曲线所示。仿真分析结果和理论分析相符，证明可以用Oustaloup有理逼近函数OH6(s)来完成分数阶电压传输函数H(s)的运算功能。
依据图1所示结构在Multisim电路仿真软件内搭建容性分抗元仿真模型，分数阶积分器A的电压传输函数H(s)使用已验证的Oustaloup有理逼近函数OH6(s)。电流控制电压源IU内电压输出端的输出电压ui(t)＝Kj×i(t)。时刻0至t，电压分数阶积分器A的输出电压由于电流控制端i的输入阻抗为零，则模型a、b二引脚电分数阶微积分的拉普拉斯变换及线性性质可得u(s)＝Ki×Kj×sμ×i(s)。因此，容性分抗元仿真模型所等效的容性分抗元的阻抗函数即F(μ)＝Ki×Kj，且μ＝Hμ。
容性分抗元仿真模型中的流控电压源的控制参数Kj＝1000Ω、电压分数阶积分器比例系数Ki＝1，且分数运算阶Hμ＝-0.8，则等效的容性分抗元的阻抗函数Z(s)＝1000×s-0.8。取激励恒定电流源i(t)的电流值为10mA。示波器的A通道测试容性分抗元仿真模型二引脚的电压。得到容性分抗元仿真模型恒流充电仿真曲线如图9所示，仿真结果与如图2所示的运算阶μ＝-0.8的理论曲线一致。
将阻抗函数Z(s)＝F(μ)×sμ(-1＜μ＜0)的容性分抗元串联电阻R，得到分数阶RF电路。图10所示为由电压源Uin(t)＝xH(t)(H(t)为单位阶跃函数，x为电流值)和分数阶RF电路构成的电压阶跃响应测试电路，图10所示的F即为分抗元。在t＝0时刻，若分抗元F的二引脚电压UF(0)＝0，则由基尔霍夫电压定理可得Uin(t)＝Ur(t)+UF(t)(t＞0)。若iF(t)表示流过分抗元的电流值，则因此由分数阶微积分的拉普拉斯变换原理可得因此分抗元二引脚电压的拉普拉斯变换
为米塔-列夫勒函数，若Re(γ)＞0，Re(β)＞0且|z|<1，则存在拉普拉斯变换
由米塔-列夫勒函数的拉普拉斯变换可得到图10所示电路的分抗元二引脚电压当电压源x＝10V，电阻R＝1000Ω，且F(μ)＝1000、μ＝-0.8时，得到图10所示电路中阻抗函数Z(s)＝1000×s-0.8的分抗元二引脚电压的理论电压变化曲线如图11所示。将图1所示的分抗元仿真模型的a、b端替代图10所示电路的分抗元的A、B端，由Multisim 13得到的仿真曲线如图12所示，与图11所示所示理论曲线相符。误差来源于数值计算误差和OH6(s)的逼近误差等。
以上所述表明，容性分抗元仿真模型a和b引脚的运算特性等效了容性分抗元的引脚特性，可以作为容性分抗元的仿真模型使用。证明本发明及实施方案可行。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (1)
1.一种容性分抗元仿真模型，其特征在于，包括引脚a、引脚b、电流控制电压源IU和电压分数阶积分器A，电流控制电压源IU包括电流控制端i和电压源输出端ui，电流控制端i的输入阻抗为零，电压源输出端ui的输出阻抗为零，电流控制电压源IU内电压源输出端的电压值ui受电流控制端的电流值i控制，电压分数阶积分器A包括电压输入端ui和电压输出端uc，电压输入端ui的输入阻抗为无穷大，电压输出端uc的输出阻抗为零，引脚a、电流控制电压源IU内电流控制端、电压分数阶积分器A的电压输出端uc以及引脚b为串联关系，电流控制电压源IU的电压源输出端与电压分数阶积分器的电压输入端ui相连；时刻0至t，所述电压分数阶积分器A内电压输出端的电压值uc(t)＝Ki×0Dt μui(t)，Ki为电压分数阶积分器A的比例系数，运算阶-1＜μ＜0，为分数阶积分运算符号，时刻0为分数阶积分的下限，时刻t为分数阶积分的上限；电流控制电压源IU内电压输出端的输出电压ui＝Kj×i，Kj为电流控制电压源IU的控制系数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811080555.6A CN109213000A (zh) | 2018-09-17 | 2018-09-17 | 容性分抗元仿真模型 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811080555.6A CN109213000A (zh) | 2018-09-17 | 2018-09-17 | 容性分抗元仿真模型 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109213000A true CN109213000A (zh) | 2019-01-15 |
Family
ID=64983835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811080555.6A Pending CN109213000A (zh) | 2018-09-17 | 2018-09-17 | 容性分抗元仿真模型 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109213000A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104038115A (zh) * | 2014-06-09 | 2014-09-10 | 江苏仁源电气有限公司 | 单绕组直流无刷电机的正弦波电流驱动系统及其控制方法 |
| CN105680819A (zh) * | 2016-04-08 | 2016-06-15 | 蒲亦非 | 容性分忆抗元和感性分忆抗元滤波器 |
| CN206272568U (zh) * | 2016-12-05 | 2017-06-20 | 华南理工大学 | 一种分数阶电容电路 |
| CN108319797A (zh) * | 2018-03-09 | 2018-07-24 | 武汉科技大学 | 一种分数阶忆阻器的等效电路 |
-
2018
- 2018-09-17 CN CN201811080555.6A patent/CN109213000A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104038115A (zh) * | 2014-06-09 | 2014-09-10 | 江苏仁源电气有限公司 | 单绕组直流无刷电机的正弦波电流驱动系统及其控制方法 |
| CN105680819A (zh) * | 2016-04-08 | 2016-06-15 | 蒲亦非 | 容性分忆抗元和感性分忆抗元滤波器 |
| CN206272568U (zh) * | 2016-12-05 | 2017-06-20 | 华南理工大学 | 一种分数阶电容电路 |
| CN108319797A (zh) * | 2018-03-09 | 2018-07-24 | 武汉科技大学 | 一种分数阶忆阻器的等效电路 |
Non-Patent Citations (3)
| Title |
|---|
| LIBOR KADLˇCÍK等: "A CMOS Follower-Type Voltage Regulator With a Distributed-Element Fractional-Order Control", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS–I: REGULAR PAPERS》 * |
| 刘正春等: "分数阶PIλDμ控制在SAPF直流侧电压控制中的应用", 《华北电力大学学报》 * |
| 曹新亮: "《新编模拟集成电路原理与应用》", 30 September 2015, 湖北开动传媒科技有限公司 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dorfler et al. | Kron reduction of graphs with applications to electrical networks | |
| CN104573183B (zh) | 忆容器的实现电路以及任意阶次忆容器电路的实现方法 | |
| US8718987B2 (en) | Circuit simulation model of capacitor, constructing method of simulation model, method of circuit simulation, circuit simulator | |
| KR101616036B1 (ko) | 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델 | |
| US9563728B2 (en) | Equivalent circuit model, program, and recording medium | |
| KR101616037B1 (ko) | 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델 | |
| CN106685188B (zh) | 电源转换装置的参数设定电路以及电流产生方法 | |
| Sotner et al. | Simple approach for synthesis of fractional-order grounded immittances based on OTAs | |
| CN109213000A (zh) | 容性分抗元仿真模型 | |
| CN204331729U (zh) | 忆容器的实现电路 | |
| CN104573164B (zh) | 小步长系统等值历史电流源信息更新的硬件实现方法 | |
| CN103412194B (zh) | 一种电容值测算电路 | |
| CN109271703A (zh) | 电流分数阶积分控制式忆阻器 | |
| CN109117590A (zh) | 电压分数阶积分控制式忆阻器 | |
| CN109308387A (zh) | 电压分数阶积分控制式忆容器 | |
| CN203301433U (zh) | 具有增加直流增益和减少直流偏移的时钟有扫描能力的低通滤波器 | |
| Sandoval-Ibarra et al. | Design of 2nd order low-pass active filters by preserving the physical meaning of design variables | |
| Kühn et al. | Passive reciprocal transistor-based RF tuneable inductances | |
| CN109308388A (zh) | 电流分数阶积分控制式忆感器 | |
| Mukhtar et al. | Brune's algorithm for circuit synthesis | |
| CN109446647A (zh) | 电压分数阶积分控制式忆阶元 | |
| KR20180118196A (ko) | 사건구동 방식의 스위칭 회로 모의 시험 방법 및 이를 이용한 회로 모의 시험 프로그램이 저장된 저장 매체 | |
| Diab et al. | A Simple Macromodel Circuit for Operational Transconductance Amplifier with Low Frequency OTA-C Filter Application | |
| CN110022200A (zh) | 具有线平衡点的非理想压控型忆阻混沌电路 | |
| Iordache et al. | On the sensitivity analysis of analog circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190115 |