KR101616037B1

KR101616037B1 - 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델

Info

Publication number: KR101616037B1
Application number: KR1020157032477A
Authority: KR
Inventors: 세이지 히다카; 아츠시 사쿠라기
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2013-05-14
Filing date: 2014-05-02
Publication date: 2016-04-27
Also published as: CN105229644A; KR20150133296A; JPWO2014185293A1; WO2014185293A1; US10650180B2; JP5773101B2; US20160063159A1; CN105229644B

Abstract

직류 전압 인가시의 비선형 특성을 정밀도 높게 동적으로 시뮬레이션 가능한 콘덴서의 시뮬레이션 방법 및 비선형 등가 회로 모델을 단순한 구성으로 간단하게 제공한다. 그렇기 때문에 본 발명은 콘덴서의 등가 회로를 수동 회로 소자(R₁, C₁)의 직렬 회로를 사용하여 나타낸다. 또한, 직류 전압(Vdc)의 인가 시에서의 수동 회로 소자(R₁, C₁)의 특성 변화율(k_R1(Vdc), k_C1(Vdc))을, 실측값을 기초로, 근사 함수 exp(f(x))로서 나타낸다. 수동 회로 소자(R₁, C₁)에 병렬로 접속되는 제어 전류원(B_R1, B_C1)에 의해 참조 전압(Vref)이 참조되고, 참조 전압(Vref)에 대응하여 특성 변화율(k_R1(Vdc), k_C1(Vdc))이 산출된다. 그리고 특성 변화율(k_R1(Vdc), k_C1(Vdc)) 및 무인가 시 전류(I_R1, I_C1)에 기초하여, 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))가 발생되고, 무인가 시 전류(I_R1, I_C1)에 병류됨으로써 비선형 특성이 시뮬레이트된다.

Description

콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델{CAPACITOR SIMULATION METHOD AND NONLINEAR EQUIVALENT CIRCUIT MODEL FOR CAPACITOR}

본 발명은 콘덴서의 직류 전압 인가 시의 비선형 특성을 시뮬레이트하는 콘덴서의 시뮬레이션 방법 및 그 시뮬레이트 할 때에 이용되는 콘덴서의 비선형 등가 회로 모델에 관한 것이다.

종래, 이 종류의 전자부품의 시뮬레이션 방법 및 등가 회로 모델은 전자 회로 설계에서의 회로 시뮬레이트 시에 이용되고 있다. 회로 시뮬레이트에는 SPICE(Simulation Program with Integrated Circuit Empahsis) 등의 회로 시뮬레이터가 이용되고, 회로 시뮬레이터 중에는 전자부품 제조 메이커의 홈페이지 사이트에 있어서 이용할 수 있는 것도 있다. 이용자는 PC 등의 단말로부터 인터넷망을 통해 전자부품 제조 메이커의 홈페이지 사이트에 액세스하여 회로 시뮬레이터를 이용한다.

종래, 이 종류의 시뮬레이션 방법 및 등가 회로 모델로는, 예를 들면 특허문헌 1에 개시된 콘덴서에 대한 것이 있다.

이 시뮬레이션에서는 동 문헌의 도 1에 나타내는 바와 같이, 제1 스텝에 있어서 콘덴서의 주어진 주파수 특성을 입력하고, 제2 스텝에 있어서 주파수에 의존하지 않는 저항(R), 커패시턴스(C), 인덕턴스(L)를 이용한, 시간 영역에서의 시뮬레이션이 가능한 회로로서, RC회로 및 RL회로와, RCL회로 중 어느 하나를 등가 회로 모델로서 형성한다. 그리고 제3 스텝에 있어서, 제2 스텝에서 형성한 등가 회로 모델의 정밀도를 판정하기 위한 평가 함수를 합성하고, 제4 스텝에 있어서, 제3 스텝에서 합성한 평가 함수를 최소화함으로써 회로 정수를 결정한다.

특허문헌 1에서는 상기 구성에 의해, 주파수 영역에서 임피던스를 나타낸 콘덴서의, 시간 영역에서의 시뮬레이션이 가능한 등가 회로 모델을 도출하고, 콘덴서의 주파수 영역 또는 시간 영역에서의 전기적 특성을 회로 시뮬레이션에 의해 예측한다.

또한, 종래, 인덕터의 시뮬레이션 방법 및 등가 회로 모델로서, 예를 들면 특허문헌 2에 개시된 것이 있다.

이 시뮬레이션에서는 동 문헌의 도 1(C)에 나타내는 바와 같이, 내부 도체의 표피 효과를 고려하는 인덕턴스(L1)와 레지스탕스(resistance)(R1)의 직렬 회로에, 직류에 대한 인덕턴스(L0)와 인덕턴스(L1) 사이의 상호 인덕턴스(Lm)가 병렬 접속되고, 이것에 직류에 대한 인덕턴스(L0)와 내부 도체의 직류 저항(Rdc1)이 직렬로 접속된 등가 회로 모델이 사용된다. 이 등가 회로 모델에서는 또한, 외부전극의 인덕턴스 및 레지스탕스가 동시에 고려되어, 인덕턴스(L0)에 직렬로 외부전극의 인덕턴스(Ls)가 직렬로 접속됨과 함께, 내부 도체의 직류 저항(Rdc1)에 외부전극의 직류 저항(Rdc2)이 직렬로 접속된다. 또한, 적층 칩 인덕터의 칩을 구성하는 유전체의 기생 커패시턴스(Cp)와, 유전체의 손실을 나타내는 저항(Rp)을 직렬로 접속한 직렬 회로가 외부전극의 등가소자(Ls, Rdc2)의 내측에 병렬로 접속된다.

특허문헌 2에서는 상기의 등가 회로 모델을 사용한 회로 시뮬레이션에 의해, 회로 설계와 실제 회로 성능 사이에 발생하는 오차를 억제하고 있다.

또한, 종래 콘덴서의 시뮬레이션 방법 및 등가 회로 모델로서, 예를 들면 특허문헌 3에 개시된 이상(理想)(C) 회로 모델 및 광대역 고정밀도 등가 회로 모델을 이용한 것이 있다.

이상(C) 회로 모델은 동 문헌의 도 1(A)에 나타내는 바와 같이, 하나의 커패시턴스 엘리먼트(capacitive element)(C)를 회로 소자로 하는 등가 회로로 표시된다. 커패시턴스 엘리먼트(C)의 양단(兩端)에 인가되는 전압(v)은 그 양단에 인가된 시간 변화하는 신호 전압과 노이즈 전압을 v_ac, 양단에 인가된 DC 바이어스 전압을 V_dc라고 한 경우, 다음의 (1)식으로 표시된다.

커패시턴스 엘리먼트(C)가 DC 바이어스 전압(V_dc)에 의해 변화되는 특성은 다음 (2)식으로 표시되는 다항식으로 표현된다.

또한, 커패시턴스 엘리먼트(C)에 흐르는 전류(i)는 다음 (3)식으로 표시된다.

이 (3)식을 계산하기 위해, 동 문헌의 도 1(B)에 나타내는 바와 같이, 연산 회로가 구축된다. 이 연산 회로에서는 커패시턴스 엘리먼트(C)가 DC 바이어스 전압(V_dc)에 의해 컨트롤되는 논 리니어(nonlinear) 전압 제어 전압원(UA3)으로 변환된다. 또한, 콘덴서의 양단에 인가된 총 전압(v)이, 리니어(linear) 전압 제어 전압원(E1)을 경유하여, 매우 낮은 컷오프(cutoff) 주파수를 가지는 로우 패스 필터(low pass filters)(L1 및 R1)를 통과함으로써 DC 바이어스 전압(V_dc)이 얻어져서, 논 리니어 전압 제어 전압원(UA3)에 주어진다. 또한, 총 전압(v)이 리니어 전압 제어 전압원(E2)을 통해서 미분 디바이스(UA1)의 입력 단자에 공급됨으로써 미분(dv/dt)이 이루어진다. 또한, 미분 디바이스(UA1)의 출력 전압(v1)이 커패시턴스 엘리먼트(C)를 대체하는 논 리니어 전압 제어 전압원(UA3)의 출력 전압(C(V_dc))과 함께, 3단자 승산 디바이스(multiplier)(UA2)에 입력됨으로써 승산(C(V_dc)·dv/dt)이 이루어진다. 이에 따라, 승산 디바이스(UA2)의 출력 단자에 승산 결과가 출력된다. 승산 디바이스(UA2)의 출력 전압(v2)은 콘덴서에 흐르고 있는 전류(i)와 단위 저항의 곱과 동일하므로, 출력 전압(v2)에 의해 제어되는 리니어 전압 제어 전류원(G)을 이용하여 콘덴서와 치환된다.

이러한 이상(C) 회로 모델은 실제 부품의 임피던스 특성과의 차이, 특히 고주파 대역에서의 차이가 지나치게 크기 때문에 회로 시뮬레이션에는 적절하지 않지만, 회로 설계의 초기 단계 혹은 회로 특성의 예측에는 편리하다.

또한, 특허문헌 3에 개시된 광대역 고정밀도 등가 회로 모델은 MLCC(적층 세라믹 콘덴서)의 시뮬레이션에 적용된다. 이 시뮬레이션에서는 동 문헌의 도 5(A)에 나타내는 회로 구성의 등가 회로 모델이 사용된다. 동 문헌의 도 5(B)에 나타내는 바와 같이, 적층 칩 콘덴서(10)에서는 복수의 내부전극(20)이 적층되어 있고, 번갈아 전극의 인출이 이루어지고 있다. 동 문헌의 도 5(A)에 나타내는 등가 회로는 적층 칩 콘덴서(10)의 복수의 내부전극(20)의 두께를 고려한 것이며, 복수의 내부전극(20)의 각각 상부면(22) 및 하부면(24)에서의 전자(電磁) 효과 외에 복수의 내부전극(20)의 한쪽 측면(26) 및 다른 쪽의 측면(28)과, 오픈 단면(端面)(30)의 전자 효과도 고려한 것이다.

이 등가 회로에서의 각종 회로 소자의 값은 모두 DC 바이어스 전압에 의해 변화한다. DC 바이어스 전압에 의한 각 회로 소자의 특성 변화는 다항식으로 표현되고, 이 특성 변화를 예상한 경우의 MLCC의 등가 회로 모델은 동 문헌의 도 12에 나타낸다. 이 모델에서는 미분 디바이스, 승산 디바이스, 3단자나 4단자의 가산 디바이스 등 외에, 제산 디바이스와 5단자의 가산 디바이스도 사용된다. DC 바이어스 전압에 의한 특성 변화를 예상한 이러한 광대역 고정밀도 모델은 넓은 주파수 대역에 있어서 양호한 시뮬레이션 정밀도를 얻을 수 있다.

일본국 공개특허공보 2002-259482호 일본국 공개특허공보 2010-204869호 일본국 공개특허공보 2012-150579호

콘덴서나 인덕터와 같은 전자부품은 그 정전용량이나 인덕턴스와 같은 특성값이, 중첩 인가되는 DC 바이어스 전압이나 직류 전류에 의해 변화되고, 그 변화는 회로 시뮬레이션에 무시할 수 없는 것이 된다. 그러나 특허문헌 1이나 특허문헌 2에 개시된 상기 종래의 전자부품의 시뮬레이션 방법에 이용되는 등가 회로 모델은, 모두 저항 소자(R), 유도 소자(L) 및 용량 소자(C)의 수동 회로 소자만의 조합에 의해 구성되어 있고, DC 바이어스 전압 또는 직류 전류가 중첩 인가됐을 때에 전자부품에 생기는 특성 변화가 반영되지 않는다.

또한, 특허문헌 3에 개시된 상기 종래의 전자부품의 시뮬레이션 방법에서는, 전압원 모델이나 전류원 모델이 등가 회로 모델에 이용됨으로써 DC 바이어스 전압이 중첩 인가되었을 때에 전자부품에 생기는 특성 변화가 반영되어 있다. 그러나 이 등가 회로 모델은 미분, 승산, 가산 등의 연산 회로를 포함한 복잡한 구성을 하고 있기 때문에, 어떤 규칙에 준하여 규칙적으로 등가 회로 모델을 도출할 수 없어서 등가 회로 모델의 도출 작업은 매우 어렵다. 또한, 이러한 복잡한 구성을 하고 있기 때문에 회로의 동작을 읽는 것도 어렵고, 회로를 예측하기 어렵다. 게다가, (2)식에 나타낸 바와 같이, 직류 바이어스의 의존성을 반영하는 근사식에 홀수차의 거듭제곱항이 포함되기 때문에, 직류 바이어스의 부호가 반대로 된 경우에 대응할 수 없어서 모델에 극성의 문제가 생긴다. 또한, 직류 바이어스의 값이 돌발적으로 변화하면 발산한 값으로 변환되는 문제도 생긴다.

본 발명은 이러한 과제를 해결하기 위해 이루어진 것으로,

콘덴서의 등가 회로를 수동 회로 소자를 사용하여 나타내고,

직류 전압 인가 시에서의 수동 회로 소자의 특성 변화율을, 실측값을 기초로, 전압을 변수로 하는 근사 함수로서 나타내고,

콘덴서에 걸리는 전압을 참조하여, 참조한 전압에 대응해서 근사 함수에 의해 산출되는 특성 변화율, 및 직류 전압 무인가 시에 수동 회로 소자에 흐르는 무인가 시 전류에 기초하여, 직류 전압의 인가에 의해 특성이 변화하는 수동 회로 소자에 병렬로 접속되는 제어 전류원에 의해, 직류 전압 인가 시에 수동 회로 소자에 흐르는 인가 시 전류와 무인가 시 전류의 차분 전류를 발생시켜, 무인가 시 전류에 차분 전류를 병류(倂流; flow concurrently)시킴으로써,

콘덴서의 직류 전압 인가 시의 비선형 특성을 시뮬레이트하는 콘덴서의 시뮬레이션 방법을 구성했다.

또한, 콘덴서의 등가 회로를 나타내는 수동 회로 소자와,

콘덴서에 걸리는 전압을 참조하는 전압 참조 수단과,

직류 전압 인가 시에서의 수동 회로 소자의 특성 변화율을, 실측값을 기초로, 전압을 변수로서 나타내는 근사 함수에 의해, 전압 참조 수단에 의해 참조되는 전압에 대응하여 산출되는 특성 변화율, 및 직류 전압 무인가 시에 수동 회로 소자에 흐르는 무인가 시 전류에 기초하여, 직류 전압 인가 시에 수동 회로 소자에 흐르는 인가 시 전류와 무인가 시 전류의 차분 전류를 발생시키는, 직류 전압의 인가에 의해 특성이 변화하는 수동 회로 소자에 병렬로 접속되는 제어 전류원을 포함하여, 콘덴서의 비선형 등가 회로 모델을 구성했다.

본 구성의 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델에 있어서는, 직류 전압 인가 시에서의 수동 회로 소자의 특성 변화율이, 실측값을 기초로, 참조하는 전압을 변수로 한 근사 함수에 의해 표시된다. 따라서, 수동 회로 소자의 특성 변화율은 참조하는 전압에 따라, 이 근사 함수에 의해 산출된다. 또한, 직류 전압 인가 시에 수동 회로 소자에 흐르는 인가 시 전류는 직류 전압 무인가 시에 수동 회로 소자에 흐르는 무인가 시 전류에, 인가 시 전류와 무인가 시 전류의 차분 전류를 병류시킴으로써 구할 수 있다. 이렇기 때문에, 상기의 특성 변화율 및 무인가 시 전류에 기초하여, 제어 전류원에 의해 인가 시 전류와 무인가 시 전류의 차분 전류를 발생시켜서, 제어 전류원에 수동 회로 소자를 병렬로 접속하여 이 차분 전류를 무인가 시 전류에 병류시킴으로써 수동 회로 소자의 인가 시 전류를 시뮬레이트 할 수 있다.

즉, 콘덴서에 걸리는 전압을 참조하여 근사 함수에 의해 수동 회로 소자의 특성 변화율을 산출하고, 특성 변화율 및 무인가 시 전류에 기초하여 제어 전류원에 의해 차분 전류를 발생시킴으로써 임의의 직류 인가 전압에 대하여 동적으로 추종 가능한 시뮬레이션을 할 수 있다. 이 결과, 콘덴서의 직류 전압 인가 시의 비선형 특성을 정밀도 높게 동적으로 시뮬레이트 할 수 있는 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델을 단순한 구성으로 간단히 제공할 수 있다. 또한, 콘덴서의 비선형 등가 회로 모델은, 상기와 같이 무인가 시 전류를 기준으로 하여 무인가 시 전류에 차분 전류를 제어 전류원에 의해 단지 병류시킴으로써 얻어지므로, 반대로 본 등가 회로 모델로부터 제어 전류원을 제외함으로써, 무인가 시 전류에 대응한, 즉 직류 전압이 인가되지 않을 경우의 콘덴서의 등가 회로 모델을 간단히 얻을 수 있다.

또한, 본 발명은 차분 전류가, 차분 전류를 ΔI, 무인가 시 전류를 I₀, 근사 함수를 참조하는 전압 x를 변수로 하는 함수 exp(f(x))로 한 경우에, 다음 식

ΔI=I₀×[exp(f(x))-1]

의 함수형으로 주어지는 것을 특징으로 한다.

본 구성에 의하면, 참조하는 전압 x의 값이 제로일 때에는 지수 함수인 함수 exp(f(x))의 값이 1이 되고, 무인가 시 전류(I₀)에 승산되는 계수 [exp(f(x))-1]의 값이 제로가 되므로, 차분 전류(ΔI)의 값도 제로가 된다. 또한, 참조하는 전압 x의 값이 제로가 아닐 때에는 함수 exp(f(x))의 값이 1보다 커지고, 무인가 시 전류(I₀)에 승산되는 계수 [exp(f(x))-1]의 값이 제로보다 커진다. 이렇기 때문에, 실용 시에 입각하여 차분 전류(ΔI)의 값이 산출되고, 참조하는 전압 x의 값이 제로가 아닐 때에는 차분 전류(ΔI)가 전압 x에 대응하여 반드시 산출되어서 콘덴서의 특성이 시뮬레이트되어, 콘덴서의 정성(定性) 이해에 제공된다.

또한, 본 발명은 근사 함수가 홀수차의 거듭제곱항을 포함하지 않는 다항식 형식의 우함수로 주어지는 것을 특징으로 한다.

본 구성에 의하면, 근사 함수가 홀수차의 거듭제곱항을 포함하지 않는 다항식 형식으로 표현되기 때문에, 종래의 콘덴서의 시뮬레이션과는 달리 직류 바이어스의 부호가 반대로 된 경우나 직류 바이어스의 값이 돌발적으로 변화한 경우 등에도 수동 회로 소자의 특성 변화율은 근사 함수에 의해 적절하게 근사된다.

또한, 본 발명은 콘덴서에 걸리는 전압이 등가 회로의 양단에서 참조되어, 무인가 시 전류가 수동 회로 소자의 입력단 또는 출력단에서 참조되는 것을 특징으로 한다.

본 구성에 의하면, 참조하는 전압 또는 무인가 시 전류를 등가 회로 모델과 별도로 설정하여 계산하는 방식과는 달리, 등가 회로 모델 내에서 그 회로 양단에 생기는 순시 전류, 또는 등가 회로 모델 내의 수동 회로 소자의 입력단 혹은 출력단에 생기는 순시 전류가 참조되어서 차분 전류의 연산이 이루어진다. 이렇기 때문에, 차분 전류의 연산에 이용되는 전압 및 무인가 시 전류는 시간이 늦어지지 않게 참조되어, 콘덴서의 비선형 특성에 대한 과도 응답 해석을 고속이면서 고정밀도로 실시할 수 있게 된다.

또한, 본 발명은 제어 전류원에 병렬로 접속되는 수동 회로 소자가, 용량 소자 단체, 또는 용량 소자와 저항 소자의 병렬 회로, 또는 용량 소자와 저항 소자와 유도 소자의 병렬 회로인 것을 특징으로 한다.

본 구성에 의하면, 직류 전압이 인가되지 않을 경우의 수동 회로 소자의 특성은, 용량 소자 단체, 또는 용량 소자와 저항 소자의 병렬 회로, 또는 용량 소자와 저항 소자와 유도 소자의 병렬 회로에 의해 표시된다. 그리고 이들 회로에 병렬로 제어 전류원이 접속됨으로써 수동 회로 소자의 직류 전압이 인가될 경우의 특성이 시뮬레이트된다.

또한, 본 발명은 제어 전류원과 수동 회로 소자의 병렬 회로가 복수 직렬로 접속되는 것을 특징으로 한다.

본 구성에 의하면, 제어 전류원과 수동 회로 소자의 간단한 병렬 회로가 단지 직렬로 접속되고, 그 직렬수가 늘어남으로써 등가 회로 모델의 시뮬레이트 정밀도가 높아진다. 이렇기 때문에, 시뮬레이트 정밀도가 높은 등가 회로 모델을 규칙적이면서 예측할 수 있게 구성할 수 있다. 또한, 제어 전류원과 수동 회로 소자의 병렬 회로를 복수 직렬로 접속하는 것일 뿐이므로, 계통적인 연산 수속에 의해 수동 회로 소자의 직류 전압 인가 시의 특성을 시뮬레이트 할 수 있다.

또한, 본 발명은 등가 회로가 콘덴서에 대한 직류 전압의 인가에 의해 특성이 변화되지 않는 수동 회로 소자를 포함하여 구성되는 것을 특징으로 한다.

본 구성에 의하면, 직류 전압의 인가에 의해 특성이 변화하는 수동 회로 소자와, 직류 전압의 인가에 의해 특성이 변화하지 않는 수동 회로 소자가 조합되어서 등가 회로 모델이 구성되므로, 콘덴서의 비선형 특성의 시뮬레이션을 더욱 고정밀도화함과 함께, 시뮬레이션의 주파수 대역을 광대역화 할 수 있게 된다.

또한, 본 발명은,

콘덴서의 종류를 입력하는 제1 스텝과,

콘덴서에 인가하는 전압 또는 콘덴서에 흘려보내는 전류를 입력하는 제2 스텝과,

제2 스텝에서 입력된 전압 또는 전류에 의해 콘덴서에 걸리는 전압을 참조하고, 제1 스텝에서 입력된 종류의 콘덴서에 대해서 미리 준비된 근사 함수에 의해 참조 전압에 대응하여 산출되는 특성 변화율 및 무인가 시 전류에 기초하여, 제어 전류원에 의해 차분 전류를 발생시켜, 무인가 시 전류에 차분 전류를 병류시킴으로써 콘덴서의 직류 전압 인가 시의 비선형 특성을 시뮬레이트하는 제3 스텝을 포함하고,

상기 중 어느 하나의 콘덴서의 시뮬레이션 방법을 실시하는, 또는 상기 중 어느 하나의 콘덴서의 비선형 등가 회로 모델을 기능시키는 컴퓨터 프로그램을 구성했다.

본 구성에 의하면, 시뮬레이트하는 콘덴서의 종류, 및 콘덴서에 인가하는 전압 또는 콘덴서로 흘려보내는 전류의 값이 컴퓨터 프로그램에 입력됨으로써, 입력된 종류의 콘덴서의 비선형 특성은, 컴퓨터 프로그램에 의해 수동 회로 소자의 무인가 시 전류에 차분 전류가 병류되어 자동적으로 시뮬레이션된다. 이렇기 때문에, 본 시뮬레이션 방법 또는 본 비선형 등가 회로 모델의 이용자는 시뮬레이트하는 콘덴서의 종류, 및 콘덴서에 인가하는 전압 또는 콘덴서로 흘려보내는 전류의 값을 컴퓨터 프로그램에 입력하는 것만으로 정확한 회로 시뮬레이션을 고정밀도이면서 간단히 실시할 수 있다. 이 결과, 회로 시뮬레이트에 관한 전문지식을 가지지 않는 일반 이용자여도, 콘덴서를 이용한 전자 회로의 정확한 회로 시뮬레이션을 고정밀도이면서 간단히 실시할 수 있다.

또한, 본 발명은 상기 컴퓨터 프로그램을 포함하는 서버에 인터넷망을 통해서 액세스하고, 인터넷망에 접속된 단말로부터 상기 컴퓨터 프로그램을 사용하는 컴퓨터 프로그램의 사용 방법을 구성했다.

본 구성에 의하면, 이용자는 인터넷망에 접속된 단말로부터 상기 컴퓨터 프로그램을 포함하는 서버에 액세스함으로써 상기 컴퓨터 프로그램을 용이하게 사용할 수 있다. 이렇기 때문에, 본 발명에 의한 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델을 다수의 이용자에게 제공할 수 있게 된다.

본 발명에 의하면, 상기와 같이 콘덴서의 직류 전압 인가 시의 비선형 특성을 정밀도 높게 동적으로 시뮬레이트 할 수 있는 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델을 단순한 구성으로 간단히 제공할 수 있다.

도 1(a)는 본 발명의 제1 실시형태에서의 콘덴서의 직류 전압 무인가 시의 수동 등가 회로 모델을 나타내는 회로도이고, 도 1(b)는 제1 실시형태에서의 직류 전압 인가 시의 콘덴서의 비선형 등가 회로 모델을 나타내는 회로도이다.
도 2(a)는 가변 저항 소자(R_X1(Vdc)) 및 가변 용량 소자(C_X1(Vdc))를 사용하여 표시되는 직류 전압 인가 시의 콘덴서의 비선형 등가 회로 모델을 나타내는 회로도이고, 도 2(b)는 제1 실시형태에 있어서, 가변 저항 소자(R_X1(Vdc)) 및 가변 용량 소자(C_X1(Vdc))가 등가 모델화되어서 표시되는 직류 전압 인가 시의 콘덴서의 비선형 등가 회로 모델을 나타내는 회로도이다.
도 3(a)는 도 1(b)에 나타내는 비선형 등가 회로 모델로부터 산출되는 콘덴서의 임피던스(Z)의 크기(MagZ)에 대한 주파수 특성과, 도 1(a)에 나타내는 수동 등가 회로 모델로부터 산출되는 특성을 비교하여 나타내는 그래프이고, 도 3(b)는 도 1(b)에 나타내는 비선형 등가 회로 모델로부터 산출되는 콘덴서의 등가 직렬 저항(ESR)의 주파수 특성과, 도 1(a)에 나타내는 수동 등가 회로 모델로부터 산출되는 특성을 비교하여 나타내는 그래프이다.
도 4(a)는 본 발명의 제2 실시형태에서의 콘덴서의 직류 전압 무인가 시의 수동 등가 회로 모델을 나타내는 회로도이고, 도 4(b)는 제2 실시형태에서의 직류 전압 인가 시의 콘덴서의 비선형 등가 회로 모델을 나타내는 회로도이다.
도 5(a)는 제2 실시형태에 있어서, 제어 전류원(B_R)을 이용하여 직류 전압 인가 시의 비선형 특성이 표시된 저항 소자(R₂)와, 제어 전류원(B_c)을 이용하여 직류 전압 인가 시의 비선형 특성이 표시된 용량 소자(C₂)의 병렬 회로이고, 도 5(b)는 1개의 제어 전류원(B_R+B_C)을 이용하여 직류 전압 인가 시의 비선형 특성이 표시된 저항 소자(R₂)와 용량 소자(C₂)의 병렬 회로이다.
도 6(a)는 도 4(b)에 나타내는 비선형 등가 회로 모델로부터 산출되는 콘덴서의 임피던스(Z)의 크기(MagZ)에 대한 주파수 특성과, 도 4(a)에 나타내는 수동 등가 회로 모델로부터 산출되는 특성을 비교하여 나타내는 그래프이고, 도 6(b)는 도 4(b)에 나타내는 비선형 등가 회로 모델로부터 산출되는 콘덴서의 등가 직렬 저항(ESR)의 주파수 특성과, 도 4(a)에 나타내는 수동 등가 회로 모델로부터 산출되는 특성을 비교하여 나타내는 그래프이다.
도 7의 (a), (b), (c)는 본 발명의 각 실시형태에서의 수동 등가 회로 모델에서 사용되는, 직류 전압(Vdc)이 인가되지 않을 경우의 특성을 나타내는 수동 회로 소자의 구성을 나타내는 도면이고, (d), (e), (f)는 각 실시형태에서의 비선형 등가 회로 모델에서 사용되는, 직류 전압(Vdc)이 인가될 경우의 비선형 특성을 나타내는 수동 회로 소자의 구성을 나타내는 도면이다.
도 8(a)는 콘덴서에 대한 직류 전압(Vdc)의 인가에 의해 특성이 변화하지 않는 수동 회로 소자(r, c, l)를 포함하여 구성되는 임피던스 전개형 수동 등가 회로 모델을 나타내는 회로도이고, 도 8(b)는 이들 수동 회로 소자(r, c, l)를 포함하여 구성되는 임피던스 전개형 비선형 등가 회로 모델을 나타내는 회로도이다.
도 9는 도 8(b)에 나타내는 비선형 등가 회로 모델을 일반형으로 하여 나타낸, 본 발명의 제3 실시형태에서의 비선형 등가 회로 모델의 회로도이다.
도 10은 직류 전압(Vdc)의 인가에 의해 특성이 변화하지 않는 수동 회로 소자가 조합되어 구성된, 본 발명의 제4 실시형태에서의 콘덴서의 임피던스 전개형 등가 회로 모델이 구체적인 일례를 나타내는 회로도이다.
도 11은 직류 전압(Vdc)의 무인가 시에서의 콘덴서의 임피던스(Z)의 크기(MagZ)와 등가 직렬 저항(ESR)에 대해서, 도 10에 나타낸 등가 회로 모델을 사용하여 계산한 계산값을 측정값과 비교해서 나타내는 그래프이다.
도 12는 제4 실시형태에서의 콘덴서의 임피던스 전개형 등가 회로 모델을 구성하는 회로 소자의 특성을 보정할 때에 이용되는 적용 룰을 설명하기 위한 회로도이다.
도 13(a)는 콘덴서의 용량 변화율(kc)을 콘덴서로 인가되는 직류 전압(Vdc)의 근사 함수로서 나타낸 그래프이며, 도 13(b)는 콘덴서의 유전 손실 변화율(Kd)을 콘덴서로 인가되는 직류 전압(Vdc)의 근사 함수로서 나타낸 그래프이다.
도 14(a)는 도 10에 나타내는 등가 회로 모델에 기초한, 제4 실시형태에서의 콘덴서의 직류 전압 무인가 시의 수동 등가 회로 모델을 나타내는 회로도이고, 도 14(b)도 동일하게 도 10에 나타내는 등가 회로 모델에 기초한, 제4 실시형태에서의 직류 전압 인가 시의 콘덴서의 비선형 등가 회로 모델을 나타내는 회로도이다.
도 15(a)는 콘덴서의 임피던스(Z)의 크기(MagZ)에 대하여, 도 14에 나타낸 등가 회로 모델을 사용하여 계산한 계산값을 측정값과 비교하여 나타내는 그래프이며, 도 15(b)는 콘덴서의 등가 직렬 저항(ESR)에 대하여, 도 14에 나타낸 등가 회로 모델을 사용하여 계산한 계산값을 측정값과 비교하여 나타내는 그래프이다.

다음으로, 본 발명에 의한 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델을, 리니어 테크놀로지사가 제공하는 LTspice에 적용한 실시형태에 대해서 설명한다.

도 1(a)는 제1 실시형태에서의 콘덴서의 직류 전압 무인가 시의 수동 등가 회로 모델을 나타내는 회로도이고, 도 1(b)는 제1 실시형태에서의 직류 전압 인가 시의 콘덴서의 비선형 등가 회로 모델을 나타내는 회로도이다.

각 등가 회로 모델에서의 저항 소자(R₁)와 용량 소자(C₁)의 직렬 회로는, 시뮬레이션의 대상으로 하는 콘덴서의 등가 회로를 나타내는 수동 회로 소자를 구성한다. 도 1(a)에 나타내는 수동 등가 회로 모델에서는 직류 전압(Vdc)이 중첩하지 않는 교류 전압(Vac)이, LTspice의 전압원 모델(V₀)에 의해 수동 회로 소자(R₁, C₁)에 전압(V)으로서 인가된다. 또한, 도 1(b)에 나타내는 비선형 등가 회로 모델에서는 직류 전압(Vdc)이 중첩한 교류 전압(Vac)이, LTspice의 전압원 모델(V₁)에 의해 수동 회로 소자(L₁, R₁)에 전압(V)으로서 인가된다. 여기서, 각 등가 회로에서의 용량 소자(C₁)의 회로 정수는 8[㎌], 저항 소자(R₁)의 회로 정수는 2.5[mΩ], 직류 인가 전압(Vdc)은 6[V]로 설정했다.

도 1(a)에 나타내는 수동 등가 회로 모델에서의 전압원 모델(V_n0) 및 도 1(b)에 나타내는 비선형 등가 회로 모델에서의 전압원 모델(V_n1, V_R1, V_C1)은 등가 회로 모델에서의 각 부분에 흐르는 전류(I)를 계측한다. 이들 전압원 모델(V_n0, V_n1, V_R1, V_C1)은 각각의 부분에서의 전류를 계측하기 위해서 설정한, LTspice에서의 편의상 컴포넌트이며, 설정 전압(V)이 0[V]로 설정되어서 전류계로서 대용된다.

도 1(b)에 나타내는 제어 전류원(B_R1, B_C1)은 수동 회로 소자(R₁, C₁)의 회로 정수의 변화율, 즉 특성 변화율(k_R1(Vdc), k_C1(Vdc)) 및 무인가 시 전류(I_R1, I_C1)에 기초하여, 후술하는 바와 같이 인가 시 전류(I_R1(Vdc), I_C1(Vdc))와 무인가 시 전류(I_R1, I_C1)의 차분 전류(ΔI_R1, ΔI_C1)를 발생시킨다. 무인가 시 전류(I_R1, I_C1)는 전압원 모델(V_R1, V_C1)에 의해 수동 회로 소자(R₁, C₁)의 입력단으로 참조되지만, 수동 회로 소자(R₁, C₁)의 출력단으로 참조되도록 해도 된다. 여기서, 특성 변화율(k_C1(Vdc), k_R1(Vdc))은 직류 전압(Vdc)의 무인가 시에서의 수동 회로 소자(R₁, C₁)의 회로 정수에 대한, 직류 전압(Vdc)의 인가 시에서의 회로 정수의 비이다. 또한, 무인가 시 전류(I_R1, I_C1)는 직류 전압(Vdc)의 무인가 시에 수동 회로 소자(R₁, C₁)에 흐르는 전류이며, 인가 시 전류(I_R1(Vdc), I_C1(Vdc))는 직류 전압(Vdc)의 인가 시에 수동 회로 소자(R₁, C₁)에 흐르는 전류이다. 이들 제어 전류원(B_R1, B_C1)은 도시하는 바와 같이, 직류 전압(Vdc)의 인가에 의해 특성이 변화하는 수동 회로 소자(R₁, C₁)에 병렬로 접속된다.

각 등가 회로 모델에서의 수동 회로 소자(R₁, C₁)는 그 회로 정수가 직류 인가 전압(Vdc)에 의존하지 않는 불변인 것을 나타내고 있고, 그 특성 변화에 의한 전압 변동분은 제어 전류원(B_R1, B_C1)에 의해 표시된다. 제어 전류원(B_R1, B_C1)은 LTspice에 있어서 비헤이비어 전류원 모델(behavior current source models)로서 취급되는 LTspice의 컴포넌트이며, 참조하는 전압(Vref) 및 무인가 시 전류(I_R1, I_C1)에 의존하여 그 자신의 값이 종속적으로 결정된다. 본 실시형태에서는 전압원 모델(V₀, V₁)에 의해 콘덴서의 양단에 인가되는 전압(V)이, 제어 전류원(B_R1, B_C1)에 의해 참조되고, 전압(V) 중 직류 전압(Vdc)이 참조 전압(Vref)이다. 제어 전류원(B_R1, B_C1)은 시뮬레이션의 대상으로 하는 콘덴서에 걸리는 전압(Vref)을 참조하는 전압 참조 수단을 구성한다. 한편, 본 실시형태에서는 전압(V) 중 직류 전압(Vdc)만을 참조하고 있지만, 직류 전압(Vdc)과 교류 전압(Vac)의 양쪽을 참조하여 참조 전압(Vref)으로 해도 된다.

직류 전압(Vdc)의 인가에 의해 용량 소자(C₁)와 저항 소자(R₁)의 회로 정수가 변화될 경우, 본래라면 도 2(a)의 회로도에 나타내는 바와 같이, 용량 소자(C₁)는 직류 인가 전압(Vdc)의 값에 의존하여 용량값이 가변하는 가변 용량 소자(C_X1(Vdc)), 저항 소자(R₁)는 직류 인가 전압(Vdc)의 값에 의존하여 저항값이 변화하는 가변 저항 소자(R_X1(Vdc))로 표시된다. 여기서, 용량 소자(C₁)에는 저항 소자(R₂)가 병렬로 접속되고, 가변 저항 소자(R_X1(Vdc))와 유도 소자(L₂)가 직렬로 접속되어 있는 것으로 한다. 이들 저항 소자(R₂) 및 유도 소자(L₂)는 직류 전압(Vdc)의 인가에 의해 회로 정수가 변화되지 않고 불변인 것으로 한다. 이렇기 때문에, 회로도에서의 저항 소자(R₂) 및 유도 소자(L₂)의 소자 기호에는 가변 용량 소자(C_X1(Vdc)) 및 가변 저항 소자(R_X1(Vdc))와 달리 가변을 나타내는 화살표가 없다.

이 회로의 입력 단자에 도시하는 바와 같이 직류 전류(I)가 흐르고, 가변 용량 소자(C_X1(Vdc))와 저항 소자(R₂)의 병렬 회로에 전압(V₁)이 생기고, 가변 저항 소자(R_X1(Vdc))에 전압(V₂)이 생기는 것이라고 가정한다. 이 경우, 회로의 입출력 단자간에 생기는 전압(V) 및 회로에 흐르는 전류(I)는 각각 다음의 (4)식 및 (5), (6)식으로 표시된다.

본 실시형태에서는 직류 전압(Vdc)의 인가에 의해 회로 정수가 변화하는 가변 용량 소자(C_X1(Vdc))를, 도 2(b)에 나타내는 바와 같이 LTspice에서 비헤이비어 전류원 모델로서 취급되는 제어 전류원(B_C)과 용량 소자(C₁)의 병렬 회로로서 나타낸다. 또한, 직류 전압(Vdc)의 인가에 의해 회로 정수가 변화하는 가변 저항 소자(R_X1(Vdc))를, 도 2(b)에 나타내는 바와 같이, LTspice에서 비헤이비어 전류원 모델로서 취급되는 제어 전류원(B_R)과 저항 소자(R₁)의 병렬 회로로서 나타낸다. 이 용량 소자(C₁) 및 저항 소자(R₁)는 도 1에 나타낸 것과 동일하며, 그 회로 정수가 직류 인가 전압(Vdc)에 의존하지 않는 불변인 것을 나타내고 있다.

제어 전류원(B_C)은 직류 전압(Vdc)의 인가에 의해 용량 소자(C₁)에 생기는 전류의 변동분을, 직류 인가 전압(Vdc)의 값에 따라서 차분 전류(ΔI_C1(Vdc))로서 발생시킨다. 제어 전류원(B_R)은 직류 전압(Vdc)의 인가에 의해 저항 소자(R₁)에 생기는 전류의 변동분을, 직류 전압(Vdc)의 값에 따라 차분 전류(ΔI_R1(Vdc))로서 발생시킨다.

가변 용량 소자(C_X1(Vdc)) 및 가변 저항 소자(R_X1(Vdc))를 상기와 같이 등가 모델화함으로써, 본래 도 2(a)에 표시되는 회로는, 도 2(b)에 나타내는 본 실시형태의 비선형 등가 회로 모델로 치환된다. 즉, 도 2(a)에 표시되는 가변 용량 소자(C_X1(Vdc))와 가변 저항 소자(R_X1(Vdc))의 직렬 회로는, 도 2(b)에 나타내는 바와 같이 제어 전류원(B_C)과 용량 소자(C₁)의 병렬 회로에 제어 전류원(B_R)과 저항 소자(R₁)의 병렬 회로를 직렬로 접속한 회로로 치환된다.

이 경우, 비선형 등가 회로 모델에 흐르는 전류(I)는 제어 전류원(B_C, B_R)이 발생시키는 차분 전류(ΔI_C1(Vdc), ΔI_R1(Vdc))를 이용하여 다음 (7)식, (8)식으로 표시된다.

또한, 차분 전류(ΔI_C1(Vdc))는 용량 소자(C₁)의 인가 시 전류(I_C1(Vdc))와 무인가 시 전류(I_C1)의 차이이기 때문에, 용량 소자(C₁)의 특성 변화율(k_C1(Vdc))을 이용하여 다음 (9)식으로 표시된다.

여기서, 특성 변화율(k_C1(Vdc))은 직류 전압(Vdc)의 무인가 시에서의 수동 회로 소자(C₁)의 회로 정수(C₁)에 대한, 직류 전압(Vdc)의 인가 시에서의 회로 정수(C_X1(Vdc))의 비이며, 다음 (10)식으로 표시된다.

제어 전류원(B_C)은 (9)식에 나타내는 바와 같이 특성 변화율(k_C1(Vdc))로부터 1을 감산한 값에 무인가 시 전류(I_C1)를 승산함으로써, 즉 특성 변화율(k_C1(Vdc)) 및 무인가 시 전류(I_C1)에 기초하여 인가 시 전류(I_C1(Vdc))와 무인가 시 전류(I_C1)의 차분 전류(ΔI_C1(Vdc))를 발생시킨다.

또한, 차분 전류(ΔI_R1(Vdc))는 저항 소자(R₁)의 인가 시 전류(I_R1(Vdc))와 무인가 시 전류(I_R1)의 차이이기 때문에, 저항 소자(R₁)의 특성 변화율(k_R1(Vdc))을 이용하여 다음 (11)식으로 표시된다.

여기서, 특성 변화율(k_R1(Vdc))은 직류 전압(Vdc)의 무인가 시에서의 수동 회로 소자(R₁)의 회로 정수(R₁)에 대한, 직류 전압(Vdc)의 인가 시에서의 회로 정수(R_X1(Vdc))의 비이며, 다음 (12)식으로 표시된다.

제어 전류원(B_R)은 (11)식에 나타내는 바와 같이 특성 변화율(k_R1(Vdc))의 역수로부터 1을 감산한 값에 무인가 시 전류(I_R1)를 승산함으로써, 즉 특성 변화율(k_R1(Vdc)) 및 무인가 시 전류(I_R1)에 기초하여 인가 시 전류(I_R1(Vdc))와 무인가 시 전류(I_R1)의 차분 전류(ΔI_R1(Vdc))를 발생시킨다.

특성 변화율(k_C1(Vdc), k_R1(Vdc))은 근사 함수 exp(f(x))에 의해 참조 전압(Vref(=Vdc))에 대응하여 산출된다. 근사 함수 exp(f(x))는 실측값을 기초로, 콘덴서에 걸리는 참조 전압(Vref)을 변수 x로 하여 후술하는 바와 같이(도 13 참조) 표시된다. 본 실시형태에서 근사 함수 exp(f(x))는 홀수차의 거듭제곱항을 포함하지 않는 다항식 형식의 우함수로 주어진다. 또한, (9)식 및 (11)식으로 표시되는 차분 전류(ΔI_C1(Vdc), ΔI_R1(Vdc))는 이 근사 함수 exp(f(x))를 이용하여 다음 (13)식 및 (14)식의 함수형으로 주어진다.

본 실시형태의 콘덴서의 시뮬레이션 방법에서는, 우선 콘덴서의 등가 회로를 수동 회로 소자(R₁, C₁)의 직렬 회로를 사용하여 표시하고, 도 1(b)에 나타내는 비선형 등가 회로 모델을 구축한다. 그리고, 직류 전압(Vdc)의 인가 시에서의 수동 회로 소자(R₁, C₁)의 특성 변화율(k_R1(Vdc), k_C1 ₍Vdc))을, 실측값을 기초로, 참조 전압(Vref)을 변수 x로 하는 근사 함수 exp(f(x))로서 나타낸다. 다음으로, 수동 회로 소자(R₁, C₁)에 병렬로 접속되는 제어 전류원(B_R1, B_C1)에 의해 참조 전압(Vref)이 참조되고, 근사 함수 exp(f(x))가 이용되어, 참조 전압(Vref)에 대응하여 특성 변화율(k_R1(Vdc), k_C1(Vdc))이 산출된다. 또한, 전압원 모델(V_R1, V_C1)에 의해 계측되는 수동 회로 소자(R₁, C₁)에 흐르는 무인가 시 전류(I_R1, I_C1)가 제어 전류원(B_R1, B_C1)에 의해 참조된다. 그리고, 특성 변화율(k_R1(Vdc), k_C1(Vdc)) 및 무인가 시 전류(I_R1, I_C1)에 기초하여, 제어 전류원(B_R1, B_C1)에 의해 인가 시 전류(I_R1(Vdc), I_C1(Vdc))와 무인가 시 전류(I_R1, I_C1)의 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))가 발생되어, 무인가 시 전류(I_R1, I_C1)에 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))가 병류됨으로써 콘덴서의 직류 전압(Vdc)의 인가 시의 비선형 특성이 시뮬레이트된다.

도 3(a)는, 상기와 같이 콘덴서의 비선형 특성이 시뮬레이트되어서, 도 1(b)에 나타내는 비선형 등가 회로 모델로부터 산출되는 콘덴서의 임피던스(Z)의 크기(MagZ)에 대한 주파수 특성과, 도 1(a)에 나타내는 수동 등가 회로 모델로부터 산출되는 동일한 크기(MagZ)에 대한 주파수 특성을 비교하여 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 크기(MagZ)의 값[Ω]을 나타낸다. 또한, 실선으로 나타내는 주파수 특성(A1)은 비선형 등가 회로 모델로부터 산출되는 직류 인가 전압(Vdc)=6[V]일 때의 특성이고, 파선으로 나타내는 주파수 특성(A0)은 수동 등가 회로 모델로부터 산출되는 직류 인가 전압(Vdc)=0일 때의 특성이다.

도 3(b)는, 상기와 같이 콘덴서의 비선형 특성이 시뮬레이트되어서, 도 1(b)에 나타내는 비선형 등가 회로 모델로부터 산출되는 콘덴서의 등가 직렬 저항(ESR)의 주파수 특성과, 도 1(a)에 나타내는 수동 등가 회로 모델로부터 산출되는 동일 등가 직렬 저항(ESR)에 대한 주파수 특성을 비교하여 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 등가 직렬 저항(ESR)의 값[Ω]을 나타낸다. 또한, 실선으로 나타내는 주파수 특성(B1)은 비선형 등가 회로 모델로부터 산출되는 직류 인가 전압(Vdc)=6[V]일 때의 특성이고, 파선으로 나타내는 주파수 특성(B0)은 수동 등가 회로 모델로부터 산출되는 직류 인가 전압(Vdc)=0일 때의 특성이다.

도 3(a)의 그래프에 나타내는 바와 같이 임피던스의 크기(MagZ)에 대한 주파수 특성(A1)은 직류 전압(Vdc)의 인가에 의해 MagZ의 값이 직류 전압 무인가 시의 주파수 특성(A0)보다 크고, 직류 전압(Vdc)의 인가에 의해 임피던스가 변동되고 있다. 또한, 고주파 영역에서는, 도 3(b)에 나타내는 등가 직렬 저항(ESR)의 특성에 점점 가까워진다. 또한, 도 3(b)의 그래프에 나타내는 바와 같이 등가 직렬 저항(ESR)에 대한 주파수 특성(B1)도, 직류 전압(Vdc)의 인가에 의해 ESR의 값이 직류 전압 무인가 시의 주파수 특성(B0)보다 크고, 직류 전압(Vdc)의 인가에 의해 변동되고 있다. 그러나 주파수 특성 B1 및 B0 모두, 등가 직렬 저항(ESR)의 값은 주파수와 관계없이 일정 값으로 되어 있다.

이러한 제1 실시형태에 의한 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델에 있어서는, 상기와 같이, 직류 전압(Vdc)의 인가 시에서의 수동 회로 소자(R₁, C₁)의 특성 변화율(k_R1(Vdc), k_C1(Vdc))이, 실측값을 기초로, 콘덴서에 걸리는 참조 전압(Vref)을 변수 x로 한 근사 함수 exp(f(x))에 의해 표시된다. 따라서, (10)식, (12)식으로 표시되는 특성 변화율(k_R1(Vdc), k_C1(Vdc))은 참조하는 전압(Vref)에 따라 이 근사 함수 exp(f(x))에 의해 산출된다. 또한, 인가 시 전류(I_R1(Vdc), I_C1(Vdc))는 무인가 시 전류(I_R1, I_C1)에, (9)식, (11)식으로 표시되는 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))를 병류시킴으로써 구할 수 있다. 이렇기 때문에, 상기의 특성 변화율(k_R1(Vdc), k_C1(Vdc)) 및 무인가 시 전류(I_R1, I_C1)에 기초하여 제어 전류원(B_R, B_C)에 의해 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))를 발생시켜, 제어 전류원(B_R, B_C)에 수동 회로 소자(R₁, C₁)를 병렬로 접속하고, 이 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))를 무인가 시 전류(I_R1, I_C1)에 병류시킴으로써 수동 회로 소자(R₁, C₁)의 인가 시 전류(I_R1(Vdc), I_C1(Vdc))를 시뮬레이트 할 수 있다.

즉, 콘덴서에 걸리는 전압(Vref)을 참조하여 근사 함수 exp(f(x))에 의해 수동 회로 소자(R₁, C₁)의 특성 변화율(k_R1(Vdc), k_C1(Vdc))을 산출하고, 특성 변화율(k_R1(Vdc), k_C1(Vdc)) 및 무인가 시 전류(I_R1, I_C1)에 기초하여 제어 전류원(B_R, B_C)에 의해 (9)식, (11)식으로 표시되는 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))를 발생시킴으로써, 임의의 직류 인가 전압(Vdc)에 대하여 동적으로 추종 가능한 시뮬레이션을 할 수 있다. 이 결과, 콘덴서의 직류 전압 인가 시의 비선형 특성을 정밀도 높게 동적으로 시뮬레이트 할 수 있는 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델을 단순한 구성으로 간단히 제공할 수 있다. 또한, 콘덴서의 비선형 등가 회로 모델은, 상기와 같이, 무인가 시 전류(I_R1, I_C1)를 기준으로 하여, 무인가 시 전류(I_R1, I_C1)에 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))를 제어 전류원(B_R, B_C)에 의해 단지 병류시킴으로써 얻어지므로, 반대로 도 1(b)에 표시되는 비선형 등가 회로 모델로부터 제어 전류원(B_R, B_C)을 제외함으로써, 무인가 시 전류(I_R1, I_C1)에 대응한, 즉 직류 전압(Vdc)이 인가되지 않을 경우의 도 1(a)에 표시되는 콘덴서의 등가 회로 모델을 간단히 얻을 수 있다.

또한, 제1 실시형태에 의한 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델에 의하면, 참조 전압(Vref)의 값이 제로(x=0)일 때에는 지수함수인 근사 함수 exp(f(x))의 값이 1이 되고, 무인가 시 전류(I_R1, I_C1)에 승산되는, (13)식 및 (14)식으로 표시되는 계수 [exp(f(x))-1]의 값이 제로가 되므로, 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))의 값도 제로가 된다. 또한, 참조 전압(Vref)의 값이 제로가 아닐 때에는 근사 함수 exp(f(x))의 값이 1보다 커지고, 무인가 시 전류(I_R1, I_C1)에 승산되는 계수 [exp(f(x))-1]의 값이 제로보다 커지기 때문에, 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))가 참조 전압(Vref)에 대응하여 반드시 산출되어서 콘덴서의 특성이 시뮬레이트되어, 콘덴서의 정성 이해에 제공된다.

또한, 제1 실시형태에 의한 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델에 의하면, 근사 함수 exp(f(x))가 홀수차의 거듭제곱항을 포함하지 않는 다항식 형식의 우함수로 표현되기 때문에 종래의 콘덴서의 시뮬레이션과는 달라서, 직류 바이어스의 부호가 반대로 된 경우나 직류 바이어스의 값이 돌발적으로 변화된 경우 등에도, 특성 변화율(k_R1(Vdc), k_C1(Vdc))은 근사 함수 exp(f(x))에 의해 적절하게 근사된다.

또한, 제1 실시형태에 의한 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델에 의하면, 참조 전압(Vref) 또는 무인가 시 전류(I_R1, I_C1)를 등가 회로 모델과 별도로 설정하여 계산하는 방식과는 달리, 등가 회로 모델 내의 회로 양단에 생기는 순시 전압, 또는 등가 회로 모델 내의 수동 회로 소자(R₁, C₁)의 입력단 혹은 출력단에 생기는 순시 전류가 참조되어서, 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))의 연산이 이루어진다. 이렇기 때문에, 차분 전류(ΔI_R1(Vdc), ΔI_C1(Vdc))의 연산에 이용되는 참조 전압(Vref) 및 무인가 시 전류(I_R1, I_C1)는 시간이 늦어지지 않게 참조되어, 콘덴서의 비선형 특성에 대한 과도 응답 해석을 고속이면서 고정밀도로 실시할 수 있게 된다.

도 4(a)는 본 발명의 제2 실시형태에서의 콘덴서의 직류 전압 무인가 시의 수동 등가 회로 모델, 도 4(b)는 제2 실시형태에서의 직류 전압 인가 시의 콘덴서의 비선형 등가 회로 모델을 나타내는 회로도이다. 한편, 도 4에 있어서 도 1과 동일 또는 상응하는 부분에는 동일부호를 붙이고 그 설명은 생략한다.

제2 실시형태에서의 수동 등가 회로 모델 및 비선형 등가 회로 모델에서는, 저항 소자(R₁)와 용량 소자(C₁)의 직렬 회로에 직렬로, 용량 소자(C₂)와 저항 소자(R₂)의 병렬 회로가 접속되어서, 시뮬레이션 대상으로 하는 콘덴서의 등가 회로를 나타내는 수동 회로 소자가 구성되어 있다.

용량 소자(C₂)와 저항 소자(R₂)의 병렬 회로는, 비선형 등가 모델화하면, 도 5(a)에 나타내는 바와 같이 저항 소자(R₂)에 대해서는 회로 정수가 직류 인가 전압(Vdc)에 의존하지 않는 저항 소자(R₂)에 병렬로, 비헤이비어 전류원 모델로서 취급되는 제어 전류원(B_R)이 접속된다. 또한, 용량 소자(C₂)에 대해서는 회로 정수가 직류 인가 전압(Vdc)에 의존하지 않는 용량 소자(C₂)에 병렬로, 비헤이비어 전류원 모델로서 취급되는 제어 전류원(B_C)이 접속된다. 그러나, 병렬로 접속되는 이들 제어 전류원(B_R 및 B_C)은 도 5(b)에 나타내는 바와 같이 1개의 제어 전류원(B_R+B_C)으로서 나타낼 수 있다. 단, 제어 전류원(B_R+B_C)이 발생하는 전류값은 각 제어 전류원(B_C 및 B_R)이 발생하는 전류의 값의 합이 된다.

따라서, 도 4(b)에 나타내는 비선형 등가 회로 모델에서는, 저항 소자(R₁)에 병렬로 제어 전류원(B_R1), 용량 소자(C₁)에 병렬로 제어 전류원(B_C1), 용량 소자(C₂)와 저항 소자(R₂)의 병렬 회로에 병렬로, 도 5(b)에 나타내는 제어 전류원(B_R+B_C)에 상응하는 제어 전류원(B_C2)이 접속되어 있다. 즉, 이 제2 실시형태에서의 각 등가 회로 모델에서는, 제어 전류원(B_R1) 및 수동 회로 소자(R₁)의 병렬 회로와, 제어 전류원(B_C1) 및 수동 회로 소자(C₁)의 병렬 회로와, 제어 전류원(B_C2) 및 수동 회로 소자(C₂, R₂)의 병렬 회로가 복수 직렬로 접속되어 있다. 또한, 용량 소자(C₂)의 입력단에는 전압원 모델(V_C2), 저항 소자(R₂)의 입력단에는 전압원 모델(V_R2)이 접속되어서, 용량 소자(C₂) 및 저항 소자(R₂)에 흐르는 전류가 전압원 모델(V_C2 및 V_R2)에 의해 계측된다.

이 제2 실시형태에 있어서도, 도 4(a)에 나타내는 수동 등가 회로 모델에서는, 직류 전압(Vdc)이 인가되고 있지 않은 교류 전압(Vac)이 전압원 모델(V₀)에 의해 등가 회로의 양단에 전압(V)으로서 인가된다. 또한, 도 4(b)에 나타내는 비선형 등가 회로 모델에서는 직류 전압(Vdc)이 인가된 교류 전압(Vac)이 전압원 모델(V₁)에 의해 등가 회로의 양단에 전압(V)으로서 인가된다. 여기서, 각 등가 회로에서의 용량 소자(C₁)의 회로 정수는 8[㎌], 저항 소자(R₁)의 회로 정수는 2.5[mΩ], 용량 소자(C₂)의 회로 정수는 1[mF], 저항 소자(R₂)의 회로 정수는 10[mΩ], 직류 인가 전압(Vdc)은 6[V]로 설정했다.

도 4(b)에 나타내는 제어 전류원(B_R1)은 저항 소자(R₁)의 특성 변화율(k_R1(Vdc)) 및 무인가 시 전류(I_R1)에 기초하여 제1 실시형태의 시뮬레이션 방법과 마찬가지로, 저항 소자(R₁)의 인가 시 전류(I_R1(Vdc))와 무인가 시 전류(I_R1)의 차분 전류(ΔI_R1(Vdc))를 발생시킨다. 또한, 제어 전류원(B_C1)은 용량 소자(C₁)의 특성 변화율(k_C1(Vdc)) 및 무인가 시 전류(I_C1)에 기초하여 제어 전류원(B_R1)과 마찬가지로, 용량 소자(C₁)의 인가 시 전류(I_C1(Vdc))와 무인가 시 전류(I_C1)의 차분 전류(ΔI_C1(Vdc))를 발생시킨다. 또한, 제어 전류원(B_C2)은 용량 소자(C₂)의 특성 변화율(k_C2(Vdc)) 및 저항 소자(R₂)의 특성 변화율(k_R2(Vdc)), 그리고 용량 소자(C₂)의 무인가 시 전류(I_C2) 및 저항 소자(R₂)의 무인가 시 전류(I_R2)에 기초하여, 용량 소자(C₂)에 대한 인가 시 전류(I_C1(Vdc))와 무인가 시 전류(I_C1)의 차분 전류(ΔI_C1(Vdc))와, 저항 소자(R₂)에 대한 인가 시 전류(I_R2(Vdc))와 무인가 시 전류(I_R2)의 차분 전류(ΔI_R1(Vdc))를 합친 차분 전류(ΔI_C1(Vdc)+ΔI_R1(Vdc))를 발생시킨다.

도 6(a)는 도 4(b)에 나타내는 비선형 등가 회로 모델로부터 산출되는 콘덴서의 임피던스(Z)의 크기(MagZ)에 대한 주파수 특성과, 도 4(a)에 나타내는 수동 등가 회로 모델로부터 산출되는 동일 크기(MagZ)에 대한 주파수 특성을, 비교해서 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 크기(MagZ)의 값[Ω]을 나타낸다. 또한, 실선으로 나타내는 주파수 특성(C1)은 비선형 등가 회로 모델로부터 산출되는 직류 인가 전압(Vdc)=6[V]일 때의 특성이고, 파선으로 나타내는 주파수 특성(C0)은 수동 등가 회로 모델로부터 산출되는 직류 인가 전압(Vdc)=0일 때의 특성이다.

도 6(b)는, 도 4(b)에 나타내는 비선형 등가 회로 모델로부터 산출되는 콘덴서의 등가 직렬 저항(ESR)의 주파수 특성과, 도 4(a)에 나타내는 수동 등가 회로 모델로부터 산출되는 동일 등가 직렬 저항(ESR)에 대한 주파수 특성을 비교하여 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 등가 직렬 저항(ESR)의 값[Ω]을 나타낸다. 또한, 실선으로 나타내는 주파수 특성(D1)은 비선형 등가 회로 모델로부터 산출되는 직류 인가 전압(Vdc)=6[V]일 때의 특성이고, 파선으로 나타내는 주파수 특성(D0)은 수동 등가 회로 모델로부터 산출되는 직류 인가 전압(Vdc)=0일 때의 특성이다.

도 6(a)의 그래프에 나타내는 바와 같이 임피던스의 크기(MagZ)에 대한 주파수 특성(C1)도, 도 3(a)의 그래프에 나타내지는 주파수 특성(A1)과 마찬가지로, 직류 전압(Vdc)의 인가에 의해 MagZ의 값이 직류 전압 무인가 시의 주파수 특성(C0)보다 크고, 직류 전압(Vdc)의 인가에 의해 임피던스가 변동하고 있다. 또한, 고주파 영역에서는, 도 6(b)에 나타내는 등가 직렬 저항(ESR)의 특성에 점점 가까워진다. 또한, 도 6(b)의 그래프에 나타내는 바와 같이 등가 직렬 저항(ESR)에 대한 주파수 특성(D1)도, 도 3(b)의 그래프에 나타내는 주파수 특성(B1)과 마찬가지로, 직류 전압(Vdc)의 인가에 의해 ESR의 값이 직류 전압 무인가 시의 주파수 특성(D0)보다 크고, 직류 전압(Vdc)의 인가에 의해 변동하고 있다. 그러나 주파수 특성 D1 및 D0 모두, 도 3(b)의 그래프에 나타내는 주파수 특성(B1 및 B0)과 달리 등가 직렬 저항(ESR)의 값이 주파수에 의해 변화되고, 주파수 특성을 가지는 값으로 되어 있다.

이러한 제2 실시형태에 의한 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델에 의하면, 제어 전류원(B_R1) 및 수동 회로 소자(R₁)의 간단한 병렬 회로와, 제어 전류원(B_C1) 및 수동 회로 소자(C₁)의 간단한 병렬 회로와, 제어 전류원(B_C2) 및 수동 회로 소자(C₂, R₂)의 간단한 병렬 회로가 단지 직렬로 접속되고, 그 직렬수가 늘어남으로써 등가 회로 모델의 시뮬레이트 정밀도가 높아진다. 이렇기 때문에, 시뮬레이트 정밀도가 높은 등가 회로 모델을 규칙적이며 예측할 수 있게 구성할 수 있다. 또한, 제어 전류원(B_R1, B_C1, B_C2)과 수동 회로 소자(R₁, C₁, C₂, R₂)에 의한 각 병렬 회로를 복수 직렬로 접속하는 것일 뿐이므로, 계통적인 연산 수속에 의해 수동 회로 소자(R₁, C₁, C₂, R₂)의 직류 전압 인가 시의 특성을 시뮬레이트 할 수 있다.

한편, 상기의 제1 실시형태에 의한 수동 등가 회로 모델에서는, 도 7(a)에 나타내는 바와 같이 용량 소자(C)의 단체의 회로에 의해 수동 회로 소자를 구성함으로써 직류 전압(Vdc)이 인가되지 않을 경우의 수동 회로 소자의 특성을 나타냈다. 그리고, 비선형 등가 회로 모델에서는 도 7(d)에 나타내는 바와 같이 이 회로에 병렬로 제어 전류원(B)을 접속함으로써 수동 회로 소자의 직류 전압(Vdc)이 인가될 경우의 특성을 시뮬레이트했다. 또한, 상기의 제2 실시형태에 의한 수동 등가 회로 모델에서는, 도 7(b)에 나타내는 바와 같이 용량 소자(C)와 저항 소자(R)의 병렬 회로에 의해도 수동 회로 소자를 구성함으로써 직류 전압(Vdc)이 인가되지 않을 경우의 수동 회로 소자의 특성을 나타냈다. 그리고, 비선형 등가 회로 모델에서는 도 7(e)에 나타내는 바와 같이 이 병렬 회로에 병렬로 제어 전류원(B)을 접속함으로써 수동 회로 소자의 직류 전압(Vdc)이 인가될 경우의 특성을 시뮬레이트했다.

게다가, 도 7(c)에 나타내는 수동 등가 회로 모델과 같이, 유도 소자(L)와 용량 소자(C)와 저항 소자(R)의 병렬 회로에서 수동 회로 소자를 구성하도록 해도 된다. 이 경우, 비선형 등가 회로 모델은 도 7(f)에 나타내는 바와 같이 이 병렬 회로에 병렬로 제어 전류원(B)이 접속되어서 구성된다. 이렇게 수동 회로 소자를 구성해도, 직류 전압(Vdc)이 인가되지 않을 경우의 수동 회로 소자의 특성은 유도 소자(L)와 용량 소자(C)와 저항 소자(R)의 병렬 회로에 의해 표시된다. 그리고, 이 회로에 병렬로 제어 전류원(B)이 접속됨으로써 콘덴서에 직류 전압(Vdc)이 인가될 경우의 특성이 시뮬레이트된다.

또한, 상기의 제1 실시형태 그리고 제2 실시형태에서는 모든 수동 회로 소자(C₁, R₁, C₂, R₂)가 직류 전압(Vdc)의 인가에 의해 그 특성이 변화될 경우에 대해서 설명했다. 그러나, 도 8(a)에 나타내는 임피던스 전개형 수동 등가 회로 모델과 같이, 직류 전압(Vdc)의 인가에 의해 특성이 변화하는 수동 회로 소자(R, L, C)에 더불어, 콘덴서에 대한 직류 전압(Vdc)의 인가에 의해 특성이 변화되지 않는 수동 회로 소자(r, l)를 포함하여 등가 회로가 구성되도록 해도 된다. 직류 전압(Vdc)의 인가에 의해 특성이 변화할지 여부는 실제 측정값의 분석에 의해 결정된다. 이 경우, 도 8(b)에 나타내는 임피던스 전개형 비선형 등가 회로 모델에서는, 직류 전압(Vdc)의 인가에 의해 특성이 변화하는 수동 회로 소자(R, L, C)에 병렬로 제어 전류원(B)이 접속되어, 수동 회로 소자(r, l)에 제어 전류원(B)이 접속되지 않음으로써 콘덴서에 직류 전압(Vdc)이 인가될 경우의 특성이 시뮬레이트된다. 또한, 여기서는 등가 회로 모델을 임피던스 전개형으로 구성한 경우에 대해서 설명하고 있지만, 수동 회로 소자를 병렬로 접속하여 어드미턴스 전개형으로 각 등가 회로 모델을 구성하는 것도 가능하다.

도 9는, 도 8(b)에 나타내는 비선형 등가 회로 모델을 일반형으로 하여 나타낸, 본 발명의 제3 실시형태에서의 비선형 등가 회로 모델의 회로도이다. 한편, 도 9에 있어서 도 8(b)와 동일 또는 상응하는 부분에는 동일부호를 붙이고 그 설명은 생략한다.

도 9에 나타내는 일반형의 비선형 등가 회로 모델을 사용한 콘덴서의 시뮬레이션 방법에서는, 우선 콘덴서의 등가 회로를 수동 회로 소자(Rx, Lx, Cx 및 rx, lx, cx)를 사용하여 나타내어, 도 9에 나타내는 바와 같은 비선형 등가 회로 모델을 구축한다. 여기서, 각 회로 소자에 붙인 첨부 글자 x(x=1, 2, 3, …)는 도면의 왼쪽 끝의 회로 소자를 1번으로 하여, 왼쪽 끝에서부터 오른쪽 끝을 향해서 순서대로 도 9와 같이 붙인 소자 위치(1, 2, 3, …)를 나타낸다. 이하, 각 회로 소자에 대해서 동일하게 첨부 글자 x를 붙인다. 또한, 용량 소자(cx)는 저항 소자(r) 및 유도 소자(l)와 마찬가지로 인덕터에 대한 직류 전압(Vdc)의 중첩에 의해 특성이 변화되지 않는 수동 회로 소자이다. 다음으로, 도 1에서와 동일한 전압원 모델(V₁)에 의해 교류 전압(Vac)에 직류 전압(Vdc)이 인가된 전압(V)(=Vdc+Vac)을 비선형 등가 회로 모델의 양단의 단자(n1 및 n2) 사이에 인가한다.

전압(V)은 STEP 1에 있어서, 수동 회로 소자(Rx, Cx, Lx)에 병렬로 접속되는 제어 전류원(Bx)에 의해 직류 전압(Vdc)이 참조 전압(Vref)으로서 참조된다(Vref=Vdc). 한편, 여기서는 전압(V) 중 직류 전압(Vdc)만을 참조하고 있지만, 직류 전압(Vdc)과 교류 전압(Vac)의 양쪽을 참조하도록 해도 된다. 다음으로, STEP 2에 있어서, 직류 전압(Vdc)의 인가 시에서의 수동 회로 소자(Rx, Cx, Lx)의 특성 변화율(k_RX(Vref), k_CX(Vref), k_LX(Vref))을, 측정값을 기초로, 참조 전압(Vref)을 변수 x로 하는 근사 함수 exp(f(x))로서 나타낸다. 그리고, 제어 전류원(Bx)에 의해, 근사 함수 exp(f(x))가 이용되고, 참조 전압(Vref)에 대응하여 특성 변화율(k_RX(Vref), k_CX(Vref), k_LX(Vref))이 산출된다.

다음으로, STEP 3에 있어서, 제어 전류원(B_x)에 의해, 수동 회로 소자(Rx, Cx, Lx)에 흐르는 무인가 시 전류(I_RX, I_CX, I_LX)가 참조된다. 그리고, 특성 변화율(k_RX(Vref), k_CX(Vref), k_LX(Vref)) 및 무인가 시 전류(I_RX, I_CX, I_LX)에 기초하여 제어 전류원(B_x)에 의해, 인가 시 전류(I_RX(Vref), I_CX(Vref), I_LX(Vref))와 무인가 시 전류(I_RX, I_CX, I_LX)의 차분 전류(ΔI_RX(Vref), ΔI_CX(Vref), ΔI_LX(Vref))가 보정 전류로서 발생되어, 무인가 시 전류(I_RX, I_CX, I_LX)에 차분 전류(ΔI_RX(Vref), ΔI_CX(Vref), ΔI_LX(Vref))가 병류됨으로써 콘덴서의 직류 전압(Vdc)의 인가 시의 비선형 특성이 시뮬레이트된다.

이러한 제3 실시형태에 의한 콘덴서의 시뮬레이션에 의하면, 직류 전압(Vdc)의 인가에 의해 특성이 변화하는 수동 회로 소자(Rx, Cx, Lx)와, 직류 전압(Vdc)의 인가에 의해 특성이 변화하지 않는 수동 회로 소자(rx, cx, lx)가 조합되어 등가 회로 모델이 구성되므로, 콘덴서의 비선형 특성의 시뮬레이션을 더욱 고정밀도화함과 함께, 시뮬레이션의 주파수 대역을 광대역화 할 수 있게 된다.

도 10은 직류 전압(Vdc)의 인가에 의해 특성이 변화하지 않는 수동 회로 소자(rx, cx, lx)가 조합되어 구성된, 본 발명의 제4 실시형태에서의 콘덴서의 임피던스 전개형 등가 회로 모델이 구체적인 일례를 나타내는 회로도이다. 한편, 도 10에 있어서 도 9와 동일 또는 상응하는 부분에는 동일부호를 붙이고 그 설명은 생략한다.

이 임피던스 전개형 등가 회로 모델에서의 소자 위치 1~3의 회로 소자는 주공진회로를 구성하고, 시뮬레이트하는 콘덴서의 주공진 주파수 부근의 주파수 특성을 실제 특성에 피팅한다. 또한, 소자 위치 4~8의 회로 소자는 용량성 회로를 구성하고, 시뮬레이트하는 콘덴서의 용량성 대역의 주파수 특성을 실제 특성에 피팅한다. 또한, 소자 위치 9, 10의 회로 소자는 부공진회로 A, 소자 위치 14, 15의 회로 소자는 부공진회로 B를 구성하고, 시뮬레이트하는 콘덴서의 부공진 주파수 부근의 주파수 특성을 실제 특성에 피팅한다. 또한, 소자 위치 11~13의 회로 소자는 유도성 회로를 구성하고, 시뮬레이트하는 콘덴서의 유도성 대역의 주파수 특성을 실제 특성에 피팅한다.

이하의 표 1은 직류 전압(Vdc)의 무인가 시(Vdc=0[V])일 때에 도출되는 도 10에 나타내는 각 회로 소자의 회로 정수를 나타내고 있다.

상기 표의 왼쪽의 No는 회로 소자의 상기 소자 위치 1~15를 나타내고, 각 소자 위치에 대응하여 저항 소자(R), r[mΩ], 용량 소자(C), c[㎌], 및 유도 소자(L), l[pH]의 각 회로 정수가 표시되어 있다. 또한, 각 회로 정수는 10의 거듭제곱값으로 나타내고 있으며, 예를 들면 5.81E+03은 5.81×10³(=5.81×1000)을 나타내고, "E"는 밑수인 10, +03은 지수를 나타낸다. 또한, 1.01E-05는 마찬가지로 1.01×10^-5(=1.01×0.00001)를 나타낸다.

도 11은 직류 전압(Vdc)의 무인가 시(Vdc=0[V])에서의 콘덴서의 임피던스(Z)의 크기(MagZ)와 등가 직렬 저항(ESR)에 대해서, 도 10에 나타낸 등가 회로 모델을 사용하여 계산한 계산값을, 측정값과 비교하여 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 크기(MagZ) 및 등가 직렬 저항(ESR)의 값[Ω]을 나타낸다. 여기서, 눈금에는 상기 10의 거듭제곱값이 적혀있다. 또한, 크기(MagZ)의 측정값은 실선의 특성선(e0), 계산값은 파선의 특성선(E0)으로 표시되고, 등가 직렬 저항(ESR)의 측정값은 실선의 특성선(f0), 계산값은 파선의 특성선(F0)으로 표시된다.

이 그래프에 나타내는 바와 같이 임피던스(Z)의 크기(MagZ) 및 등가 직렬 저항(ESR)의 계산값은, 모두 100[Hz]~8.5[GHz]의 전 대역에 걸쳐 양호하게 측정값에 피팅하고 있는 것이 확인되었다.

또한, 상술한 특성의 피팅에서는 콘덴서에 대한 직류 전압(Vdc)의 인가에 의해 변화하는 수동 회로 소자(R, C, L)의 특성값의 변화율을, 콘덴서의 유전체의 재질에 기인하는 특성 변화율을 기초로 하여 무차원 계수로서 나타낸다. 그리고, 소정의 적용 룰에 따라, 상기의 주공진회로, 부공진회로 A, B, 용량성 회로 또는 유도성 회로를 구성하는 회로 소자의 특성값을, 콘덴서에 인가되는 직류 전압(Vdc)에 따른 값으로 보정한다.

본 실시형태에서 무차원 계수는, 콘덴서에 직류 전압(Vdc)을 인가하여 측정되는 콘덴서의 용량 변화율(Kc) 및 유전 손실 변화율(Kd) 중 한쪽 또는 양쪽을 기초로, 콘덴서에 대한 직류 전압(Vdc)의 인가에 따라 특성값이 변화하는 용량 소자(C) 또는 저항 소자(R)에 대해서 표시된다. 적용 룰은 콘덴서에 인가되는 직류 전압(Vdc)에 따라서 특성값이 변화하는 회로 소자의, 직류 전압(Vdc)의 무인가 시에서의 특성값에 무차원 계수를 곱하는 룰이다. 특성값의 보정은 직류 전압(Vdc)에 따라 용량값이 변화하는 용량 소자(C)의 직류 전압 무인가 시에서의 용량값, 및 직류 인가 전압(Vdc)에 따라 저항값이 변화하는 저항 소자(R)의 직류 전압 무인가 시에서의 저항값에, 적용 룰에 따라 무차원 계수를 곱하여 이루어진다. 적용 룰에서의 이 무차원 계수의 곱셈은, 용량 변화율(Kc) 및 유전 손실 변화율(Kd)의 한쪽 또는 양쪽의 조합을 다음과 같이 승산, 제산으로써 이루어진다.

도 12는 이 적용 룰을 나타내는 회로도이다. 한편, 도 12에 있어서 도 10과 동일 또는 상응하는 부분에는 동일부호를 붙이고 그 설명은 생략한다.

직류 전압(Vdc)의 인가에 의한 용량 소자(C₂)의 특성 변화는 유전체의 재질에 기인하여 일어난다. 따라서, 소자 위치 1~3의 회로 소자에서 구성되는 주공진회로에서는 직류 전압(Vdc)의 인가 전압에 따라 용량 소자(C₂)의 특성을 보정할 필요가 있다. 이 보정에서의 적용 룰에는 용량 소자(C₂)의 용량값에 용량 변화율(Kc)을 승산하는 적용 룰 I를 채용한다. 이 경우, 무차원 계수는 용량 변화율(Kc)로 설정되게 된다.

용량성 회로를 구성하는 소자 위치 4~8의 회로 소자는 모두 직류 전압(Vdc)의 인가에 의해 유전체의 재질에 기인하여 특성이 변화한다. 따라서, 용량성 회로에서는 직류 전압(Vdc)의 인가 전압에 따라 저항 소자(R₄~R₈) 및 용량 소자(C₄~C₈)의 전 회로 소자의 특성을 보정할 필요가 있다.

용량 소자(C₄~C₈)의 보정에서의 무차원 계수의 적용 룰에는 용량 소자(C₄~C₈)의 용량값에 용량 변화율(Kc)을 승산하고, 유전 손실 변화율(Kd)로 제산하는 적용 룰 II를 채용한다. 이 경우, 무차원 계수는 용량 변화율(Kc)을 유전 손실 변화율(Kd)로 제산한 값으로 설정되게 된다. 또한, 저항 소자(R₄~R₈)의 보정에서의 무차원 계수의 적용 룰에는 저항 소자(R₄~R₈)의 저항값에 유전 손실 변화율(Kd)을 승산하고, 용량 변화율(Kc)로 제산하는 적용 룰 III을 채용한다. 이 경우, 무차원 계수는 유전 손실 변화율(Kd)을 용량 변화율(Kc)로 제산한 값으로 설정되게 된다.

소자 위치 9, 10의 부공진회로 A의 회로 소자 중, 직류 전압(Vdc)의 인가에 의해 유전체의 재질에 기인하여 특성이 변화하는 요소는 용량 소자(C₉, C₁₀)이다. 따라서, 부공진회로 A에서는 직류 전압(Vdc)의 인가 전압에 따라 용량 소자(C₉, C₁₀)의 특성을 보정할 필요가 있다. 이 보정에서의 무차원 계수의 적용 룰에는 용량 소자(C₉, C₁₀)의 용량값에 용량 변화율(Kc)을 승산하는 적용 룰 IV를 채용한다. 이 경우, 무차원 계수는 용량 변화율(Kc)로 설정되게 된다.

소자 위치 11~13의 유도성 회로를 구성하는 각 회로 소자는 유전체의 재질에 기인하는 특성 변화가 일어나지 않는다. 따라서, 유도성 회로에서는 직류 전압(Vdc)의 인가 전압에 따라 특성을 보정할 필요는 없다. 소자 위치 14, 15의 부공진회로 B를 구성하는 각 회로 소자도 유전체의 재질에 기인하는 특성 변화가 일어나지 않는다. 따라서, 부공진회로 B에서도 직류 전압(Vdc)의 인가 전압에 따라 특성을 보정할 필요는 없다.

또한, 실제 측정값으로부터, 콘덴서의 등가 직렬 용량(ESC)을 다음 (15)식에 의해 계산하고, 유전 손실(tanδ)을 다음 (16)식에 의해 계산했다. 여기서, Im(Z)는 콘덴서의 임피던스(Z)의 허부, Re(Z)는 임피던스(Z)의 실부를 나타낸다.

이하의 표 2는 이 계산으로 구한 콘덴서의 등가 직렬 용량(C)[㎌], 유전 손실(tanδ)[%], 그리고 이들의 직류 전압 무인가 시의 특성값에 대한 용량 변화율(Kc)[-] 및 유전 손실 변화율(Kd)[-]을 나타낸다. 용량 변화율(Kc) 및 유전 손실 변화율(Kd)은 차원을 가지지 않는 무차원량이며, [-]는 이들이 무차원임 나타내고 있다.

도 13(a)는 상기의 표 2에 표시되는 콘덴서의 용량 변화율(kc)을 콘덴서에 인가되는 직류 전압(Vdc)의 근사 함수로서 나타낸 그래프이다. 또한, 도 13(b)는 표 2에 표시되는 콘덴서의 유전 손실 변화율(Kd)을 콘덴서에 인가되는 직류 전압(Vdc)의 근사 함수로서 나타낸 그래프이다.

이들 그래프의 가로축은 직류 인가 전압(DC bias voltage)[V], 세로축은 각각 용량 변화율(Kc)[-] 및 유전 손실 변화율(Kd)[-]이다. 또한, 용량 변화율(Kc)의 근사 함수는 특성선 H1로, 유전 손실 변화율(Kd)의 근사 함수는 특성선 H2로 표시된다. 또한, 사각표시의 플롯(p)은 표 2에 표시되는 용량 변화율(Kc) 및 유전 손실 변화율(Kd)의 측정값이다. 각 플롯(p)을 잇는 특성선(H1, H2)은 이 측정값을 기초로 도출되고, 본 실시형태에서는 전술한 바와 같이 지수함수 exp(f(x))로 표시되며, 홀수차의 거듭제곱항을 포함하지 않는 다항식 형식의 우함수로 표현된다.

용량 변화율(Kc) 및 유전 손실 변화율(Kd)이 이와 같이 근사 함수로서 표시됨으로써, 표 2와 같이 이산하여 측정되는 측정값 사이의, 연속한 임의의 직류 전압(Vdc)에 대한 용량 변화율(Kc) 및 유전 손실 변화율(Kd)을 보완할 수 있고, 연속한 임의의 직류 전압(Vdc)에서 대한 무차원 계수를 구할 수 있다. 따라서, 이렇게 구한 무차원 계수를 적용 룰에 따라서 상술한 바와 같이 저항 소자(R) 및 용량 소자(C)의 특성값에 곱하여 특성 변화율(k_R1(Vdc), k_C1(Vdc))을 산출함으로써, 연속한 임의의 직류 전압(Vdc)에 대한 등가 회로 모델의 도출과, 도출한 이 등가 회로 모델을 이용한, 본 실시형태에 의한 차분 전류(ΔI_RX(Vref), ΔI_CX(Vref), ΔI_LX(Vref))를 병류시키는 회로 특성의 계산이 가능하게 된다.

도 14(a)는 도 10에 나타내는 등가 회로 모델에 기초한 제4 실시형태에서의 콘덴서의 직류 전압 무인가 시의 수동 등가 회로 모델을 나타내는 회로도이고, 도 14(b)는 마찬가지로, 도 10에 나타내는 등가 회로 모델에 기초한 제4 실시형태에서의 직류 전압 인가 시의 콘덴서의 비선형 등가 회로 모델을 나타내는 회로도이다. 한편, 도 14에 있어서 도 4 및 도 10과 동일 또는 상응하는 부분에는 동일부호를 붙이고 그 설명은 생략한다.

제4 실시형태에서의 도 14(a)에 나타내는 수동 등가 회로 모델에서는, 도 10에서는 나타나 있었던 제어 전류원(B_X)이 제외되어 있다. 또한, 도 14(b)에 비선형 등가 회로 모델에서는 저항 소자(R_X), 용량 소자(C_X), 유도 소자(L_X)를 흐르는 전류를 계측하는 전압원 모델(V_RX, V_CX, V_LX)이 전류계로서 마련되어 있다. 이 제4 실시형태에서의 각 등가 회로 모델에서도, 도 4에 표시되는 제2 실시형태에서의 각 등가 회로 모델과 마찬가지로 제어 전류원(B_X)과 수동 회로 소자(R_X, C_X, L_X)의 병렬 회로가 복수 직렬로 접속되어 있다. 또한, 도 9에 표시되는 제3 실시형태에서의 등가 회로 모델과 마찬가지로 콘덴서에 대한 직류 전압(Vdc)의 인가에 의해 특성이 변화하지 않는 수동 회로 소자(r_X, c_X, l_X)를 포함하여 구성되어 있다.

이 제4 실시형태에 있어서도, 도 14(a)에 나타내는 수동 등가 회로 모델에서는 직류 전압(Vdc)이 인가되고 있지 않은 교류 전압(Vac)이, 전압원 모델(V₀)에 의해 회로에 전압(V)으로서 인가된다. 또한, 도 14(b)에 나타내는 비선형 등가 회로 모델에서는 직류 전압(Vdc)이 인가된 교류 전압(Vac)이, 전압원 모델(V₁)에 의해 회로에 전압(V)으로서 인가된다.

도 14에 나타내는 등가 회로 모델을 이용한 콘덴서의 시뮬레이션에 있어서도, 우선 도 13(a)에 나타내는 특성선(H1)을 표시하는 근사 함수 exp(f(x))를 사용하여, 참조 전압(Vref)에 대응하여 수동 회로 소자(R_X, C_X, L_X)의 특성 변화율(k_RX(Vdc), k_CX(Vdc), k_LX(Vdc))을 산출한다. 제어 전류원(B_X)은 산출한 특성 변화율(k_RX(Vdc), k_CX(Vdc), k_LX(Vdc)) 및 무인가 시 전류(I_RX, I_CX, I_LX)에 기초하여, 제1 실시형태의 시뮬레이션 방법과 동일하게 해서, 인가 시 전류(I_RX(Vdc), I_CX(Vdc), I_LX(Vdc))와 무인가 시 전류(I_RX, I_CX, I_LX)의 차분 전류(ΔI_RX(Vdc), ΔI_CX(Vdc), ΔI_LX(Vdc))를 발생시킨다.

도 15(a)는 정격 전압의 6.3[V]의 직류 전압(Vdc)을 인가했을 때의 콘덴서의 임피던스(Z) 크기(MagZ)에 대해서, 도 14에 나타낸 등가 회로 모델을 사용하여 계산한 계산값을 측정값과 비교해서 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 크기(MagZ)의 값[Ω]을 나타낸다. 크기(MagZ)의 직류 인가 전압(Vdc)이 0[V]인 측정값은 실선의 특성선 E0, 직류 인가 전압(Vdc)이 6.3[V]인 측정값은 실선의 특성선 E1로 표시된다. 또한, 크기(MagZ)의 직류 인가 전압(Vdc)이 6.3[V]인 계산값은 파선의 특성선 E2로 표시된다.

도 15(b)는 동일하게 6.3[V]의 직류 전압(Vdc)을 인가했을 때의 콘덴서의 등가 직렬 저항(ESR)에 대해서, 도 14에 나타낸 등가 회로 모델을 사용하여 계산한 계산값을 측정값과 비교해서 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 등가 직렬 저항(ESR)의 값[Ω]을 나타낸다. 등가 직렬 저항(ESR)의 직류 인가 전압(Vdc)이 0[V]인 측정값은 실선의 특성선 F0, 직류 인가 전압(Vdc)이 6.3[V]인 측정값은 실선의 특성선 F1로 표시된다. 또한, 등가 직렬 저항(ESR)의 직류 인가 전압(Vdc)이 6.3[V]인 계산값은 파선의 특성선 F2로 표시된다.

이 각 그래프에 나타내는 바와 같이, 임피던스(Z)의 크기(MagZ) 및 등가 직렬 저항(ESR)의 각 직류 전압(Vdc)이 인가되었을 때의 계산값은 모두 100[Hz]~8.5[GHz]의 전 대역에 걸쳐 각 측정값에 양호하게 일치하고 있다.

즉, 제4 실시형태에서의 도 14에 나타내는 콘덴서의 등가 회로 모델을 이용한 시뮬레이션에 의해도, 직류 인가 전압(Vdc)에 따라 변동하는 콘덴서의 특성을 광대역이면서 고정밀도로 재현해서 시뮬레이트하는 것이 가능하여, 제1에서 제3의 각 실시형태와 동일한 작용 효과가 발휘된다.

한편, 상기의 각 실시형태에서는, 각 등가 회로 모델을 리니어 테크놀로지사가 제공하는 LTspice에 적용했을 경우에 대해서 설명했지만, 적용하는 회로 시뮬레이터는 이것에 한정되지 않는다. 예를 들면, Applied Wave Reserch사(AWR사)가 제공하는 Microwave Office나, Agilent Technologies Inc.사(Agilent사)가 제공하는 ADS와 같은 기타 회로 시뮬레이터에도 동일하게 적용할 수 있다.

상술한 각 실시형태의 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델은, 다음의 컴퓨터 프로그램을 이용함으로써 간단히 이용할 수 있다. 이 컴퓨터 프로그램은, 제1 스텝과 제2 스텝과 제3 스텝을 포함한다. 제1 스텝에서는, 전자 회로 설계에 이용하는 콘덴서의 종류를 입력한다. 제2 스텝에서는, 콘덴서에 인가하는 전압(V) 또는 콘덴서에 흘려보내는 전류(I)를 입력한다. 제3 스텝에서는, 제2 스텝에서 입력된 전압(V) 또는 전류(I)에 의해 콘덴서에 걸리는 전압(V)을 계측하여 참조 전압(Vref)을 참조한다. 그리고 제1 스텝에서 입력된 종류의 콘덴서에 대해서, 미리 준비된 근사 함수 exp(f(x))에 의해 참조 전압(Vref)에 대응하여 산출되는 특성 변화율(k_RX(Vref), k_CX(Vref), k_LX(Vref)) 및 무인가 시 전류(I_RX, I_CX, I_LX)에 기초하여, 제어 전류원(B_X)에 의해 참조 전압(Vref)에 따라 차분 전류(ΔI_RX(Vref), ΔI_CX(Vref), ΔI_LX(Vref))를 발생시켜, 무인가 시 전류(I_RX, I_CX, I_LX)에 병류시킴으로써, 콘덴서의 직류 전압 인가 시의 비선형 특성을 시뮬레이트한다. 컴퓨터 프로그램은, 이들 각 스텝을 실행하는 연산 처리에 의해, 상기의 각 실시형태의 콘덴서의 시뮬레이션 방법을 실시하거나, 또는 상기의 각 실시형태의 콘덴서의 비선형 등가 회로 모델을 기능시킨다.

본 구성에 의하면, 시뮬레이트하는 콘덴서의 종류, 및 콘덴서에 인가하는 전압(V) 또는 콘덴서에 흘려보내는 전류(I)의 값이 컴퓨터 프로그램에 입력됨으로써, 입력된 종류의 콘덴서의 비선형 특성은 컴퓨터 프로그램에 의해, 수동 회로 소자(R_X, C_X, L_X)의 무인가 시 전류(I_RX, I_CX, I_LX)에 차분 전류(ΔI_RX(Vref), ΔI_CX(Vref), ΔI_LX(Vref))가 병류되어 자동적으로 시뮬레이션된다. 이렇기 때문에, 본시뮬레이션 방법 또는 본 비선형 등가 회로 모델의 이용자는, 시뮬레이트하는 콘덴서의 종류, 및 콘덴서에 인가하는 전압(V) 또는 콘덴서에 흘려보내는 전류(I)의 값을 컴퓨터 프로그램에 입력하는 것만으로, 정확한 회로 시뮬레이션을 고정밀도이면서 간단히 실시할 수 있다. 이 결과, 회로 시뮬레이트에 관한 전문지식을 가지지 않는 일반 이용자여도, 콘덴서를 이용한 전자 회로의 정확한 회로 시뮬레이션을 고정밀도이면서 간단히 실시할 수 있다.

또한, 상기의 컴퓨터 프로그램은, 상기 컴퓨터 프로그램을 포함하는 전자부품 제조 메이커 등의 서버에 인터넷망을 통해 액세스함으로써 인터넷망에 접속된 PC 등의 단말로부터 사용할 수 있다. 본 구성에 의하면, 이용자는 인터넷망에 접속된 단말로부터 상기 컴퓨터 프로그램을 포함하는 서버에 액세스함으로써 상기 컴퓨터 프로그램을 용이하게 사용할 수 있다. 이렇기 때문에, 상기의 각 실시형태에 의한 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델을 다수의 이용자에게 제공할 수 있게 된다.

Rx, Lx, Cx, r, l, c: 수동 회로 소자
B_X: 제어 전류원(비헤이비어 전류원 모델)
V_nX, V_RX, V_CX: 전압원 모델(전류계)
V₀, V₁: 전압원 모델
R_X1(Vdc): 가변 저항 소자
C_X1(Vdc): 가변 용량 소자

Claims

수동 회로 소자를 사용하여 나타낸 콘덴서의 등가 회로를 이용하여 콘덴서의 특성을 컴퓨터에 의해 시뮬레이트하는 콘덴서의 시뮬레이션 방법에 있어서,
컴퓨터는,
콘덴서에 걸리는 전압을 참조하여,
참조한 전압에 대응하여, 실측값을 기초로, 전압을 변수로 하여 나타낸 근사 함수에 의해 산출되는 직류 전압 인가 시에서의 상기 수동 회로 소자의 특성 변화율 및 직류 전압 무인가 시의 상기 수동 회로 소자의 특성에 따라 직류 전압 인가 시에 상기 수동 회로 소자에 흐르는 무인가 시 전류에 기초하여, 직류 전압의 인가에 의해 특성이 변화하는 상기 수동 회로 소자에 병렬로 접속되는 제어 전류원에 의해, 직류 전압 인가 시의 상기 수동 회로 소자의 특성에 따라 직류 전압 인가 시에 상기 수동 회로 소자에 흐르는 인가 시 전류와 상기 무인가 시 전류의 차분 전류를 발생시켜, 상기 무인가 시 전류에 상기 차분 전류를 병류(倂流; flow concurrently)시킴으로써,
콘덴서의 직류 전압 인가 시의 비선형 특성을 시뮬레이트하는 것을 특징으로 하는 콘덴서의 시뮬레이션 방법.
콘덴서의 등가 회로를 나타내는 수동 회로 소자와,
상기 콘덴서에 걸리는 전압을 참조하는 전압 참조 수단과,
직류 전압 인가 시에서의 상기 수동 회로 소자의 특성 변화율을, 실측값을 기초로, 전압을 변수로 하여 나타내는 근사 함수에 의해, 상기 전압 참조 수단에 의해 참조되는 전압에 대응하여 산출되는 상기 특성 변화율, 및 직류 전압 무인가 시의 상기 수동 회로 소자의 특성에 따라 직류 전압 인가 시에 상기 수동 회로 소자에 흐르는 무인가 시 전류에 기초하여, 직류 전압 인가 시의 상기 수동 회로 소자의 특성에 따라 직류 전압 인가 시에 상기 수동 회로 소자에 흐르는 인가 시 전류와 상기 무인가 시 전류의 차분 전류를 발생시키는, 직류 전압의 인가에 의해 특성이 변화하는 상기 수동 회로 소자에 병렬로 접속되는 제어 전류원을 포함하여 구성되는 콘덴서의 비선형 등가 회로 모델을 이용하여 콘덴서의 직류 전압 인가 시의 비선형 특성을 컴퓨터에 의해 시뮬레이트하는 콘덴서의 시뮬레이션 방법.
제1항 또는 제2항에 있어서,
상기 차분 전류는, 상기 차분 전류를 ΔI, 상기 무인가 시 전류를 I₀, 상기 근사 함수를 참조하는 전압 x를 변수로 하는 함수 exp(f(x))로 한 경우에, 다음 식
ΔI=I₀×[exp(f(x))-1]
의 함수형으로 주어지는 것을 특징으로 하는 콘덴서의 시뮬레이션 방법.
제1항 또는 제2항에 있어서,
상기 근사 함수는 홀수차의 거듭제곱항을 포함하지 않는 다항식 형식의 우함수로 주어지는 것을 특징으로 하는 콘덴서의 시뮬레이션 방법.
제1항 또는 제2항에 있어서,
상기 콘덴서에 걸리는 전압은 상기 등가 회로의 양단(兩端)에서 참조되고, 상기 무인가 시 전류는 상기 수동 회로 소자의 입력단 또는 출력단에서 참조되는 것을 특징으로 하는 콘덴서의 시뮬레이션 방법.
제1항 또는 제2항에 있어서,
상기 제어 전류원에 병렬로 접속되는 상기 수동 회로 소자는, 용량 소자 단체, 또는 용량 소자와 저항 소자의 병렬 회로, 또는 용량 소자와 저항 소자와 유도 소자의 병렬 회로인 것을 특징으로 하는 콘덴서의 시뮬레이션 방법.
제1항 또는 제2항에 있어서,
상기 제어 전류원과 상기 수동 회로 소자의 병렬 회로가 복수 직렬로 접속되는 것을 특징으로 하는 콘덴서의 시뮬레이션 방법.
제1항 또는 제2항에 있어서,
상기 등가 회로는 직류 전압의 인가에 의해 특성이 변화하지 않는 상기 수동 회로 소자를 포함하여 구성되는 것을 특징으로 하는 콘덴서의 시뮬레이션 방법.
콘덴서의 등가 회로를 나타내는 수동 회로 소자,
상기 콘덴서에 걸리는 전압을 참조하는 전압 참조 수단,
직류 전압 인가 시에서의 상기 수동 회로 소자의 특성 변화율을, 실측값을 기초로, 전압을 변수로 하여 나타내는 근사 함수에 의해, 상기 전압 참조 수단에 의해 참조되는 전압에 대응하여 산출되는 상기 특성 변화율, 및 직류 전압 무인가 시의 상기 수동 회로 소자의 특성에 따라 직류 전압 인가 시에 상기 수동 회로 소자에 흐르는 무인가 시 전류에 기초하여, 직류 전압 인가 시의 상기 수동 회로 소자의 특성에 따라 직류 전압 인가 시에 상기 수동 회로 소자에 흐르는 인가 시 전류와 상기 무인가 시 전류의 차분 전류를 발생시키는, 직류 전압의 인가에 의해 특성이 변화하는 상기 수동 회로 소자에 병렬로 접속되는 제어 전류원을 포함하여 구성되는 콘덴서의 비선형 등가 회로 모델을 저장하는 저장 수단과,
상기 콘덴서의 종류를 입력하는 제1 스텝,
상기 콘덴서에 인가하는 전압 또는 상기 콘덴서에 흘려보내는 전류를 입력하는 제2 스텝,
상기 제2 스텝에서 입력된 전압 또는 전류에 의해 상기 콘덴서에 걸리는 전압을 참조하고, 상기 제1 스텝에서 입력된 종류의 상기 콘덴서에 대해서 미리 준비된 상기 근사 함수에 의해 참조 전압에 대응하여 산출되는 상기 특성 변화율 및 상기 무인가 시 전류에 기초하여, 상기 제어 전류원에 의해 상기 차분 전류를 발생시켜, 상기 무인가 시 전류에 상기 차분 전류를 병류시킴으로써, 상기 콘덴서의 직류 전압 인가 시의 비선형 특성을 시뮬레이트하는 제3 스텝을 포함하는 컴퓨터 프로그램을 컴퓨터에 실행시켜서, 제1항 또는 제2항에 기재된 콘덴서의 시뮬레이션 방법을 실행하는 실행 수단으로부터 구성되는 콘덴서의 시뮬레이션 장치.
상기 저장 수단 및 상기 컴퓨터 프로그램을 포함하는 서버에 인터넷망을 통해서 액세스하고, 인터넷망에 접속된 단말로부터 상기 실행 수단에 상기 컴퓨터 프로그램을 실행시키는 제9항에 기재된 콘덴서의 시뮬레이션 장치의 사용 방법.
삭제