JP2012150579A - コンデンサの回路シミュレーションモデル及びその構築方法，回路シミュレーション方法及び回路シミュレータ - Google Patents

Abstract

【課題】 コンデンサの特性を良好に表すことができ、シミュレーションによる精密な回路設計や回路解析を行う。
【解決手段】 コンデンサ部は、リニア電圧制御電流源によりコンデンサを置き換える。ローパスフィルタ部は、ＤＣバイアス電圧を抽出する作用を有する。演算回路部は、加算デバイスや乗算デバイス等を組み合わせることで、理想C回路モデルやRC回路モデルなどのコンデンサの等価回路から導き出された回路方程式の演算を行う。リニア電圧制御電圧源を用いて、コンデンサに印加した総電圧を演算回路に印加する。これらの各部によってスパイスモデルを構成する。
【選択図】図１

Description

本発明は、DCバイアスが印加されたコンデンサの回路シミュレーションモデル及びその構築方法，回路シミュレーション方法及び回路シミュレータであって、特に、スパイスシミュレータによるシミュレーションに好適なコンデンサの回路シミュレーションモデル及びその構築方法，回路シミュレーション方法及び回路シミュレータに関するものである。

コンデンサは、電子回路システム上最も基本的な電子部品（回路要素）の一つであり、各種の電子機器に幅広く使われている。電子回路の精密分析と設計をコンピュータシミュレーションで行うことにより、試作と実験の検証時間を省くことができ、電子機器の設計時間を大幅に短縮することができるが、そのためには、電子部品についての広帯域・高精度の等価回路モデルが必要となる。例えば、スパイスシュミレータを使用してコンデンサを含む回路の設計を行うときは、コンデンサの特性を良好に表現するスパイスモデルが必要となる。

各種寄生パラメータの存在のため、コンデンサのインピーダンス周波数特性、特に高周波帯域における周波数特性は非常に複雑になる。このため、高精度のスパイスモデルを得ることは、非常に困難である。特に、コンデンサ（Class2）に対して、DC（直流）バイアスを掛けると、容量とインピーダンスの特性は大きく変化する。従って、コンデンサの公称容量値又はDCバイアスがない場合の等価回路を用いて回路の分析や設計を行うと、必ず実際の回路特性との間に大きいズレが発生してしまう。場合によっては、電子機器の設計が完全に失敗することにもなる。かかる観点からすると、回路の精密な分析や設計に相応しいDCバイアス印加時におけるコンデンサ（Class2）のスパイスモデルとそれを利用した分析・設計手法の確立が重要となる。

かかるコンデンサの等価回路としては、例えば、下記非特許文献に開示されたものがある。まず、下記非特許文献１には、John D. Prymakが示した積層セラミックコンデンサ(MLCC)とタンタル電解コンデンサに対する等価回路が示されている。図１８(A)には、その一つが示されている。この等価回路には、等価直列抵抗ESRのみについて周波数による変化特性が考慮されており、その他の回路素子には、周波数による変化が存在するにもかかわらず、その変化特性は省略されている。しかも、等価直列抵抗ESRの周波数変化特性は、厳密的な理論根拠がない推定式を使用している。また、DCバイアスを印加したときの回路素子の変化は、等価直列抵抗ESRとキャパシタンスエレメントCnomしか考慮されていない。DCバイアスによる回路素子の変化特性も、厳密な理論根拠がない推定式を使用している。

次に、下記非特許文献２には、Brian HirasunaとCoby Bassettによる等価回路が示されている。これは、スパイスシミュレータのＡＢＭ（Analog Behavioral Modeling）機能に基づいて、理想Ｃ回路モデルを採用し、ノンリニアコンデンサのスパイスモデルを構築したものである。図１８(B)に示すように、コンデンサは一つの電圧制御電流源によって置き換えられ、電圧制御電流源の出力電流ｉは、図示のようにコンデンサ両端電圧の時間微分と容量との積で表される。電圧による容量の変化は、テーブル（電圧−容量）で表すか、多項式で表現する。

John D. Prymak, 「SPICE Modeling of Capacitors」, CARTS - 1995, Components Technology Institute, Inc. Brian Hirasuna, Coby Bassett, 「A Nonlinear Capacitor Model for Use in PSpice」, OrCAD Technical Support, April 1999

しかしながら、上述した背景技術には、次のような不都合がある。まず、非特許文献１記載の等価回路では、周波数により変化する回路素子があるため、直接にスパイスシミュレータと組み合わせることはできない。また、この等価回路を使用する前には、まず、Mathsoft社のMathCadを用いて周波数，温度，あるいはDCバイアスにより変化する回路素子の値を、特定の周波数，温度，あるいはDCバイアスにおいて計算を行う必要があり、その後、ASCII表（回路素子と周波数、温度及び電圧との関係を示す表）を生成してからスパイスシミュレータに組み込むことになり、使用には非常に不便である。

John D. Prymakは、自ら提案した上記等価回路に対して初めてDCバイアスを掛ける条件と温度の影響を考慮し、回路素子のDCバイアスと温度とによる変化特性を推定式により算出した。しかし、周波数に依存する等価回路と同じく、推定式は厳密な理論根拠がなく、使用には同様に不便である。

次に、前記非特許文献２記載の等価回路では、理想コンデンサを使用しており、あまりにも簡単すぎて、大きい誤差が発生する。また、コンデンサの両端子に掛けられた電圧は、通常DCバイアス電圧の他に、時間によって常に変化する各種の信号電圧とノイズ電圧も含んでいる。コンデンサの両端に印加された電圧による容量の変化は、本来の電圧制御ではないし、スパイスモデルはコンデンサのDCバイアススパイスモデルとしても直接には使えない。このため、Brian HirasunaとCoby Bassettによる等価回路も、電圧制御コンデンサのスパイスモデルへの応用は極めて制限されてしまう。

本発明は、かかる点に鑑みてなされたもので、その目的は、コンデンサのDCバイアスによる特性変化を良好に表現することである。他の目的は、DCバイアスが印加されるコンデンサを含む回路のシミュレーションを良好に行うことである。

本発明は、DCバイアスが印加されたコンデンサの回路シミュレーションモデルの構築方法であって、コンデンサの基本等価回路を設定するステップ，設定した基本等価回路に基づいて、電圧・電流に関する回路方程式を立てるステップ，前記基本等価回路に含まれている回路素子のDCバイアスによる変化特性を、実測によって獲得するステップ，獲得した回路素子の変化特性を多項式によって表現するとともに、この多項式で定義されるノンリニア電圧制御電圧源で、該当する回路素子を置き換えるステップ，前記コンデンサに対する印加電圧からローパスフィルタなどにより前記DCバイアスの成分を抽出して前記ノンリニア電圧制御電圧源に供給し、ノンリニア電圧制御電圧源の出力電圧を利用して、前記回路方程式の演算を行う演算回路を構築するステップ，前記コンデンサに対する印加電圧を、リニア電圧制御電圧源を通して、前記演算回路に印加するステップ，を含むことを特徴とする。

本発明の回路シミュレーション方法は、前記コンデンサの回路シミュレーションモデルの構築方法によって構築した回路シミュレーションモデルを利用して、コンデンサを含む回路のシミュレーションを行うことを特徴とする。本発明の回路シミュレータは、前記コンデンサの回路シミュレーションモデルの構築方法によって構築した回路シミュレーションモデルを利用して、コンデンサを含む回路のシミュレーションを行うシミュレーションプログラムを備えたことを特徴とする。

他の発明は、DCバイアスが印加されたコンデンサの回路シミュレーションモデルであって、予め定めた前記コンデンサの基本等価回路に含まれる回路素子のDCバイアスによる変化特性を実測によって獲得するとともに、獲得した変化特性を多項式で定義され、該当する回路素子と置き換えたノンリニア電圧制御電圧源，前記コンデンサに対する印加電圧からDCバイアス成分を抽出し、前記ノンリニア電圧制御電圧源に供給するフィルタ（ローパスフィルタ），前記基本等価回路に基づいて立てた電圧・電流に関する回路方程式の演算を、前記ノンリニア電圧制御電圧源の各出力電圧を利用して行う演算回路，前記コンデンサに対する印加電圧を前記演算回路にカップリングするリニア電圧制御電圧源，を含むことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。

本発明によれば、コンデンサの基本等価回路を設定し、この基本等価回路中に含まれている回路素子をノンリニア電圧制御電圧源で置き換えて回路方程式の演算回路を構築することとしたので、DCバイアスが印加されたコンデンサの特性を良好に表現することができ、コンデンサ製品を使用する電子機器の回路設計等を精度よく良好に行うことができる。

本発明の実施例１の理想C回路モデルと、そのスパイスモデルを示す回路図である。 前記実施例１のスパイスモデルの詳細を示す回路図である。 本発明の実施例２のRC回路モデルと、そのスパイスモデルを示す回路図である。 本発明の実施例３のRLC回路モデルと、そのスパイスモデルを示す回路図である。 本発明の実施例４のMLCC（積層セラミックコンデンサ）に適用する広帯域高精度等価回路モデルを示す回路と電極の積層構造を示す図である。 前記実施例４のスパイスモデルの一部を示す回路図である。 前記実施例４のスパイスモデルの一部を示す回路図である。 前記実施例４のスパイスモデルの一部を示す回路図である。 前記実施例４のスパイスモデルの一部を示す回路図である。 前記実施例４のスパイスモデルの一部を示す回路図である。 前記実施例４のスパイスモデルの一部を示す回路図である。 前記実施例４のスパイスモデルの全体を示す回路図である。 前記実施例１〜３の各モデルにおける実測値とシミュレーション値を比較して示すグラフである。 前記実施例４のモデルにおける実測値とシミュレーション値を比較して示すグラフである。 前記実施例４のモデルにおける実測値とシミュレーション値を比較して示すグラフである。 前記実施例４のモデルにおける実測値とシミュレーション値を比較して示すグラフである。 本発明が適用されるシミュレーション装置を示す実施例５の装置構成図である。 コンデンサの等価回路の背景技術を示す回路図である。

以下、本発明を実施するための形態を、実施例に基づいて詳細に説明する。最初に、本発明の基本的な原理について説明する。DCバイアスが印加されているコンデンサ（Class2）のスパイスモデルを構築するには、まず、コンデンサの基本等価回路を決める。次に、その基本等価回路に基づいて、電圧・電流に関する回路方程式もしくは連立方程式を立て、それらの回路方程式もしくは連立方程式を演算回路を構築して解き、コンデンサに流れる電流を求める。そして、スパイスシミュレータのＡＢＭ機能により、ひとつのリニア電圧制御電流源を用いてコンデンサを取り替える。リニア電圧制御電流源の出力電流は、コンデンサに流れる電流と等しい。

前記演算回路は、主に微分算、乗算（掛算）、除算（割算）、加算（足し算）などを実行する微分デバイス、乗算デバイス、除算デバイス，加算デバイスなど、スパイスシミュレータの非標準デバイスとその他の標準コンポーネントにより構成される。スパイスシミュレータの内部関数（もしくは標準デバイス）、更には、加算、乗算、除算など各種演算子を用いて、微分デバイス、乗算デバイス、除算デバイス、加算デバイスを任意特性電圧源の構築を通して定義し、それらのデバイスを用いて、回路方程式にある各種演算を行う。

便宜上、演算回路における微分デバイス、乗算デバイス、除算デバイスと加算デバイスなどすべてのデバイスの入出力は電圧だけを扱う。そのために、回路方程式もしくは連立方程式にある各回路素子は、それぞれのノンリニア電圧制御電圧源に変換され、電流を含む回路方程式の両側に同時に１［Ω］の単位抵抗を掛け、これによって方程式における電流を相応の電圧に変換する。

DCバイアスによって変化する各回路素子の特性は実測によって獲得して多項式で表現し、ノンリニア電圧制御電圧源を定義する。コンデンサ両端に印加される電圧は、DCバイアスを含むとともに時間により常に変化する複雑な信号電圧源であり、スパイスシミュレータのリニア電圧制御電圧源を用いて演算回路にカップリングされ、同時に極めて低いカットオフ周波数を持つローパスフィルタを通過し、DCバイアスを取得する。コンデンサ本体を代替するリニア電圧制御電流源は、演算回路の一つのノードの出力電圧により制御される。このノードの出力電圧はコンデンサに流れる電流×単位抵抗と等しい。

以下、コンデンサの４種類の等価回路に対して、DCバイアスが印加されるコンデンサ（Class2）のスパイスモデルをそれぞれ説明する。コンデンサの４種類の等価回路は、
ａ，理想C回路モデル，
ｂ，RC回路モデル，
ｃ，RLC回路モデル，
ｄ，MLCC（積層セラミックコンデンサ）に適用する広帯域高精度等価回路モデル，
である。DCバイアスが印加されるコンデンサ（Class2）のスパイスモデルの精度は、採用された基本等価回路により決まる。理想Cモデル及びRC回路モデルは、特定の周波数（一般的には１kHzもしくは120Hz）で満足できる精度が得られるのみである。RLC回路モデルは、インピーダンスの共振周波数特性を表すことができるが、基本等価回路の精度が低く、特にレジスタンスの周波数特性は表すことができない。このため、広い周波数帯域において満足できる精度を得ることができない。これに対し、MLCCの広帯域高精度等価回路を使用すると、DCバイアス印加時のMLCCスパイスモデルによって良好な精度を得ることができる。

最初に、理想C回路モデルの場合について説明する。図１(A)に示すように、コンデンサの理想C回路モデルでは、等価回路は一つの回路素子，すなわちキャパシタンスエレメントCのみであり、一般的には公称容量を使用する。同図中、vはコンデンサの両端に印加されている総電圧であり、キャパシタンスエレメントCの両端の電圧に等しい。iはコンデンサに流れる電流であり、キャパシタンスエレメントCに流れる電流に等しい。このような理想C回路モデルは、実際の部品のインピーダンス特性との差、特に高周波帯域における差が大き過ぎるため、回路設計とシミュレーションには相応しくない。ただし、回路設計の初期段階もしくは回路特性の予測には便利であり、理想Ｃ回路モデルの存在価値がある。

キャパシタンスエレメントCの両端に印加された電圧vは、DCバイアス電圧の他に、時間により常に変化する各種信号やノイズを含んでいる。すなわち、電圧vは、次の数１式で表わされる。

数１式中、v_acはキャパシタンスエレメントCの両端に印加された時間変化する信号電圧とノイズ電圧であり、V_dcはキャパシタンスエレメントCの両端に印加されたDCバイアス電圧である。

キャパシタンスエレメントCがDCバイアス電圧V_dcによって変化する特性は、実測により取得し、以下の数２式のような多項式を用いて表現する。数２式中、C₀，C₁，C₂，・・・は多項式の係数であり、単位はそれぞれ［F］,［F/V］,［F/V²］,・・・である。

一般的には、キャパシタンスエレメントCに流れる電流iは、次の数３式により簡単に確定する。

数３式は、図１(A)の回路方程式である。この数３式を計算するために、図１(B)のような演算回路を構築する。まず、図１(A)にあるキャパシタンスエレメントCを、DCバイアス電圧V_dcによりコントロールされるノンリニア電圧制御電圧源UA3に変換する。ノンリニア電圧制御電圧源UA3の出力端子電圧ECは、次の数４式で表される。

ここで、γ_cは、キャパシタンスエレメントCをノンリニア電圧制御電圧源UA3に変換するキャパシタンス−電圧変換係数であり、単位は［V/F］である。次の数５式のようにすると、前記数４式は以下の数６式になる。

コンデンサの両端に印加された総電圧vは、図１(B)の制御係数「１」のリニア電圧制御電圧源E1を経由して、極めて低いカットオフ周波数を持つローパスフィルタ（L1及びR1）を通過し、V_dcを得る。一方、前記総電圧vは、制御係数「１」のリニア電圧制御電圧源E2を通じて微分デバイスUA1の入力端子に供給され、微分が行われる。微分デバイスUA1の出力電圧v1は、微分デバイスUA1の電圧変換係数をβ（単位は［ｓ］）とすると、次の数７式となる。

となる。微分デバイスUA1の出力電圧v1は、キャパシタンスエレメントCを代替するノンリニア電圧制御電圧源UA3の出力電圧ECとともに、３端子乗算デバイスUA2の乗算入力側にそれぞれ入力されて乗算が行われる。これにより、乗算デバイスUA2の出力端子には、それらの乗算結果が出力される。出力電圧v2は、乗算デバイスUA2の電圧変換係数をα（単位は［v^-1］）とすると、次の数８式となる。

各デバイスの電圧変換係数γ_c，α，βがすべて単位変換係数「１」であるとすると、乗算デバイスUA2の出力電圧v₂は、コンデンサに流れている電流iと単位抵抗の積に等しい。そこで、前記電圧v₂により制御されるリニア電圧制御電流源Gを用いてコンデンサと置き換える。リニア電圧制御電流源Gの出力電流iは、制御係数をg（単位は［S］）とすると、以下の数９式で表される。ここで、制御係数gが単位係数１［S］のとき、リニア電圧制御電流源Gの出力電流iは、前記数３式で求められる電流となる。

なお、DCバイアス電圧V_dcを抽出するためのローパスフィルタは、各種のものが公知であり、図１(B)では最も簡単なRL回路を使用している。図１(B)において、インダクタL₁と抵抗R₁によって構成されたローパスフィルタは、設計する際にカットオフ周波数の他に回路の時定数も考慮しなければならない。特に、入力信号に段階的な変化特性を持つ方形波を含んでいる場合、回路には過渡現象が生じ、定常状態になるまでに通常は時定数の５倍の時間がかかる。従って、定常状態になるまでの時間を短縮するため、ＲＬローパスフィルタを設計するときは、小さい時定数を持つ回路が望ましい。ＲＬローパスフィルタのカットオフ周波数f_cと時定数τは、次の数１０式によって関係づけられる。

この数１０式によると、低いカットオフ周波数f_cを持つ回路は時定数τが大きくなる。従って、小さい時定数τを実現するためには、回路のカットオフ周波数f_cを上げなければならない。両者は、トレードオフの関係となる。コンデンサの両端に実際に印加された電圧の状況、特に段階変化特性を持つ方形波の最も小さい周期により、ローパスフィルタの適当なカットオフ周波数f_c及び時定数τを最初に決め、そして、前記数１０式によってローパスフィルタの回路定数L₁とR₁を決める。もし方形波信号の変化が激しく、周期が短いときには、コンデンサ自体にも過渡現象が存在するため、方形波信号の基本波成分と他の高次波成分を除去し、直流成分だけを抽出することができる。もし方形波信号の変化は緩く、信号の周期が長いと、方形波信号のハイ・ロー電圧の変化特性を保つ必要がある。このとき、ＲＬローパスフィルタのカットオフ周波数f_cを適当に高くする。

RLローパスフィルタの設計例を示すと、次の数１１式のようになる。

この例によれば、およそ８［s］の時間で回路は定常状態になる。このローパスフィルタは、一次ローパスフィルタである。もしフィルタリングの効果が悪く、出力直流にリップル成分を含むなら、一次ローパスフィルタの後ろに、一つ又は二つのRLローパスフィルタを追加し、二次又は三次ローパスフィルタとする。

図１(B)の回路に含まれているリニア電圧制御電圧源E1，E2及びリニア電圧制御電流源Gは、すべてスパイスシミュレータの標準デバイスである。一方、微分デバイスUA1（モデル名はDUDT）と乗算デバイスUA2（モデル名はKxy）は、スパイスシミュレータの標準デバイスではないが、スパイスシミュレータの内部関数ddt()と各種演算子を用いて、任意特性電圧源（Arbitrary behavioral voltage sources）を構築する手法により定義することができる。微分デバイスUA1のスパイスファイルを、以下にSpiceFile1として示す。なお、各電圧変換係数は、単位電圧変換係数としているために省略されている。
SpiceFile1：DUDT.sub
The SpiceFile1 (DUDT.sub) defines a differential operator with 2 ports.
.SubCkt DUDT 1 2 3 4
B 3 4 V=ddt(V(1,2))
.ends DUDT

乗算デバイスUA2のスパイスファイルを、以下にSpiceFile2として示す。
SpiceFile2：Kxy.sub
The SpiceFile2 (Kxy.sub) defines a 3-port Multiplier.
.SubCkt Kxy 1 2 3 4 5 6
B 5 6 V=V(1,2)*V(3,4)
.ends Kxy

キャパシタンスエレメントCに相応するノンリニア電圧制御電圧源ECも、同様にスパイスシミュレータによって定義され、以下にSpiceFile3として示す。
SpiceFile3：EC.sub
The SpiceFile3 defines a non-linear Voltage Dependant Voltage Source instead of*circuit element C.
.SubCkt EC 1 2 3 4
EC 1 2 POLY(1) (3, 4) EC0 EC1 EC2 EC3 EC4 EC5 EC6 …
.ends EC

図１(B)は、理想C回路モデルを採用したときのDCバイアス印加時のコンデンサ（Class2）のスパイスモデルで、以下のSpiceFile4に示すスパイスファイルで表される。
SpiceFile4：Cap_Class2_DCBias_Model1.sub
SpiceFile4 is the spice model (Model 1) for the DC bias characteristic
of the capacitor (Class2).The ideal capacitance model C is used.
.SubCkt Cap_Class2_DCBias_Model1 1 2
L1 7 8 1.6
R1 8 0 1
E1 7 0 1 2 1
XU3 6 0 8 0 EC
E2 3 0 1 2 1
G 2 1 5 0 1
XU2 4 0 6 0 5 0 Kxy
XU1 3 0 4 0 DUDT
.ends Cap_Class2_DCBias_Model1

なお、使用するスパイスシミュレータによっては、微分算を実行する内部関数ddt()が提供されない場合、微分デバイスUA1は、図２(A)に示すような理想オペアンプにより構成された微分回路で代用できる。同図の微分回路において、出力電圧V₀と入力電圧V₁の間には、次の数１２式が成り立つ。

ここで、β＝C_dR_dは、微分回路の電圧変換係数である。この数１２式によると、微分回路の出力電圧V₀は、入力電圧V₁に対して符号が反転する。この問題を解決するために、図２(A)の回路の出力端に制御係数が「−１」のリニア電圧制御電圧源を一つ追加する。図２(B)には、追加後の回路が示されている。図２(B)の回路の出力電圧V₀は、次の数１３式のようになる。微分回路の電圧変換係数βは、抵抗R_dとキャパシタC_dとによって決められる。R_d＝１［Ω］，C_d＝１［F］とすると、微分回路の電圧変換係数βは、β＝１［s］となる。

前記図２(A)，(B)に示した等価回路に含まれている理想オペアンプの等価回路は、例えば図２(C)に示すようになる。抵抗Rin，Routは、それぞれ理想オペアンプの入力抵抗と出力抵抗であり、Avolは理想オペアンプのオープンループゲインである。理想オペアンプにおいては、ループゲインAvolと入力抵抗Rinの値はいずれも無限大であり、出力Routの値はゼロである。従って、微分回路の精度を保つため、理想オペアンプの入力抵抗RinとオープンループゲインAvolはできるだけ大きく、出力抵抗Routはできるだけ小さくしなければならない。また、オープンループゲインAvolは、微分回路の適用周波数範囲に関連している。ここでは、Rout＝０［Ω］，Rin＝100［MΩ］，Avol＝10000［G］とする。そうすると、微分回路は十分な精度を確保できるし、適用周波数範囲は少なくとも100［GHz］までに達する。図２(C)の等価回路によって表される理想オペアンプのスパイスファイルは、下記SpiceFile5に示すようになる（モデル名はopampとする）。
SpiceFile5：opamp.sub
The SpiceFile5 defines a idealized operational amplifier.
.SubCkt opamp 1 2 3
Rin 1 2 100meg
E1 3 0 2 1 10000G
.ends opamp

なお、図２(B)に示した微分回路のスパイスファイルは、以下のSpiceFile6のようになる（モデル名はDUDTopampとする）。
SpiceFile6：DUDTopamp.sub
The SpiceFile6 is a differential circuit constructed by an opamp and
a linear Voltage-dependent Voltage-sources circuit element.
.include opamp.sub
.SubCkt DUDTopamp 1 2 3 4
R1 1 2 100meg
Cd 1 5 1
Rd 5 6 1
XU1 5 0 6 opamp
E1 3 4 6 0 -1
Ro 3 4 100meg
.ends DUDTopamp

以上のように、本実施例によれば、
(1)コンデンサの基本等価回路を、理想C回路モデルとする。
(2)この理想C回路モデルに基づいて、電圧・電流に関する回路方程式を立てる。
(3)各種演算デバイスを定義し、そして、これら演算デバイスを用いて、前記回路方程式を演算する演算回路を構築する。
(4)DCバイアスによって変化するキャパシタンスエレメントの特性を実測によって獲得して多項式で表現し、ノンリニア電圧制御電圧源で置き換える。
(5)コンデンサ両端の印加電圧を、二つのリニア電圧制御電圧源を通して演算回路に印加する。
(6)極めて低いカットオフ周波数を持つローパスフィルタによって、前記印加電圧からDCバイアス成分を取得し、ノンリニア電圧制御電圧源に印加する。
という方法で、スパイスモデルのシミュレーション回路を構成することとしたので、スパイスモデルを利用して、コンデンサ製品を使用する電子機器の回路設計，特性の検証，故障の解析などを良好に行うことができる。

次に、RC回路モデルの場合について説明する。抵抗損失を考慮するときは、理想C回路に直列抵抗を追加する。図３(A)は、RC回路モデルの回路構成である。キャパシタンスエレメントCは公称容量である。レジスタンスエレメントRは、同じ測定周波数と測定電圧によって採取した誘電正接Tanδより算出される。この等価回路の精度は、理想C回路モデルと同じであり、回路設計の初期段階もしくは回路特性の予測だけに適用する。図３(A)の回路中、V_CはキャパシタンスエレメントCの両端の電圧、V_RはレジスタンスエレメントRの両端子の電圧、iはコンデンサに流れる電流である。コンデンサに印加された総電圧Vは、前記V_CとV_Rの和に等しく、次の数１４式で表される。

コンデンサ（Class2）において、図３(A)の等価回路にあるキャパシタンスエレメントCとレジスタンスエレメントRは、DCバイアス電圧によって変化する。この変化特性は実測により獲得でき、多項式を用いて表現される。キャパシタンスエレメントCは、前記数２式により表わされる。レジスタンスエレメントRも、同じ形式の式で表わすことができる。便宜上、ここでは、素子Xを用いて等価回路にある任意回路エレメントを表すこととする。素子Xも、同様に、DCバイアス電圧V_dcによる変化特性を多項式により表現する。一般的には、次の数１５式で表される。

数１５式では、X0，X1，X2，・・・は、多項式の各係数であり、単位としては、キャパシタンスエレメントCに対しては［F］，［F/V］，［F/V²］，・・・となり、レジスタンスエレメントRに対しては［Ω］，［Ω/V］，［Ω/V²］，・・・となる。回路素子XをDCバイアス電圧により制御されるノンリニア電圧制御電圧源に変換すると、ノンリニア電圧制御電圧源の出力電圧EXは、次の数１６式で表される。

数１６式中、γ_xは電圧転換係数である。キャパシタンスエレメントCに対して、γ_X＝γ_Cはキャパシタンス―電圧転換係数であり、単位は［V/F］である。レジスタンスエレメントRに対して、γ_X＝γ_Rはレジスタンス―電圧転換係数であり、単位は［V/Ω］である。ここで、次の数１７式のようにすると、前記数１６式は以下の数１８式のようになる。

ノンリニア電圧制御電圧源EXのスパイスファイルは、下記SpiceFile7のような一般的な形式で表される。
SpiceFile7：EX.sub
The SpiceFile7 defines a generalized non-linear Voltage Dependant Voltage
Source instead of any circuit element X in the equivalent circuit.
.SubCkt EX 1 2 3 4
EX 1 2 POLY(1) (3, 4) EX0 EX1 EX2 EX3 EX4 EX5 EX6 …
.ends EX

ところで、図３(A)の回路に対しては、次の数１９式に示す回路方程式が成り立つ。

この数１９式中、コンデンサの両端に印加された総電圧vは既知量であり、キャパシタンスエレメントCの電圧v_cは未知量である。そこで、前記数１９式を書き直すと、次の数２０式のようになる。

これは、キャパシタンスエレメントCの電圧v_cに関する一次微分方程式である。この回路方程式は、図３(B)に示すような一つの負帰還回路を構築することによって解くことができる。図３(B)の回路は、前記図１(B)の回路に対して、レジスタンスエレメントRを代替するノンリニア電圧制御電圧源UB5と、加算デバイスUB6が追加される。また、二つの乗算デバイスUB2，UB3と、三つのリニア電圧制御電圧源E1，E2，E3が使用される。図３(B)の演算回路によると、キャパシタンスエレメントCの電圧v_cは微分デバイスUB1に印加されて微分が行われる。これにより、この微分デバイスUB1の出力電圧v₁は、次の数２１式のようになる。

微分デバイスUB1の出力電圧v1と、キャパシタンスエレメントCを表すノンリニア電圧制御電圧源UB4の出力電圧ECは、乗算デバイスUB2の入力端子にそれぞれ印加されて乗算が行われる。これにより、乗算デバイスUB2の乗算出力電圧v₂は、次の数２２式のようになる。

この乗算デバイスUB2の出力電圧v₂は、レジスタンスエレメントRに相当するノンリニア電圧制御電圧源UB5の出力電圧ERとともに、２番目の乗算デバイスUB3の入力端子にそれぞれ印加されて乗算が行われる。従って、乗算デバイスUB3の乗算出力電圧v₃は、次の数２３式のようになる。

この乗算デバイスUB3の出力電圧v₃は、制御係数が「−１」のリニア電圧制御電圧源E3によって符号を反転してから、コンデンサの両端子に印加された総電圧vとともに、加算デバイスUB6の入力端子に印加されて加算が行われる。このとき、前記総電圧vは、リニア電圧制御電圧源E2を通して、加算デバイスUB6の入力端子に印加される。これにより、加算デバイスUB6の加算出力電圧v₄は、次の数２４式のようになる。

ここで、各デバイスの電圧変換係数α，β，γ_C，γ_Rが単位変換係数「１」であるとすると、次の数２５式が成り立つ。

図３(B)における加算デバイスUB6，微分デバイスUB1，乗算デバイスUB2及びUB3，及び他の標準コンポーネントにより構成された演算回路では、出力電圧v_Rは、制御係数が「−１」のリニア電圧制御電圧源E3によって符号を反転してから、加算デバイスUB6の一方の入力端子にフィードバックされており、帰還回路を構成している。演算回路の周波数領域の応答特性を考慮すると、演算回路の入出力電圧伝達関数G（ω）は、次の数２６式で定義される。

この数２６式中、信号の角周波数ωは、信号の周波数fに対して、ω＝2πfである。数２６式を書き直すと、次の数２７式のようになる。

ここで、次の数２８式のように演算回路のオープンループ電圧伝達関数A（ω）を定義し、これを前記数２７式に代入すると、以下の数２９式のようになる。

この数２９式の入出力電圧伝達関数G(ω)から、図３(B)の演算回路は負帰還回路であることが分かる。また、次の数３０式の関係が周波数の全帯域で成り立つ。従って、図３(B)の演算回路は、安定な負帰還回路であると判定でき、この負帰還回路の安定性により数２０式の微分方程式を解くアルゴリズムは収束することが保証される。

コンデンサ自体は、乗算デバイスUB2の出力電圧v₂によってコントロールされる制御係数g＝１［S］のリニア電圧制御電流源Gにより取り替えられる。リニア電圧制御電流源Gの出力電流は数１９式のiと完全に一致し、コンデンサに流れる電流と等しい。図３(B)の回路は、RC回路モデルを採用するときのDCバイアスが印加されているときのコンデンサ（Class2）のスパイスモデルとなる。

加算デバイスUB6は、スパイスシミュレータの標準デバイスではなく、スパイスシミュレータの内部演算子を用いて、任意特性電圧源を構築する手法により定義される。加算デバイスUB6のスパイスファイルの一例を示すと、次のSpiceFile8（モデル名「sum3port」）となる。
SpiceFile8：sum3port.sub
The SpiceFile8 defines a 3-port adder.
.SubCkt sum3port 1 2 3 4 5 6
B 5 6 V=V(1,2)+V(3,4)
.ends sum3port

また、RC等価回路を採用したときのコンデンサ（Class2）のDCバイアススパイスモデルのスパイスファイルは、下記のSpiceFile9で示される。
SpiceFile9：Cap_Class2_DCBias_Model2.sub
SpiceFile9 is the spice model (Model 2) for the DC bias characteristic
of the capacitor (Class2).
The RC series equivalent circuit is used.
.SubCkt Cap_Class2_DCBias_Model2 1 2
L1 10 11 1.6
R1 11 0 1
E1 10 0 1 2 1
XU4 9 0 11 0 EC
XU5 12 0 11 0 ER
XU6 3 0 5 0 4 0 sum3port
E2 3 0 1 2 1
XU3 6 0 12 0 7 0 Kxy
G 2 1 6 0 1
XU2 8 0 9 0 6 0 Kxy
XU1 4 0 8 0 DUDT
E3 5 0 7 0 -1
R2 7 0 100meg
.ends Cap_Class2_DCBias_Model2

以上のように、本実施例によれば、コンデンサの基本等価回路をRC回路モデルとし、キャパシタンスエレメントの他にレジスタンスエレメントもノンリニア電圧制御電圧源で置き換えて回路方程式の演算回路を構築することとしたので、前記実施例と同様に、コンデンサ製品を使用する電子機器の回路設計，特性の検証，故障の解析などを良好に行うことができる。特に、実施例１の理想C回路モデルと比較して、抵抗損失を考慮しており、回路初期特性の予測にコンデンサの損失を考慮することができるという利点がある。

次に、RLC回路モデルの場合について説明する。上述したRC回路モデルにおいて、コンデンサの寄生インダクタンスを更に考慮すると、コンデンサの等価回路は図４(A)に示すRLC直列回路になる。RLC直列回路は、コンデンサの最も基本かつ最も使用される等価回路である。寄生インダクタンスを考慮したため、コンデンサのインピーダンス周波数特性、特に共振周波数特性に対して良好に改善される。図４(A)において、直列接続されたキャパシタンスエレメントCの電圧はv_C，寄生インダクタンスLの電圧はv_L，レジスタンスエレメントRの電圧はv_R，コンデンサに流れる電流はiである。コンデンサの両端における総電圧vは、それらv_C，v_L，v_Rの和と等しく、次の数３１式のようになる。

RLC等価回路の三つの回路素子は、すべてDCバイアス電圧V_dcより変化する。変化特性は、上述した数１５式の多項式で表され、ノンリニア電圧制御電圧源によって表現される。スパイスファイルは、上述したSpiceFile7で示される。図４(A)においては、次の数３２式で示す回路方程式が成り立つ。

これらの数３２式から、次の数３３式が得られる。

この数３３式は、キャパシタンスエレメントCの電圧v_Cに関する二次微分方程式である。そこで、上記の手法と同様に負帰還回路を構築することによって回路方程式を解く。図４(B)には、RLC等価回路モデルに対するスパイスモデルの回路構成が示されている。同図に示すように、二つの微分デバイスUC1，UC4と、三つの乗算デバイスUC2，UC3，UC5と、一つの加算デバイスUC9と、回路素子C，R，Lを代替する三つのノンリニア電圧制御電圧源UC6，UC7，UC8をそれぞれ含んでおり、出力電圧はそれぞれEC，ER，ELである。

演算回路によると、キャパシタンスエレメントCの電圧v_Cは、一つ目の微分デバイスUC1によって微分され、次の数３４式で示す出力電圧v₁が得られる。

出力電圧v₁は、ノンリニア電圧制御電圧源UC6の出力電圧ECとともに、一つ目の乗算デバイスUC2に入力されて乗算が行われる。これにより、乗算デバイスUC2の出力電圧v₂は、次の数３５式のようになる。

この乗算デバイスUC2の出力電圧v₂は、ノンリニア電圧制御電圧源UC7の出力電圧ERとともに、二つ目の乗算デバイスUC3に入力されて乗算が行われる。これにより、乗算デバイスUC3の出力電圧v₃は、次の数３６式のようになる。

乗算デバイスUC2の出力電圧v2は、二つ目の微分デバイスUC4に入力されており、これによって微分される。このため、微分デバイスUC4の出力電圧v₄は、次の数３７式のようになる。

微分デバイスUC4の出力電圧v₄は、ノンリニア電圧制御電圧源UC8の出力電圧ELとともに、三つ目の乗算デバイスUC5に入力されて乗算が行われる。これにより、乗算デバイスUC5の出力電圧v₅は、次の数３８式のようになる。

前記乗算デバイスUC3，UC5の出力電圧v₃，v₅は、それぞれ制御係数が「−１」のリニア電圧制御電圧源E3，E4によって符号が反転され、コンデンサの両端子の総電圧vとともに、加算デバイスUC9に入力されて加算が行われる。このとき、前記総電圧vは、リニア電圧制御電圧源E2を通して、加算デバイスUC9の入力端子に印加される。これにより、加算デバイスUC9の出力電圧v₆は、v₆＝v−v₃−v₅となる。各デバイスの電圧転換係数α，β，γ_C，γ_Lを単位転換係数「１」とすると、v₃＝v_R，v₅＝v_L，v₆＝v_C＝v−v_R−v_Lとなり、上述した数３２式と一致する。

次に、微分デバイスUC1及びUC4，乗算デバイスUC2及びUC3及びUC5，加算デバイスUC9，その他の標準コンポーネントにより構築された演算回路では、二つの出力電圧v_Rとv_Lが得られる。これら二つの出力電圧v_R，v_Lは、それぞれ制御係数が「−１」の二つのリニア電圧制御電圧源E3，E4によって符号が反転された後、加算デバイスUC9の入力側にフィードバックされ、一つの帰還回路を構成する。演算回路の周波数領域の応答特性を考慮すると、二つの入出力電圧伝達関数GR(ω)とGL(ω)は、それぞれ次の数３９式のように定義される。

同時に、二つのオープンループ電圧伝達関数AR(ω)とAL(ω)は、それぞれ次の数４０式のように定義される。

以上の数式から、次の数４１式のような関係式が得られる。

この数４１式からすると、二つの出力電圧v_R，v_Lの演算回路の入力側へのフィードバックはすべて負帰還であり、その上、次の数４２式が、全周波数の帯域で成り立つ。

従って、図４(B)の演算回路は、安定な負帰還回路であると判定でき、回路方程式を解くアルゴリズムが収束することが保証される。最後に、コンデンサ自体は電圧v₂によってコントロールされ、制御係数g＝１［S］のリニア電圧制御電流源Gに置き換えられる。これにより、DCバイアスが印加されるコンデンサ（Class2）のRLC等価回路を採用する際のスパイスモデルが構築される。

なお、４端子の加算デバイスUC9（モデル名はsum4port）は、スパイスシミュレータの非標準デバイスであり、下記のスパイスファイルSpiceFile10により定義される。
SpiceFile10：sum4port.sub
The SpiceFile10 defines a 4-port adder with 3 input ports and 1 output port.
.SubCkt sum4port 1 2 3 4 5 6 7 8
B 7 8 V=V(1,2)+V(3,4)+V(5,6)
.ends sum4port

そして、RLC等価回路を採用する場合におけるDCバイアスが印加されたコンデンサ（Class2）のスパイスモデルは、下記のスパイスファイルSpiceFile11で示される。
SpiceFile11：Cap_Class2_DCBias_Model3.sub
SpiceFile11 is the spice model (Model 3) for the DC bias characteristic
of the capacitor (Class2).
The RLC series equivalent circuit is used.
.SubCkt Cap_Class2_DCBias_Model3 1 2
L1 15 12 1.6
R1 12 0 1
E1 15 0 1 2 1
XU6 16 0 12 0 EC
XU7 14 0 12 0 ER
E2 3 0 1 2 1
XU3 7 0 14 0 13 0 Kxy
G 2 1 7 0 1
XU2 10 0 16 0 7 0 Kxy
XU9 3 0 5 0 6 0 4 0 sum4port
XU5 9 0 11 0 8 0 Kxy
XU8 11 0 12 0 EL
R3 8 0 100meg
E4 6 0 8 0 -1
XU1 4 0 10 0 DUDT
XU4 7 0 9 0 DUDT
E3 5 0 13 0 -1
R2 13 0 100meg
.ends Cap_Class2_DCBias_Model3

以上のように、本実施例によれば、コンデンサの基本等価回路をRLC回路モデルとし、キャパシタンスエレメントの他にレジスタンスエレメント及びインダクタンスエレメントもノンリニア電圧制御電圧源で置き換えて回路方程式の演算回路を構築することとしたので、前記実施例と同様に、コンデンサ製品を使用する電子機器の回路設計，特性の検証，故障の解析などを良好に行うことができる。特に、実施例１や実施例２と比較して、コンデンサの周波数特性、特に共振周波数特性をよく表すことができるという利点がある。

次に、MLCCに適用する高精度広帯域等価回路モデルの場合について説明する。携帯電話などの電子機器はますます小型化に進化しつつあり、MLCCは小型化に有効な電子部品の一つである。MLCCのインピーダンス周波数特性は非常に複雑であるが、電子機器の精密設計を行うための時間を大幅に短縮するために、MLCCに対する高精度のスパイスモデルが要望されるに至っている。

このMLCCのスパイスモデルとしては、特願2010-136335として本件発明者が提案したものがある。これは、RLC等価回路を基本とし、MLCCの内部電磁特性に基づいて開発した広帯域高精度のスパイスモデルであり、図５(A)にその回路構成を示す。この等価回路は、積層チップコンデンサの複数の内部電極の厚みを考慮したものである。図５(B)に示すように、積層チップコンデンサ１０では、複数の内部電極２０が積層されており、交互に引き出しが行なわれている。より的確な等価回路を得るためには、複数の内部電極２０の上面２２及び下面２４における電磁効果のほか、複数の内部電極の一方の側面２６及び他方の側面２８と、オープン端面３０の電磁効果も考慮しなければならない。

図５(A)の等価回路は、そのような点を考慮したもので、C0はスタティックキャパシタンスであり、Cm，C1，C2，C3，RC1，RC2，RC3は、MLCC内部電極の金属表面と接する誘電体に電磁場の異常分布に関する電磁効果を示すキャパシタンスないしレジスタンスである。具体的には、キャパシタンスC1とレジスタンスRc1による第１並列回路は、複数の内部電極２０のそれぞれ上面２２及び下面２４の電磁効果を考慮したものである。キャパシタンスC2とレジスタンスRc2による第２並列回路は、複数の内部電極２０のそれぞれ一方の側面２６および他方の側面２８の電磁効果を考慮したものである。キャパシタンスC3とレジスタンスRc3による第３並列回路は、複数の内部電極３０のそれぞれオープン端面３０の電磁効果を考慮したものである。

Rp1とRp2は誘電体の損失を表わすレジスタンスであり、Cpは誘電体の寄生キャパシタンスである。Lm，L1，L2，L3，RL1，RL2，RL3は、MLCC内部電極の金属表面の表皮効果と電磁近接効果を表わすインダクタンスないしレジスタンスである。すなわち、複数の内部電極２０のそれぞれ上面２２及び下面２４、一方の側面２６，他方の側面２８，オープン端面３０における表皮効果と電磁近接効果を考慮すると、インダクタンスL1とレジスタンスRL1を直列接続した第３直列回路に、インダクタンスL2とレジスタンスRL2を直列接続した第４直列回路と、インダクタンスL3とレジスタンスRL3を直列接続した第５直列回路を、並列に追加接続した構成となる。なお、LsはMLCCの外部電極の寄生インダクタンスであり、Rsは電極のDC抵抗である。

以上のように、図４(A)に示したRLC直列基本等価回路にける周波数に依存するインダクタンスエレメントLとキャパシタンスエレメントCは、MLCC内部電極の金属表皮効果と電磁近接効果又は内部電極の金属表面に接する誘電体内部の電磁場の異常分布に関する電磁効果を考慮した、Ls，Lm，L1，RL1，L2，RL2，L3，RL3により構成されたラダー回路と、C0，Cm，C1，RC1，C2，RC2，C3，RC3により構成されたラダー回路にそれぞれ取り替えられ、広帯域高精度のスパイスモデルが得られる。

図５(A)中、v_C0，v_Cm，v_C1，v_C2，v_C3，v_Rp1，v_Rp2，v_Ls，v_Lm，v_Rsは、それぞれキャパシタンスエレメントC0，Cm，C1，C2，C3，レジスタンスエレメントRp1，Rp2，インダクタンスエレメントLs，Lm，及びレジスタンスエレメントRsの電圧を表す。i_C0，i_Cm，i_Rp1，i_Lm，i_L1，i_L2，i_L3は、それぞれキャパシタンスエレメントC0，Cm，レジスタンスエレメントRp1，インダクタンスエレメントLm，L1，L2，L3に流れる電流である。iは、MLCCに流れる総電流である。図５(A)における各種回路素子の値は、すべてDCバイアス電圧により変化する。DCバイアス電圧による各回路素子の変化特性は実測により獲得でき、多項式によって表現することができる。

図５の回路から、次の数４３式の回路方程式が成り立つ。

以上の数４３式で表される回路方程式は、連立方程式でとても複雑であるが、演算回路を構築することで解くことができる。安定な負帰還回路を構築するために、前記方程式を書き直すとともに、便宜上５つの連立方程式の組に分ける。まず、前記数４３式(1)〜(5)を書き直して数４４式に示す連立方程式とする。

次に、前記数４３式(6)〜(8)を書き直して、数４５式に示す連立方程式とする。

次に、前記数４３式(5)，(8)〜(10)を書き直して、数４６式に示す連立方程式とする。

次に、前記数４３式(11)〜(15)を書き直して、数４７式に示す連立方程式とする。

次に、前記数４３式(15)〜(18)を書き直して、数４８式に示す連立方程式とする。

ところで、以上のような連立方程式の組のうち、数４６式〜数４８式には、電圧の他に電流も存在している。しかし、本実施例では、回路方程式を解くために構築する演算回路に使用するデバイスの入出力は、すべて電圧として表現される。そこで、数４６式〜数４８式の連立方程式において、電流を含んでいる方程式に対して方程式の両側に同時に単位抵抗Runit＝１［Ω］を掛けるとともに、電流記号の前に「v_」を付けて電圧符号とすることにより、相応の電圧標記とする。これにより、数４６式〜数４８式は、以下の数４９式〜数５１式に変更される。これらの連立方程式数４９式〜数５１式と前記数４６式〜数４８式は完全に一致している。

以上の数４４式，数４５式，数４９式，数５０式，数５１式の５つの連立方程式を解くための演算回路を構築する。以下、説明の便宜上、演算回路を、前記５つの連立方程式に相応する６つの部分に分けて説明する。また、説明の便宜上、各微分デバイス、乗算デバイス，除算デバイスの電圧転換係数はすべて単位係数「１」とし、回路素子を電圧源に転換するために使用するノンリニア電圧制御電圧源の電圧転換係数もすべて単位係数「１」とする。

（１）まず、数４４式の連立方程式に対応して構築した図６の演算回路について説明する。キャパシタンスエレメントCmの電圧v_Cmは、微分デバイスUD1によって微分され、その出力電圧は、キャパシタンスエレメントCmを代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ECmとともに乗算デバイスUD2の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD2の出力電圧v_i_Cmは、次の数５２式のようになる。

次に、キャパシタンスエレメントC1の電圧v_C1は、微分デバイスUD3によって微分され、その出力電圧は、キャパシタンスエレメントC1を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧EC1とともに乗算デバイスUD4の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD4の乗算出力電圧v_i_C1は、次の数５３式のようになる。

このv_ic1は、制御係数が「−１」のリニア電圧制御電圧源E3によって符号が反転された後、前記乗算デバイスUD2の出力電圧v_i_Cmとともに、加算デバイスUD6の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD6の加算出力電圧v_i1は、次の数５４式のようになる。

このv_i1は、レジスタンスエレメントRC1を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERC1とともに乗算デバイスUD5の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD5の出力電圧v_C1は、次の数５５式のようになる。乗算デバイスUD5の出力電圧v_C1が微分デバイスUD3の微分入力電圧となっており、乗算デバイスUD5の出力側が微分デバイスUD3の微分入力側と接続されていることで、一つのループ回路を構成している。

次に、キャパシタンスエレメントC2の電圧v_C2は、微分デバイスUD7によって微分され、その出力電圧は、キャパシタンスエレメントC2を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧EC2とともに、乗算デバイスUD8の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD8の出力電圧v_i_C2は、次の数５６式のようになる。

このv_i_C2は、制御係数が「−１」のリニア電圧制御電圧源E4によって符号が反転され、前記乗算デバイスUD2の出力電圧v_i_Cmとともに、加算デバイスUD10の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD10の出力電圧v_i2は、次の数５７式のようになる。

このv_i2は、レジスタンスエレメントRC2を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERC2とともに、乗算デバイスUD9の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD9の出力電圧v_C2は、次の数５８式のようになる。乗算デバイスUD9の出力電圧v_C2が微分デバイスUD7の微分入力電圧となっており、乗算デバイスUD9の出力側が微分デバイスUD7の微分入力側と接続されていることで、一つのループ回路を構成している。

次に、キャパシタンスエレメントC3の電圧v_C3は、微分デバイスUD11によって微分され、その出力電圧は、キャパシタンスエレメントC3を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧EC3とともに、乗算デバイスUD12の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD12の出力電圧v_i_C3は、次の数５９式のようになる。

このv_i_C3は、制御係数が「−１」のリニア電圧制御電圧源E5によって符号が反転され、前記乗算デバイスUD2の出力電圧v_i_Cmとともに、加算デバイスUD14の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD14の出力電圧v_i₃は、次の数６０式のようになる。

このv_i₃は、レジスタンスエレメントRC3を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERC3とともに、乗算デバイスUD13の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD13の出力電圧v_C3は、次の数６１式のようになる。乗算デバイスUD13の出力電圧v_C3が微分デバイスUD11の入力電圧となっており、乗算デバイスUD13の出力側が微分デバイスUD11の微分入力側と接続されていることで、一つのループ回路を構成している。

以上のようにして得られたキャパシタンスエレメントC1，C2，C3の電圧v_C1，v_C2，v_C3は、制御係数が「−１」のリニア電圧制御電圧源E6，E7，E8によってそれぞれ符号が反転され、キャパシタンスエレメントC0の電圧v_C0とともに、加算デバイスUD15の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD15の出力電圧v_CmはキャパシタンスエレメントCmの電圧となり、帰還回路が構成されるようになる。この帰還回路の応答特性を考慮すると、入力電圧v_C0に対して三つの出力電圧v_C1，v_C2，v_C3の出力電圧伝達関数は、それぞれ次の数６２式のように定義される。

同時に、三つのオープンループ電圧伝達関数は、それぞれ下記の数６３式のように定義される。

これら数６２式及び数６３式から、次の数６４式が得られる。

以上の数６４式によると、三つの電圧v_C1，v_C2，v_C3を加算デバイスUD15の加算入力側にフィードバックして構築した帰還回路は、すべて負帰還回路となる。更に、次の数６５式の関係が、全周波数帯域で成り立つ。従って、この帰還回路は、安定な負帰還回路であると判定できる。

（２）次に、数４５式の連立方程式に対応して構築した図７の演算回路について説明する。レジスタンスエレメントRp2の電圧v_Rp2は、微分デバイスUD16によって微分され、その出力電圧は、キャパシタンスエレメントCpを代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ECpとともに乗算デバイスUD17の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD17の出力電圧v_i_Cpは、次の数６６式のようになる。

レジスタンスエレメントRp1の電圧v_Rp1は、レジスタンスエレメントRp1を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERp1とともに、除算デバイスUD18の除数入力側，被除数入力側にそれぞれ供給されて除算が行われる。これにより、除算デバイスUD18の出力電圧v_i_Rp1は、次の数６７式のようになる。

上述した乗算デバイスUD17の乗算出力電圧v_i_Cpは、制御係数が「−１」のリニア電圧制御電圧源E9によって符号が反転され、前記除算デバイスUD18の除算出力電圧v_i_Rp1とともに、加算デバイスUD19の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD19の出力電圧v_i_Rp2は、次の数６８式のようになる。

このv_i_Rp2は、レジスタンスエレメントRp2を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERp2とともに、乗算デバイスUD20の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD20の出力電圧v_Rp2は、次の数６９式のようになる。乗算デバイスUD20の出力電圧v_Rp2が微分デバイスUD16の微分入力電圧となっており、乗算デバイスUD20の出力側が微分デバイスUD16の微分入力側と接続されていることで、一つのループ回路を構成している。

このv_Rp2は、制御係数が「−１」のリニア電圧制御電圧源E10によって符号が反転され、キャパシタンスエレメントC0の電圧v_C0とともに、加算デバイスUD21の加算入力側に供給されて加算が行われる。加算デバイスUD21の出力電圧はv_Rp1であり、これによって一つの帰還回路が構成される。上述した場合と同様に、帰還回路の周波数領域の応答特性を考慮すると、入出力電圧伝達関数GRp2(ω)とオープンループ電圧伝達関数ARp2(ω)は、それぞれ次の数７０式のように定義される。この数７０式から、出力電圧v_Rp2のフィードバックにより構築された帰還回路は負帰還回路となる。

また、次の数７１式が全周波数帯域で成り立つ。従って、この帰還回路は安定な負帰還回路であると判定できる。

（３）次に、数４９式の連立方程式に対応して構築した図８の演算回路について説明する。キャパシタンスエレメントC0の電圧v_C0は、微分デバイスUD22によって微分され、その出力電圧は、キャパシタンスエレメントC0を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧EC0とともに、乗算デバイスUD23の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD23の出力電圧v_i_C0は、次の数７２式のようになる。

このv_i_C0は、図６の乗算デバイスUD2の出力電圧v_i_Cmと、図７の除算デバイスUD18の出力電圧v_i_Rp1とともに、加算デバイスUD24の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD24の出力電圧v_iは、次の数７３式のようになる。この出力電圧v_iは、MLCCに流れる電流と単位抵抗Runitとの積に等しい。

（４）次に、数５０式の連立方程式に対応して構築した図９の演算回路について説明する。インダクタンスエレメントLmの電圧v_i_Lmは、微分デバイスUD25によって微分され、出力電圧は、インダクタンスエレメントLmを代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ELmとともに、乗算デバイスUD26の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD26の出力電圧v_Lmは、次の数７４式のようになる。

次に、インダクタンスエレメントL1の電圧v_i_L1は、微分デバイスUD27によって微分され、出力電圧は、インダクタンスエレメントL1を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧EL1とともに、乗算デバイスUD28の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD28の出力電圧v_L1は、次の数７５式のようになる。

このv_L1は、制御係数が「−１」のリニア電圧制御電圧源E11によって極性が反転され、前記乗算デバイスUD26の出力電圧v_Lmとともに、加算デバイスUD30の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD30の出力電圧v₁は、次の数７６式のようになる。

この電圧v₁は、レジスタンスエレメントRL1を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERL1とともに、除算デバイスUD29の除数入力側，被除数入力側にそれぞれ供給されて除算が行われる。これにより、除算デバイスUD29の出力電圧v_i_L1は、次の数７７式のようになる。除算デバイスUD29の除算出力電圧v_i_L1が微分デバイスUD27の微分入力電圧となっており、除算デバイスUD29の除算出力側が微分デバイスUD27の微分入力側と接続されていることで、一つのループ回路を構成している。

インダクタンスエレメントL2の電圧v_i_L2は、微分デバイスUD31によって微分され、出力電圧は、インダクタンスエレメントL2を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧EL2とともに、乗算デバイスUD32の乗算入力側に供給されて乗算が行われる。これにより、乗算デバイスUD32の出力電圧v_L2は、次の数７８式のようになる。

このv_L2は、制御係数が「−１」のリニア電圧制御電圧源E12によって符号が反転され、前記乗算デバイスUD26の出力電圧v_Lmとともに、加算デバイスUD34の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD34の出力電圧v₂は、次の数７９式のようになる。

このv₂は、レジスタンスエレメントRL2を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERL2とともに、除算デバイスUD33の除数入力側及び被除数入力側にそれぞれ供給されて除算が行われる。これにより、除算デバイスUD33の出力電圧v_i_L2は、次の数８０式のようになる。除算デバイスUD33の除算出力電圧v_i_L2が微分デバイスUD31の微分入力電圧となっており、除算デバイスUD33の除算出力側が微分デバイスUD31の微分入力側と接続されていることで、一つのループ回路を構成している。

インダクタンスエレメントL3の電圧v_i_L3は、微分デバイスUD35によって微分され、微分出力電圧は、インダクタンスエレメントL3を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧EL3とともに、乗算デバイスUD36の乗算入力側に供給される。これにより、乗算デバイスUD36の乗算出力電圧v_L3は、次の数８１式のようになる。

このv_L3は、制御係数が「−１」のリニア電圧制御電圧源E13によって符号が反転され、前記乗算デバイスUD26の出力電圧v_Lmとともに、加算デバイスUD38の加算入力側に供給されて加算が行われる。これにより、加算デバイスUD38の出力電圧v₃は、次の数８２式のようになる。

このv₃は、レジスタンスエレメントRL3を代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERL3とともに、除算デバイスUD37の除数入力側及び被除数入力側にそれぞれ供給されて除算が行われる。これにより、除算デバイスUD37の出力電圧v_i_L3は、次の数８３式のようになる。除算デバイスUD37の出力電圧v_i_L3が微分デバイスUD35の微分入力電圧となっており、除算デバイスUD37の除算出力側が微分デバイスUD35の微分入力側と接続されていることで、一つのループ回路を構成している。

以上の各電圧v_i_L1，v_i_L2，v_i_L3は、それぞれ制御係数が「−１」のリニア電圧制御電圧源E14，E15，E16によって符号が反転され、図８の加算デバイスUD24の加算出力電圧v_iとともに、加算デバイスUD39にそれぞれ入力されて加算が行われる。これによる加算デバイスUD39の出力電圧は、インダクタンスエレメントLmの電圧v_i_Lmであり、これによって帰還回路が構築される。帰還回路の入力電圧v_iに対して、三つの出力電圧v_i_L1，v_i_L2，v_i_L3がある。演算回路の周波数領域の応答特性を考慮すると、三つの入出力電圧伝達関数は、それぞれ下記の数８４式のようにそれぞれ定義される。

同時に、三つのオープンループ電圧伝達関数も、下記の数８５式のようにそれぞれ定義される。

これら数８４式及び数８５式から、次の数８６式が得られる。

以上の数８６式によると、三つの電圧v_i_L1，v_i_L2，v_i_L3を加算デバイスUD39の加算入力側にフィードバックして構築した帰還回路は、すべて負帰還回路となる。更に、次の数８７式の関係が、全周波数帯域で成り立つ。従って、この帰還回路は、安定な負帰還回路であると判定できる。

（５）次に、数５１式の連立方程式に対応して構築した図１０の演算回路について説明する。図８に示した加算デバイスUD24の加算出力電圧v_iは、微分デバイスUD41によって微分され、その微分出力電圧は、インダクタンスエレメントLsを代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ELsとともに、乗算デバイスUD42の乗算入力側にそれぞれ入力されて乗算が行われる。これにより、乗算デバイスUD42の出力電圧v_Lsは、次の数８８式のようになる。

前記図８の加算デバイスUD24の加算出力電圧v_iは、レジスタンスエレメントRsを代替するノンリニア電圧制御電圧源（図示せず）の出力電圧ERsともに、乗算デバイスUD40の乗算入力側に入力されて乗算が行われる。これにより、乗算デバイスUD40の出力電圧v_Rsは、次の数８９式に示すようになる。

この乗算デバイスUD40の出力電圧v_Rsと、乗算デバイスUD42の出力電圧v_Lsと、前記図９の乗算デバイスUD26の出力電圧v_Lmは、制御係数が「−１」のリニア電圧制御電圧源E18，E19，E17によってそれぞれ符号が反転された後、MLCCに印加された総電圧vとともに、加算デバイスUD43の加算入力側にそれぞれ供給されて加算が行われる。このとき、前記総電圧vは、リニア電圧制御電圧源E2を通して、加算デバイスUD43の入力端子に印加される。加算デバイスUD43の出力電圧vC0は、図６に示した加算デバイスUD15の加算入力側の一つ，図７に示した加算デバイスUD21の加算入力側の一つ，図８に示した微分デバイスUD22の入力側にそれぞれ接続されており、全体として一つの完全な演算回路が構築される。

この演算回路の周波数領域での応答特性を考慮し、次の数９０式のように三つの入出力電圧伝達関数を定義する。

同時に、三つのオープンループ電圧伝達関数を、次の数９１式のように定義する。

これら数９０式及び数９１式から、次の数９２式が得られる。

これらの式から、加算デバイスUD43を中心として構築された帰還回路は負帰還回路であることが分かる。また、次の数９３式の関係が全周波数帯域で成り立つことが証明でき、前記帰還回路は安定な負帰還回路であると判定できる。

（６）次に、スパイスモデルの入出力部を示す図１１の演算回路について説明する。MLCCの両端に印加された総電圧v＝v_ac＋V_dcは、制御係数が「１」のリニア電圧制御電圧源E2を介して、前記図１０の加算デバイスUD43の一つの入力側に印加されている。図５に示したMLCCの広帯域高精度等価回路モデルにおけるすべての２０個の回路素子は、いずれもDCバイアス電圧V_dcによって変化し、それぞれ図１１に示すノンリニア電圧制御電圧源UD44〜UD63に変換される。ノンリニア電圧制御電圧源UD44〜UD63がDCバイアス電圧V_dcによって変化する特性は実測から獲得することができ、上述した数１５式で示す多項式で表現することができる。

MLCCの両端に印加された総電圧vは、制御係数が「１」のリニア電圧制御電圧源E1及びエレメントL1，R1によって構成されたローパスフィルタに入力してフィルタリングすることで、ＤＣバイアス電圧を獲得できる。MLCC自体は、制御係数が１［S］のリニア電圧制御電流源Gによって置き換えられ、そのコントロール電圧は、図８にある加算デバイスUD24の加算出力電圧v_iである。

以上のような図６〜図１１を全体として示すと、図１２のようになり、これが、DCバイアスを印加した場合のMLCCの広帯域高精度スパイスモデルとなる。図1２のスパイスモデルでは、スパイスシミュレータの標準デバイスと定義された微分デバイス，乗算デバイス，３端子や４端子の加算デバイスなどの他、除算デバイスと５端子の加算デバイスも使用する。これらの除算デバイスと５端子の加算デバイスは、スパイスシミュレータの内部演算子を用いて、任意特性電源を構築する手法により定義することができる。

除算デバイスのスパイスファイルは、以下のSpiceFile12で示すようになる。除算デバイスの電圧変換係数は、単位変換係数として省略されている。
SpiceFile12：Zxy.sub
The SpiceFile12 defines a divider (in1 divided by in2).
.SubCkt Zxy 1 2 3 4 5 6
B 5 6 V=V(1,2)/V(3,4)
.ends Zxy

５端子の加算デバイスのスパイスファイルは、以下のSpiceFile13で示すようになる。
SpiceFile13：sum5port.sub
The SpiceFile13 defines a 5-port adder with 4 input and 1 output.
.SubCkt sum5port 1 2 3 4 5 6 7 8 9 10
B 9 10 V=V(1,2)+V(3,4)+V(5,6)+V(7,8)
.ends sum5port

そして、MLCCのDCバイアスを印加したときの広帯域高精度のスパイスモデルは、次のスパイスファイルSpiceFile14により示される。
SpiceFile14：MLCC_Class2_DCBias_Model4.sub
SpiceFile14 is the spice model (Model 4) for the DC bias characteristic
of the MLCC (Class2).
The broad-band high-precision equivalent circuit of the MLCC is used.
.SubCkt MLCC_Class2_DCBias_Model4 1 2
L1 46 47 1.6
R1 47 0 1
E1 46 0 1 2 1
E2 17 0 1 2 1
G 2 1 8 0 1
XU1 20 0 21 0 DUDT
XU2 21 0 25 0 16 0 Kxy
XU3 37 0 38 0 DUDT
XU4 38 0 40 0 29 0 Kxy
R2 29 0 100meg
E3 26 0 29 0 -1
XU6 16 0 26 0 23 0 sum3port
XU5 23 0 41 0 37 0 Kxy
XU7 52 0 53 0 DUDT
XU8 53 0 56 0 50 0 Kxy
R3 50 0 100meg
E4 49 0 50 0 -1
XU10 16 0 49 0 48 0 sum3port
XU9 48 0 57 0 52 0 Kxy
XU11 66 0 67 0 DUDT
XU12 67 0 70 0 64 0 Kxy
R4 64 0 100meg
E5 63 0 64 0 -1
XU14 16 0 63 0 62 0 sum3port
XU13 62 0 71 0 66 0 Kxy
E6 24 0 37 0 -1
E7 22 0 52 0 -1
E8 18 0 66 0 -1
XU15 27 0 18 0 22 0 24 0 20 0 sum5port
XU16 79 0 80 0 DUDT
XU17 80 0 81 0 77 0 Kxy
R5 77 0 100meg
E9 76 0 77 0 -1
XU18 82 0 84 0 12 0 Zxy
XU19 76 0 12 0 83 0 sum3port
XU20 83 0 85 0 79 0 Kxy
E10 78 0 79 0 -1
XU21 78 0 27 82 0 sum3port
XU22 27 13 0 DUDT
XU23 13 0 15 0 14 0 Kxy
XU24 12 0 14 0 16 0 8 0 sum4port
XU25 30 0 31 0 DUDT
XU26 31 0 35 0 19 0 Kxy
XU27 42 0 43 0 DUDT
XU28 43 0 44 0 39 0 Kxy
R6 39 0 100meg
E11 36 0 39 0 -1
XU30 19 0 36 0 33 0 sum3port
XU29 33 0 45 0 42 0 Zxy
XU31 58 0 59 0 DUDT
XU32 59 0 60 0 55 0 Kxy
R7 55 0 100meg
E12 54 0 55 0 -1
XU34 19 0 54 0 51 0 sum3port
XU33 51 0 61 0 58 0 Zxy
XU35 72 0 73 0 DUDT
XU36 73 0 74 0 69 0 Kxy
R8 69 0 100meg
E13 68 0 69 0 -1
XU38 19 0 68 0 65 0 sum3port
XU37 65 0 75 0 72 0 Zxy
E14 34 0 42 0 -1
E15 32 0 58 0 -1
E16 28 0 72 0 -1
XU39 8 0 28 0 32 0 34 0 30 0 sum5port
XU40 10 0 8 0 11 0 Kxy
XU41 8 0 9 0 DUDT
XU42 7 0 9 0 5 0 Kxy
R9 11 0 100meg
R10 5 0 100meg
E17 6 0 19 0 -1
E18 4 0 11 0 -1
E19 3 0 5 0 -1
XU43 17 0 3 0 4 0 6 0 27 0 sum5port
XU44 15 0 47 0 EC0
XU45 25 0 47 0 ECm
XU46 40 0 47 0 EC1
XU47 41 0 47 0 ERC1
XU48 56 0 47 0 EC2
XU49 57 0 47 0 ERC2
XU50 70 0 47 0 EC3
XU51 71 0 47 0 ERC3
XU52 81 0 47 0 ECp
XU53 84 0 47 0 ERp1
XU54 85 0 47 0 ERp2
XU55 7 0 47 0 ELs
XU56 10 0 47 0 ERs
XU57 35 0 47 0 ELm
XU58 44 0 47 0 EL1
XU59 45 0 47 0 ERL1
XU60 60 0 47 0 EL2
XU61 61 0 47 0 ERL2
XU62 74 0 47 0 EL3
XU63 75 0 47 0 ERL3
.ends MLCC_Class2_DCBias_Model4

以上のように、本実施例によれば、コンデンサの基本等価回路をMLCCに適用する高精度広帯域等価回路モデルとし、等価回路中に含まれている多数の回路素子をノンリニア電圧制御電圧源で置き換えて回路方程式の演算回路を構築することとしたので、前記実施例と同様に、コンデンサ製品を使用する電子機器の回路設計等を精度よく良好に行うことができる。特に、実施例１〜３と比較して、MLCCを使用する場合に高精度で広帯域のシミュレーションを行う場合に好適であり、MLCCを含む電子回路の精密分析と設計を行うことができるという利点がある。

次に、上述したDCバイアスを印加したコンデンサ（Class2）のスパイスモデルの有効性を検証するため、いくつかの実際のMLCC製品を用いて、周波数特性の実測値とスパイスモデルによるシミュレーション値を比較する。使用した製品の詳細を示すと、太陽誘電株式会社製MLCCの型番「EMK325BJ106KN」，寸法「3.2mm×2.5mm×1.9mm」，公称容量値「10μF」，定額電圧「16V」である。

上述したモデル１（理想C回路モデル），モデル２（RC回路モデル），モデル３（RLC回路モデル），モデル４（広帯域高精度等価回路モデル）の４種類の等価回路に対して、DCバイアスが印加されたMLCCの４つのスパイスモデルを求めた。これらの４つのスパイスモデルは、すべてLinear Technology社により開発されたフリーのスパイスシミュレータ「LTspiceIV」を用いてシミュレーションを行い、そして、相応の実測データと比較した。

モデル１とモデル２に対しては、使用した等価回路は特定の周波数の下でのキャパシタンスとレジスタンスであるため、回路素子の実測値と比較する。モデル３に対しては、基本等価回路のレジスタンスに大きい誤差が存在しているため、回路のリアクタンスと比較する。モデル４に対して、完全なインピーダンス周波数特性と比較する。等価回路の各回路素子におけるDCバイアスによる変化特性は実測により獲得し、多項式により表現する方式でノンリニア電圧制御電圧源を定義する。実測値から、２次から６次までの多項式を使用することで、十分な精度を保つことが確認できた。

製品「EMK325BJ106KN」に対して、モデル１に使用したノンリニア電圧制御電圧源ECは、スパイスファイルで示すと下記のとおりになる。
.SubCkt EC 1 2 3 4
EC 1 2 POLY(1) (3, 4) 8927120.88238886p 382514.259986237p -225322.735472218p 21542.7549230753p -736.409163323515p -1.18742103261127p 0.40395586448083p
.ends EC

モデル２に使用されたノンリニア電圧制御電圧源ECは、スパイスファイルで示すと下記のとおりになる。
.SubCkt EC 1 2 3 4
EC 1 2 POLY(1) (3, 4) 8927120.88238886p 382514.259986237p -225322.735472218p 21542.7549230753p -736.409163323515p -1.18742103261127p 0.40395586448083p
.ends EC

同様に、ノンリニア電圧制御電圧源ERは、スパイスファイルで示すと下記のとおりになる。
.SubCkt ER 1 2 3 4
ER 1 2 POLY(1) (3, 4) 0.360237719124427 0.101906789571558 -0.044158653097611 0.00912641081683319 -0.000921952926912439 0.0000451007149870897 -0.00000085675738113744
.ends ER

モデル３に使用されたノンリニア電圧制御電圧源ECは、スパイスファイルで示すと下記のとおりになる。
.SubCkt EC 1 2 3 4
EC 1 2 POLY(1) (3, 4) 9056047.13939988p 334088.667673313p -215121.563181128p 22086.4846833138p -1047.09596462271p 26.2783139888256p -0.34562426098894p
.ends EC

同様に、ノンリニア電圧制御電圧源ERは、スパイスファイルで示すと下記のとおりになる。
.SubCkt ER 1 2 3 4
ER 1 2 POLY(1) (3, 4) 0.00357597258904067000 0.00003721224204751940
.ends ER

同様に、ノンリニア電圧制御電圧源ELは、スパイスファイルで示すと下記のとおりになる。
.SubCkt EL 1 2 3 4
EL 1 2 POLY(1) (3, 4) 0.67467178480500500000n -0.00162292789360198000n
.ends EL

モデル４には２０個の回路素子があり、相応する２０個のノンリニア電圧制御電圧源を使用する。これらのうち、ノンリニア電圧制御電圧源EC0は、スパイスファイルで示すと下記のとおりになる。
.SubCkt EC0 1 2 3 4
EC0 1 2 POLY(1) (3, 4) 8165299.39587045p 275883.162199974p -176661.945039749p 16194.2109529972p -542.025273710489p 2.50482920929789p 0.114220673800446p
.ends EC0

同様に、ノンリニア電圧制御電圧源ECmは、スパイスファイルで示すと下記のとおりになる。
.SubCkt ECm 1 2 3 4
ECm 1 2 POLY(1) (3, 4) 369618.80156292p 216093.170589983p -75133.2749268115p 8774.79415374994p -432.946851912885p 6.8744542277418p 0.0433422674586836p
.ends ECm

同様に、ノンリニア電圧制御電圧源EC1は、スパイスファイルで示すと下記のとおりになる。
.SubCkt EC1 1 2 3 4
EC1 1 2 POLY(1) (3, 4) 3648316.45383278p -2343848.80317318p 737372.862508774p -118250.454291895p 9944.69085988216p -417.563782579848p 6.89866614836319p
.ends EC1

同様に、ノンリニア電圧制御電圧源ERC1は、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERC1 1 2 3 4
ERC1 1 2 POLY(1) (3, 4) 74.0964280944317 10.3031059226486 25.7379140744451 -8.58404351776699 1.02247425520181 -0.048038224634638 0.000762826830751351
.ends ERC1

同様に、ノンリニア電圧制御電圧源EC2は、スパイスファイルで示すと下記のとおりになる。
.SubCkt EC2 1 2 3 4
EC2 1 2 POLY(1) (3, 4) 710.388955392874p -1249.80880234204p 740.97311829403p -167.813962178537p 18.1001562750316p -0.86277351087665p 0.0141769547985859p
.ends EC2

同様に、ノンリニア電圧制御電圧源ERC2は、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERC2 1 2 3 4
ERC2 1 2 POLY(1) (3, 4) 31.5615288692934 -14.2213828095119 5.78512167801091 -1.06181137102612 0.104226158265192 -0.00500385376125223 0.0000942236602101687
.ends ERC2

同様に、ノンリニア電圧制御電圧源EC3は、スパイスファイルで示すと下記のとおりになる。
.SubCkt EC3 1 2 3 4
EC3 1 2 POLY(1) (3, 4) 275003.769322522p 70368.5448824763p -28561.33993721p 3742.31631691008p -240.7594887726p 7.60638162156101p -0.0930670113266387p
.ends EC3

同様に、ノンリニア電圧制御電圧源ERC3は、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERC3 1 2 3 4
ERC3 1 2 POLY(1) (3, 4) 147.655709981744 -99.8823718714993 42.8717610954772 -8.66896049206844 0.878414700446228 -0.0419077517198048 0.000759505152544193
.ends ERC3

同様に、ノンリニア電圧制御電圧源ELsは、スパイスファイルで示すと下記のとおりになる。
.SubCkt ELs 1 2 3 4
ELs 1 2 POLY(1) (3, 4) 0.0477883733043889n -0.0181058047008662n 0.00655778563009335n -0.000728122260177599n 0.00000434126794468526n 0.00000324351899957942n -0.00000012481381776643n
.ends ELs

同様に、ノンリニア電圧制御電圧源ERsは、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERs 1 2 3 4
ERs 1 2 POLY(1) (3, 4) 0.00355923188769403 0.000060728959685008 -0.00000561783364538826 0.00000024937152853788 -0.00000000166032448901 0.00000000290865433475 -0.00000000017844290021
.ends ERs

同様に、ノンリニア電圧制御電圧源ELmは、スパイスファイルで示すと下記のとおりになる。
.SubCkt ELm 1 2 3 4
ELm 1 2 POLY(1) (3, 4) 0.723258123232199n 0.0198970396520508n -0.0119785856894623n 0.00247424663785978n -0.0002285839802596n 0.00000909218094302666n -0.00000011805119975311n
.ends ELm

同様に、ノンリニア電圧制御電圧源EL1は、スパイスファイルで示すと下記のとおりになる。
.SubCkt EL1 1 2 3 4
EL1 1 2 POLY(1) (3, 4) 4.53205667033262n -0.984921510706954n 0.595071352290688n -0.158605297069357n 0.0200155142021572n -0.00118945122477054n 0.00002664690751513770n
.ends EL1

同様に、ノンリニア電圧制御電圧源ERL1は、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERL1 1 2 3 4
ERL1 1 2 POLY(1) (3, 4) 2.73258278685171 0.481907262314053 -0.25898996099022 0.056806477468399 -0.0047010713511213 0.000147071360224516 -0.00000095306129438422
.ends ERL1

同様に、ノンリニア電圧制御電圧源EL2は、スパイスファイルで示すと下記のとおりになる。
.SubCkt EL2 1 2 3 4
EL2 1 2 POLY(1) (3, 4) 1.54268714283216n 0.124972063913901n -0.0582841255290987n 0.00991176261868532n -0.000764895651897746n 0.0000248792005899112n -0.00000022727901184683n
.ends EL2

同様に、ノンリニア電圧制御電圧源ERL2は、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERL2 1 2 3 4
ERL2 1 2 POLY(1) (3, 4) 0.103716714783374 0.00682852000727507 -0.00220461833751529 0.000296431374728456 -0.00000456605786247621 -0.00000105869900007827 0.00000004238677260918
.ends ERL2

同様に、ノンリニア電圧制御電圧源EL3は、スパイスファイルで示すと下記のとおりになる。
.SubCkt EL3 1 2 3 4
EL3 1 2 POLY(1) (3, 4) 6.14413077435529n 52.7931735582097n -19.8567230608169n 3.41731675889605n -0.30560434616109n 0.0138135945157956n -0.000249583087915006n
.ends EL3

同様に、ノンリニア電圧制御電圧源ERL3は、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERL3 1 2 3 4
ERL3 1 2 POLY(1) (3, 4) 32.7190137783546 7.27675459184683 0.0543032142013544 -0.0536721376302012 -0.0305488886810963 0.004381140217248 -0.00014706400149489
.ends ERL3

同様に、ノンリニア電圧制御電圧源ERp1は、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERp1 1 2 3 4
ERp1 1 2 POLY(1) (3, 4) 3905.32919633761 -4104.01636464893 3781.0985469371 -1020.1136858724 115.832754431758 -5.60769003961468 0.0971356035161079
.ends ERp1

同様に、ノンリニア電圧制御電圧源ECpは、スパイスファイルで示すと下記のとおりになる。
.SubCkt ECp 1 2 3 4
ECp 1 2 POLY(1) (3, 4) 284165.174548119p 189766.079986095p -89944.8571841717p 18018.4963454604p -2077.4096391499p 129.349731182446p -3.17375199662638p
.ends ECp

同様に、ノンリニア電圧制御電圧源ERp2は、スパイスファイルで示すと下記のとおりになる。
.SubCkt ERp2 1 2 3 4
ERp2 1 2 POLY(1) (3, 4) 22502.8299812898 -13660.9637147486 19324.678618595 -5004.10929205268 530.803759130183 -25.2464732352237 0.446178590163981
.ends ERp2

図１３(A)には、モデル１を採用したときの対象製品のDCバイアス特性が示されている。同図の縦軸は周波数１kHzにおけるキャパシタンス値であり、横軸はDCバイアス電圧値である。このグラフに示すように、スパイスモデルから獲得したキャパシタンスのシミュレーション値は実測値と完全に一致していることが分かる。

図１３(B)には、モデル２を採用したときの対象製品のDCバイアス特性が示されている。同図の縦軸は周波数１kHzにおけるキャパシタンス値ないしレジスタンス値であり、横軸はDCバイアス電圧値である。このグラフに示すように、キャパシタンス値は実測値と完全に一致しているが、レジスタンス値は低DCバイアス電圧（0.5Vと1.0V）において一定の誤差が生じている（相対誤差最大5.6%）。測定データから見ると、実測値は、DCバイアス電圧値の0.5Vと1.0Vにおいて大きい偏差が発生していたことが分かった。これは、測定のばらつきであると考えられる。

図１３(C)には、モデル３を採用したときの対象製品のDCバイアス印加時の周波数特性が示されている。同図の縦軸はリアクタンス値であり、横軸は周波数（対数目盛）である。このグラフに示すように、スパイスモデルのリアクタンス周波数特性は、実測値とよく一致していることが分かる。

図１４〜図１６には、モデル４を採用したときの対象製品のDCバイアス印加時の周波数特性が示されている。DCバイアス電圧は、図１４(A)が0V，図１４(B)が4V，図１５(A)が8V，図１５(B)が12V，図１６が16Vとなっている。また、図１４〜図１６の縦軸はレジスタンス値ないしリアクタンス値であり、横軸は周波数（対数目盛）である。これらのグラフによると、回路インピーダンスは、リアクタンスだけではなく、レジスタンスも実測値とよく一致している。

しかし、レジスタンスの実測値は、600kHzから1100kHzの間に、DCバイアス電圧を印加するに従って、大きい測定ノイズが生じた。しかも、DCバイアス電圧が大きくなると、ノイズも大きくなっている。原因としては、恐らく対象製品であるMLCCに圧電効果が存在しているためであると考えられる。MLCCの両端子の間にDCバイアス電圧が印加されると、圧電効果によって対象製品に微小の振動が生じ、これが実測値の測定にノイズとして影響したと考えられる。ノイズが発生する周波数は、誘電体材料と対象製品の長さに関連していると考えられる。

以上のように、実測値とシミュレーション値は、ノイズ等の影響があるとしても、全体としては非常によく一致しており、本発明のスパイスモデルは、良好にコンデンサの特性を反映している。その結果、
(1)電子部品メーカーやその代理商社は、コンデンサ（特にMLCC）製品の本発明にかかるスパイスモデルを、会社のホームページ上で公開する、あるいは、スパイスファイルもしくはプログラミングして市販のスパイスシミュレータに搭載するなどの方法で顧客に提供する。顧客は、そのスパイスモデルを利用して、そのコンデンサ製品を使用する電子機器の精密な回路設計を行うことができる。精密な回路設計を行うことができるようになるので、顧客は、電子部品メーカーやその代理商社から該当するコンデンサ製品を購入するようになる。これにより、電子部品メーカーやその代理商社は、コンデンサ製品の拡販が可能になる。
(2)顧客である電子機器メーカーやその設計会社は、本発明のスパイスモデルを使用することで、電子機器を精密に設計でき、設計時間が大幅に短縮されるようになる。また、コンデンサ製品の検証や、機器故障の解析にも、本発明のスパイスモデルを利用することができる。

次に、図１７を参照しながら、シミュレーション装置の実施例について説明する。本実施例のシミュレーション装置１００は、一般的なコンピュータシステムによって構成されており、ＣＰＵを中心に構成された演算処理部１１０に、キーボードなどの入力部１２２，液晶ディスプレイなどの出力部１２４，プログラムメモリ１３０，データメモリ１４０が接続された構成となっている。プログラムメモリ１３０には、シミュレーションプログラム，例えばSPICEシミュレータ１３２が格納されている。データメモリ１４０には、上述した各種のSPICEファイル１４２が格納されている。同図中、コンデンサSPICEモデルＣＡは図１(B)に示したSPICEモデルのものであり、コンデンサSPICEファイルＣＢは図３(B)に示したSPICEモデルのものであり、コンデンサSPICEモデルＣＣは図４(B)に示したSPICEモデルのものであり、コンデンサSPICEモデルＣＤは図１２に示したSPICEモデルのものである。これらのコンデンサSPICEファイルＣＡ〜ＣＤは、各コンデンサ毎に、具体的には、○○社製のコンデンサ型番「○○○」毎に、それぞれ用意される。

演算処理部１１０は、入力部１２２からの入力指示に基づいて、データメモリ１４０からシミュレーション対象の回路に含まれる電子部品のSPICEファイルを読み出し、SPICEシミュレータ１３２に組み込んで、回路特性などのシミュレーションの演算処理が行われる。このとき、コンデンサについては、上述した実施例１〜実施例４のSPICEモデルのSPICEファイルＣＡ〜ＣＤを使用することで、非常に精度の高いシミュレーション結果を得ることができる。

以上のように、本実施例によれば、次のような効果が得られる。
(1)電子部品メーカーやその代理商社は、自社の各コンデンサについて、そのSPICEファイルを顧客に提供し、もしくは会社のホームページに公開し、自社製品を採用する顧客に対して回路設計上の便宜を図ることができる。
(2)電子部品メーカーやその代理商社は、自社の各コンデンサのSPICEモデルをSPICEファイルもしくはプログラミングし、市販のSPICEシミュレータに搭載して、もしくは、顧客がダウンロードできるように会社のホームページに公開することで、自社製品の販路の拡大を図ることができる。
(3)電子機器メーカーや電子回路の設計会社は、前記公開されたSPICEモデルないしSPICEファイルを使用することで、電子製品を精度よく設計でき、設計時間が大幅に短縮できる。また、コンデンサの採用の検証，機器故障の解析なども行うことができる。

なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した理想C回路モデルやRC回路モデルなどの等価回路，フィルタ回路などは一例であり、同様の作用を奏する各種の回路構成が可能である。
(2)前記実施例で採用された基本等価回路において立てられた回路方程式もしくは連立方程式は一例であり、回路方程式または連立方程式を変更することが可能である。
(3)前記実施例で示した演算回路を構成する演算デバイスの定義手法は一例であり、他の定義手法も可能である。
(4)前記実施例は、本発明をSPICEシミュレータに適用した場合を説明したが、各種の回路シミュレータに適用することを妨げるものではない。この場合に、Fortran，Cなどの様々なコンピュータプログラム言語によりプログラミングして、各種の回路シミュレータに組み込むようにしてよい。
(5)前記実施例では、DCバイアスを印加したコンデンサのスパイスモデルの構築について説明したが、この構築手法は、温度によるコンデンサの容量変化ないしインピーダンス特性の変化がある場合のスパイスモデルの構築手法にも同様に適用可能である。その際、前記実施例のスパイスモデルにおけるDCバイアス電圧抽出用のローパスフィルタ部は、温度を代表する電圧源により取り替えられ、基本等価回路中の温度により変化する全ての回路素子は、温度を代表する電圧源によって制御されるノンリニア電圧制御電圧源により置き換えられる。ノンリニア電圧制御電圧源は、回路素子の温度による変化特性の実測値を多項式により表現して定義される。
(6)前記実施例に、温度条件を追加するようにしてもよい。この場合、前記実施例のスパイスモデルに温度を代表する電圧源を追加する。基本等価回路にある全ての回路素子を代替するノンリニア電圧制御電圧源は、DCバイアス電圧と温度を代表する電圧との二つの電圧によって制御される。

本発明によれば、コンデンサの特性を、目的に応じて良好に表すことができ、シミュレーションによる精密な回路設計や回路解析に好適である。

１０：積層チップコンデンサ
２０：内部電極
２２：上面
２４：下面
２６，２８：側面
３０：オープン端面
１００：シミュレーション装置
１１０：演算処理部
１２２：入力部
１２４：出力部
１３０：プログラムメモリ
１３２：シミュレーションプログラム
１４０：データメモリ
１４２：SPICEファイル

Claims (4)

1. DCバイアスが印加されたコンデンサの回路シミュレーションモデルの構築方法であって、
   コンデンサの基本等価回路を設定するステップ，
   設定した基本等価回路に基づいて、電圧・電流に関する回路方程式を立てるステップ，
   前記基本等価回路に含まれている回路素子のDCバイアスによる変化特性を、実測によって獲得するステップ，
   獲得した回路素子の変化特性を多項式によって表現するとともに、この多項式で定義されるノンリニア電圧制御電圧源で、該当する回路素子を置き換えるステップ，
   前記コンデンサに対する印加電圧から前記DCバイアスの成分を抽出して前記ノンリニア電圧制御電圧源に供給し、ノンリニア電圧制御電圧源の出力電圧を利用して、前記回路方程式の演算を行う演算回路を構築するステップ，
   前記コンデンサに対する印加電圧を、リニア電圧制御電圧源を通して、前記演算回路に印加するステップ，
   を含むことを特徴とするコンデンサの回路シミュレーションモデルの構築方法。
2. 請求項１記載のコンデンサの回路シミュレーションモデルの構築方法によって構築した回路シミュレーションモデルを利用して、コンデンサを含む回路のシミュレーションを行うことを特徴とする回路シミュレーション方法。
3. 請求項１記載のコンデンサの回路シミュレーションモデルの構築方法によって構築した回路シミュレーションモデルを利用して、コンデンサを含む回路のシミュレーションを行うシミュレーションプログラムを備えたことを特徴とする回路シミュレータ。
4. DCバイアスが印加されたコンデンサの回路シミュレーションモデルであって、
   予め定めた前記コンデンサの基本等価回路に含まれる回路素子のDCバイアスによる変化特性を実測によって獲得するとともに、獲得した変化特性を多項式で定義され、該当する回路素子と置き換えたノンリニア電圧制御電圧源，
   前記コンデンサに対する印加電圧からDCバイアス成分を抽出し、前記ノンリニア電圧制御電圧源に供給するフィルタ，
   前記基本等価回路に基づいて立てた電圧・電流に関する回路方程式の演算を、前記ノンリニア電圧制御電圧源の各出力電圧を利用して行う演算回路，
   前記コンデンサに対する印加電圧を前記演算回路にカップリングするリニア電圧制御電圧源，
   を含むことを特徴とするコンデンサの回路シミュレーションモデル。

Images