CN104731995B - 一种基于半导体电路的抗单粒子效应验证方法及系统 - Google Patents

一种基于半导体电路的抗单粒子效应验证方法及系统 Download PDF

Info

Publication number
CN104731995B
CN104731995B CN201310718181.7A CN201310718181A CN104731995B CN 104731995 B CN104731995 B CN 104731995B CN 201310718181 A CN201310718181 A CN 201310718181A CN 104731995 B CN104731995 B CN 104731995B
Authority
CN
China
Prior art keywords
model
circuit
current
threedimensional
heavy particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310718181.7A
Other languages
English (en)
Other versions
CN104731995A (zh
Inventor
李孝远
陈益冬
罗春华
邱嘉敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ShenZhen Guowei Electronics Co Ltd
Original Assignee
ShenZhen Guowei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ShenZhen Guowei Electronics Co Ltd filed Critical ShenZhen Guowei Electronics Co Ltd
Priority to CN201310718181.7A priority Critical patent/CN104731995B/zh
Publication of CN104731995A publication Critical patent/CN104731995A/zh
Application granted granted Critical
Publication of CN104731995B publication Critical patent/CN104731995B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明适用于半导体领域,提供了一种基于半导体电路的抗单粒子效应验证方法及系统,包括:根据工艺条件建立器件三维模型;根据器件三维模型构建级联电路;对级联电路加载重粒子模型,生成仿真数据;根据仿真数据确定电路中的敏感节点;对级联电路进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系;根据敏感节点和对应关系构建分段电流模型;在分段电流模型中采集关键节点,生成模型数据对照表;调用模型数据对照表,构建分段线性电流源模型。本发明对级联电路加载重粒子模型后进行仿真,准确定位了电路中的敏感节点,并通过单粒子瞬态分析,实现对电路的抗单粒子效应能力的快速评估,保证产品抗辐照性能的同时合理控制芯片面积。

Description

一种基于半导体电路的抗单粒子效应验证方法及系统
技术领域
本发明属于半导体领域,尤其涉及一种基于半导体电路的抗单粒子效应验证方法及系统。
背景技术
目前航天事业的迅速发展迫切需要高性能抗辐照的核心电子元器件,但是长期以来,空间辐射导致器件和电路的性能明显退化和失效,严重制约着电子产品的可靠性和寿命,单粒子效应是航天应用主要面临的辐射效应之一。
在辐射环境中,当高能粒子入射器件后,沿粒子径迹产生大量电子空穴对,并引起耗尽区电场分离产生电荷,该电荷将会扩散到耗尽区,被有效的收集,从而形成瞬态电流。同时,粒子穿过耗尽层时,注入的大量载流子使沿离子径迹的电势发生畸变,其等势线沿着离子径迹向衬底形成漏斗势,该效应称为漏斗效应。漏斗区域内的载流子在漏斗电场的作用下很快漂移到电极而被收集,使瞬间收集的电荷远远多于沉积在耗尽层的电荷。漏斗效应消失后在浓度梯度的作用下电荷还会通过扩散机制进一步被收集。因此,漏斗效应拓展了结电场,使之更深入衬底,即使距离结较远的电荷也可以通过漂移机制有效收集,从而增加了入射节点的电荷收集,最终导致明显的瞬态电流。
在高能粒子入射轨迹上发生电荷淀积(直接电离或间接电离)的过程中,如果芯片敏感节点发生电荷收集,就会引发单粒子效应。若该敏感节点为存储单元的节点,单粒子能量足够高,作用时间足够长,则会引起存储单元的单粒子翻转。随着集成电路工艺的特征尺寸不断缩小,尤其是进入到深亚微米工艺后,电路相应的节点电容减小,这意味着更小能量的粒子也能引起存储单元的单粒子翻转,器件受单粒子翻转瞬态(Single EventTransient,SET)影响不断加剧,单粒子翻转将引起存储数据错误或电路状态错误,影响后续操作,从而导致整个系统错误或崩溃,造成严重的后果。
然而,目前对于抗辐射器件的研制通常是通过试验手段去验证产品辐照性能的反复过程,代价非常昂贵,而且一次反复的验证周期很长,同时相应的辐照资源也非常紧缺,严重影响了相关产品的验证,不利于产品的快速应用。
发明内容
本发明实施例的目的在于提供一种基于半导体电路的抗单粒子效应验证方法,旨在解决目前对于抗辐射器件验证代价昂贵、周期长的问题。
本发明实施例是这样实现的,一种基于半导体电路的抗单粒子效应验证方法,所述方法包括下述步骤:
根据工艺条件建立器件三维模型,所述器件三维模型包括P管三维模型和N管三维模型;
根据所述器件三维模型构建级联CMOS电路,待测半导体电路作为所述级联CMOS电路的负载;
对所述级联CMOS电路加载重粒子模型,进行仿真生成仿真数据;
根据所述仿真数据中的失效点确定所述待测半导体电路中的敏感节点;
对所述级联CMOS电路加载重粒子模型,进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系;
根据所述敏感节点和所述重粒子入射能量与瞬态电流的对应关系构建分段电流模型;
在所述分段电流模型中采集关键节点,以生成模型数据对照表;
在仿真时调用所述模型数据对照表,构建分段线性电流源模型,以实现抗单粒子效应验证。
本发明实施例的另一目的在于提供一种基于半导体电路的抗单粒子效应验证系统,所述系统包括:
三维模型建立单元,用于根据工艺条件建立器件三维模型,所述器件三维模型包括P管三维模型和N管三维模型;
电路构建单元,用于根据所述器件三维模型构建级联CMOS电路,待测半导体电路作为所述级联CMOS电路的负载;
第一仿真单元,用于对所述级联CMOS电路加载重粒子模型,进行仿真生成仿真数据;
失效分析单元,用于根据所述仿真数据中的失效点确定所述待测半导体电路中的敏感节点;
单粒子瞬态分析单元,用于对所述级联CMOS电路加载重粒子模型,进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系;
分段电流模型构建单元,用于根据所述敏感节点和所述重粒子入射能量与瞬态电流的对应关系构建分段电流模型;
模型数据对照表生成单元,用于在所述分段电流模型中采集关键节点,以生成模型数据对照表;
调用单元,用于在仿真时调用所述模型数据对照表,构建分段线性电流源模型,以实现抗单粒子效应验证。
本发明实施例通过对级联CMOS电路加载重粒子模型后进行仿真,能够准确定位电路中的敏感节点,并通过对级联CMOS电路进行单粒子瞬态分析,实现对电路的抗单粒子效应能力的快速评估,进而完成电路加固优化设计,在保证产品抗辐照性能的同时,合理控制芯片面积,从而可以有效减少人力和成本的消耗。
附图说明
图1为本发明第一实施例提供的基于半导体电路的抗单粒子效应验证方法的流程图;
图2为本发明实施例提供的深亚微米工艺下N管三维模型图;
图3为本发明实施例提供的级联CMOS电路结构图;
图4为本发明实施例提供的级联CMOS电路的效电路模型结构图;
图5为本发明实施例提供的深亚微米工艺下,不同LET值对应瞬态电流的波形图;
图6为本发明实施例提供的瞬态电流分析图;
图7为本发明第二实施例提供的基于半导体电路的抗单粒子效应验证方法的流程图;
图8为本发明第三实施例提供的基于半导体电路的抗单粒子效应验证方法的流程图;
图9为本发明一实施例提供的基于半导体电路的抗单粒子效应验证系统的结构图;
图10为本发明一实施例提供的基于半导体电路的抗单粒子效应验证系统的示例结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例通过对级联CMOS电路加载重粒子模型后进行仿真,能够准确定位电路中的敏感节点,并通过对级联CMOS电路进行单粒子瞬态分析,实现对电路的抗单粒子效应能力的快速评估,进而完成电路加固优化设计,在保证产品抗辐照性能的同时,合理控制芯片面积。
以下结合具体实施例对本发明的实现进行详细描述:
图1示出了本发明第一实施例提供的基于半导体电路的抗单粒子效应验证方法的流程,为了便于说明,仅示出了与本发明相关的部分。
作为本发明一实施例,该基于半导体电路的抗单粒子效应验证方法包括下述步骤:
在步骤S101中,根据工艺条件建立器件三维模型,该器件三维模型包括P管三维模型和N管三维模型;
在本发明实施例中,根据工艺要求和工艺模型文件,结合器件工艺布局信息,使用半导体工艺模拟以及器件模拟工具(Technology Computer Aided Design,TCAD)构建器件模型,以深亚微米工艺为例,建立器件外部结构三维仿真视图,参见图2,仿真模拟的物理模型选择了Philips统一迁移率模型、SRH复合模型(Shockley-Read-Hall,TCAD工具包中用于构建和描述恒定载流子寿命的模型)、Auger复合模型(又称俄歇复合模型,是电子与空穴直接复合、而同时将能量交给另一个自由载流子的过程的模型)、速率饱和模型和禁带变窄模型。Philips统一迁移率模型可以精确模拟双极器件中多子和少子的迁移率,SRH复合模型和Auger复合模型可以很好模拟高电场下,电子和空穴浓度较高的情况。
在步骤S102中,根据器件三维模型构建级联CMOS电路,待测半导体电路作为级联CMOS电路的负载;
作为本发明一优选实施例,该级联CMOS电路参见图3,包括:
P管三维模型pmos1、N管三维模型nmos1和负载3;
P管三维模型pmos1的源极连接电源电压VDD,P管三维模型pmos1的漏极与N管三维模型nmos1的漏极连接,P管三维模型pmos1的漏极还与负载连接,N管三维模型nmos1的源极接地VSS,P管三维模型pmos1的栅极为级联CMOS电路的输入端VIN与N管三维模型nmos1的栅极连接,N管三维模型nmos1的漏衬节点为级联CMOS电路的入射点。
在本发明实施例中,待测半导体电路作为负载,每级电路都由pmos BLOCK(模块)和nmos BLOCK(模块)组成。模拟单粒子入射仿真时选择衬底接VSS,其他端口接VDD的偏置。假设电荷沉积穿过整个仿真结构,因此选择电荷沉积量为0.1pC/m(皮库仑/米),相当于线性能量传递值为10MeV·cm2/mg,(兆电子伏·平方厘米/毫克)使用高斯波形,1/e特征时间范围是2ps(皮秒),1/e特征半径是0.2um(微米),高斯峰值是2ps(皮秒)。
根据上述原理和机制,搭建级联CMOS电路,电路结构如下图3所示,其中,VDD为系统电源,VSS为系统地,P管三维模型pmos1和N管三维模型nmos1组成输入级,负载由pmosBLOCK和nmos BLOCK组成。SET采集点设为入输入级和负载级之间,即级联CMOS电路的输出端。
在步骤S103中,对级联CMOS电路加载重粒子模型,进行仿真生成仿真数据;
在本发明实施例中,采用重粒子模型入射电路节点来模拟实际情况中的单粒子对电路的轰击,通过设置重粒子模型的入射直径、径向以及能量等来模拟不同能量值下单粒子轰击的效果。常用的重粒子有氯(CL)、溴(Br)、金(Au)等。
将重粒子模型(HeavyIon)垂直入射N管三维模型nmos1的漏衬节点处,器件负载级采用可配置的级联结构逻辑器件,每级负载都有nmos和pmos组成,对模型进行仿真,令VIN输出为逻辑电平1(即VDD),nmos1导通,生成并记录仿真数据。
在步骤S104中,根据仿真数据中的失效点确定待测半导体电路中的敏感节点;
在本发明实施例中,采用瞬态电流源表示单粒子入射点处的电荷收集机制,将入射点下一级发生逻辑翻转或失效的电流点作为后级电路敏感节点,即失效判断点,以完成对仿真数据中敏感节点的判断。
在步骤S105中,对级联CMOS电路加载重粒子模型,进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系;
在本发明实施例中,当高能粒子入射器件后,沿粒子径迹产生大量电子空穴对,并引起耗尽区电场分离产生电荷,该电荷将会扩散到耗尽区,被有效的收集,从而形成瞬态电流。同时,粒子穿过耗尽层时,注入的大量载流子使沿离子径迹的电势发生畸变,其等势线沿着离子径迹向衬底形成漏斗势,该效应称为漏斗效应。漏斗区域内的载流子在漏斗电场的作用下很快漂移到电极而被收集,使瞬间收集的电荷远远多于沉积在耗尽层的电荷。漏斗效应消失后,在浓度梯度的作用下电荷还会通过扩散机制进一步被收集。因此,漏斗效应拓展了结电场,使之更深入衬底,即使距离结较远的电荷也可以通过漂移机制有效收集,从而增加了入射节点的电荷收集,最终导致明显的瞬态电流。
因此,在N管三维模型nmos1的漏衬节点处加载重粒子模型(HeavyIon),进行单粒子瞬态分析,并记录重粒子的入射能量与产生的瞬态电流之间的对应关系。
在步骤S106中,根据敏感节点和重粒子入射能量与瞬态电流的对应关系构建分段电流模型;
在实际电路仿真应用过程中,对于该瞬态作用效果主要由峰值电流、负载反转点、以及负载电路失效持续时间决定。因此,基于上述特征,根据敏感节点和重粒子入射能量与瞬态电流的对应关系构建分段电流模型。
在步骤S107中,在分段电流模型中采集关键点,以生成模型数据对照表;
在本发明实施例中,根据仿真应用类型(逻辑电路或模拟电路),在分段电流模型中提取关键点,并根据关键点生成模型数据对照表。
在步骤S108中,调用所述模型数据对照表,构建分段线性电流源(Piecewiselinear source,PWL)模型,以实现抗单粒子效应验证。
在本发明实施例中,基于不同LET能量和不同级联尺寸电路,对级联CMOS电路进行仿真,在仿真时,调用根据模型数据对照表,通过仿真结果构建PWL模型,例如,在SPICE中PWL采用(t,i)座标进行电流源描述,t为时间轴坐标,i为电流值,通过对PWL模型的分析可以对电路结构和抗单粒子能力进行评估和优化。
作为本发明一实施例,该模型数据对照表可以使用于各种仿真软件。
此外,由于实际应用中,对于器件抗辐照能力会有不同的要求,还可以根据仿真需要,基于上述模型,分别开展不同LET和不同级联负载的模型补充。
本发明实施例通过对级联CMOS电路加载重粒子模型后进行仿真,能够准确定位电路中的敏感节点,并通过对级联CMOS电路进行单粒子瞬态分析,实现对电路的抗单粒子效应能力的快速评估,进而完成电路加固优化设计,在保证产品抗辐照性能的同时,合理控制芯片面积,从而可以有效减少人力和成本的消耗。
图7示出了本发明第二实施例提供的基于半导体电路的抗单粒子效应验证方法的流程,为了便于说明,仅示出了与本发明相关的部分。
作为本发明一实施例,该基于半导体电路的抗单粒子效应验证方法包括下述步骤:
在步骤S201中,根据工艺条件建立器件三维模型,该器件三维模型包括P管三维模型和N管三维模型;
在步骤S202中,根据器件三维模型构建级联CMOS电路,待测半导体电路作为级联CMOS电路的负载;
在步骤S203中,对级联CMOS电路加载重粒子模型,进行仿真生成仿真数据;
在步骤S204中,根据仿真数据中的失效点确定待测半导体电路中的敏感节点;
在步骤S205中,于级联CMOS电路的入射点加载重粒子模型;
在步骤S206中,生成基于级联CMOS电路的等效电路模型;
在步骤S207中,对等效电路模型进行仿真,生成重粒子入射能量与瞬态电流的对应关系;
在本发明实施例中,根据瞬态电流源工作通路可以将级联CMOS电路等效为图4所示等效电路模型,其中Ron为nmos1在SET下的瞬态泄电等效电阻,Iset为瞬态电流源,而C为级联负载的等效电容之和,即C=m·Cequal,其中Cequal为负载单级的等效电容。为了方便电路设计与仿真应用,在这里将负载电路与前级电路MOS器件采用相同的W和L值,对于负载的大小完全由级联个数m控制。
对等效电路模型进行仿真,根据重粒子入射能量LET的不同,当等效电容C分别为1PC/um、0.75PC/um、0.5PC/um、0.37PC/um以及0.1PC/um时,针对等效电路模型对应的瞬态电流源采集到的波形如图5所示。
在步骤S208中,根据敏感节点和重粒子入射能量与瞬态电流的对应关系构建分段电流模型;
在步骤S209中,在分段电流模型中采集关键节点,以生成模型数据对照表;
在步骤S210中,在仿真时调用模型数据对照表,构建PWL模型,以实现抗单粒子效应验证。
本发明实施例通过对级联CMOS电路加载重粒子模型后进行仿真,能够准确定位电路中的敏感节点,并通过对级联CMOS电路进行单粒子瞬态分析,实现对电路的抗单粒子效应能力的快速评估,进而完成电路加固优化设计,在保证产品抗辐照性能的同时,合理控制芯片面积,从而可以有效减少人力和成本的消耗。
图8示出了本发明第三实施例提供的基于半导体电路的抗单粒子效应验证方法的流程,为了便于说明,仅示出了与本发明相关的部分。
作为本发明一实施例,该基于半导体电路的抗单粒子效应验证方法包括下述步骤:
在步骤S301中,根据工艺条件建立器件三维模型,该器件三维模型包括P管三维模型和N管三维模型;
在步骤S302中,根据器件三维模型构建级联CMOS电路,待测半导体电路作为级联CMOS电路的负载;
在步骤S303中,对级联CMOS电路加载重粒子模型,进行仿真生成仿真数据;
在步骤S304中,根据仿真数据中的失效点确定待测半导体电路中的敏感节点;
在步骤S305中,对级联CMOS电路加载重粒子模型,进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系;
在步骤S306中,依次在不同重粒子入射能量下,分别生成瞬态电流随时间变化曲线,参考图6;
在步骤S307中,根据敏感节点,对瞬态电流随时间变化曲线分段,生成分段电流模型;
在步骤S308中,在分段电流模型中采集关键节点,以生成模型数据对照表;
在步骤S309中,在仿真时调用模型数据对照表,构建PWL模型,以实现抗单粒子效应验证。
在本发明实施例中,根据重粒子入射能量LET的不同,对应的瞬态电流源采集到的波形如图5所示。
针对于每一次重粒子入射,均产生一个瞬态电流随时间变化曲线,参见图6,在实际电路仿真应用过程中,对于该瞬态作用效果主要由峰值电流,负载反转点,以及负载电路失效持续时间决定。因此,基于上述特征,在SPICE中,只需要将瞬态电流仿真波形结合敏感节点,即可以确定波形中作用的有效起始点、峰值电流、负载反转点、翻转失效点以及作用效果结束点等的坐标,从而可以完成单个分段电流模型的建立。依次完成不同能量的重粒子入射生成的分段电流模型。
根据仿真应用类型(逻辑电路和模拟电路),将分段线性电流分为Ipwl1和Ipwl2两种,其中,Ipwl2为应用于模拟电路仿真中的分段线性电流,由于需要考虑小信号电流对功能电路的影响,因此比用于逻辑电路仿真中的分段线性电流Ipwl2多一个作用效果坐标,而对于逻辑电路,该区段无明显作用效果,因此可以省略,对应的模型构建和关键点选择取详见图6:
Ipwl1=plot({t1,Istart}{t2,Ipeak}{t4,Ieffect});
Ipwl2=plot({t1,Istart}{t2,Ipeak}{t4,Ieffect}{t5,Iend})
其中,Istart为翻转电流,Ipeak为峰值电流,Ieffect为失效电流,Iend为结束电流。
对于上述分段模型,L1矩形框表示入射点后级电路失效判断点采集到的输出发生翻转或失效的等效波形,用以表征失效发生和持续时间。L2为本专利构建的分段电流模型,用于表征电路仿真中单粒子瞬态对的功能电路的作用效果。L3为级联CMOS电路中,SET采集点采集到的瞬态电流波形。
通过上述分段电流模型,采集其中的关键点作为表1中的子项,完成模型数据对照表。
表1模型数据查找表
在表1中,plot为绘图函数,{}中代表相应的关键点时间和电流坐标,基于不同LET能量和电路规模(对应表1中m的数量,m为负载电路计量的个数,即电路规模),对级联CMOS电路进行仿真,在仿真时,调用根据模型数据对照表,可以直接根据上述坐标,直接构建PWL模型,并通过失效发生和持续时间T4-T1对待测电路结构的抗单粒子能力进行评估,若评估结果达不到要求,则通过对待测半导体电路的敏感节点进行加固实现优化,再次进行验证,若评估结果达到要求,则可以缩小待测半导体电路面积后,再次对其进行验证,因此,可以通过不断的改进待测半导体电路的结构和缩小待测半导体电路的面积实现电路优化。
此外,由于实际应用中,对于器件抗辐照能力会有不同的要求,所以可以根据仿真需要,基于上述模型,分别开展不同LET和不同级联负载的模型补充,完善模型数据查找表1,以便在电路仿真验证过程中,根据相应的仿真工具定义,可以直接调用上述查找表(表1)中的数据,构建和加载相应的Ipwl,开展相应的电路仿真验证。从而可以实现不同仿真工具的移植,便于仿真的快速开展。
对于电路模型的选择,可以根据单粒子效应作用点前后级的电路规模,参考上述表进行模型添加。对于通用逻辑器件电路的辐照电路评估,可以直接通过该模型查找表,找到相对应LET和电路负载情况下,重粒子的作用时间和峰值情况,从而可以快速评估该电路的抗辐照能力。
根据不同产品抗辐照指标的要求不同,可以基于本发明实施例进行对应查找表的拓展和补充。同时,基于上述模型,可以在产品设计过程中,完成产品电路的抗单粒子能力评估,并根据产品指标,通过仿真合理选择电路加固结构和规模,从而可以实现芯片面积的合理规划,从而可以有效减少人力和成本的消耗。
本发明实施例还可以实现电路节点、模块电路和系统电路级别,单个节点或多个节点单粒子效应的同时仿真,从而可以有效降低电路仿真压力,缩短电路仿真周期,降低电路仿真成本。
综上,本发明实施例具有下述有益效果:
1.本发明针对深亚微米工艺的抗单粒子效应加固仿真模型,采用深亚微米工艺下三维器件建模进行单粒子效应仿真,瞬时电流源数据更加精确;
2.采用分段模型,可以快速完成不同仿真工具中的模型移植,方便电路仿真应用;
3.采用数据查找表进行模型调整,适用于不同规模电路和不同强度LET条件下,电路抗辐照能力评估和加固设计优化;
4.可以通过查表完成不同电路需求的模型快速构建,并可以合理进行电路规模设计和面积管控;
5.可以实现电路节点、模块电路和系统电路级别,单个节点或多个节点单粒子效应的同时仿真;
6.可以有效降低电路仿真压力,缩短电路仿真周期,降低电路仿真成本。
图9示出了本发明一实施例提供的基于半导体电路的抗单粒子效应验证系统的结构,为了便于说明,仅示出了与本发明相关的部分。
作为本发明一实施例,该基于半导体电路的抗单粒子效应验证系统1包括:
三维模型建立单元11,用于根据工艺条件建立器件三维模型,器件三维模型包括P管三维模型和N管三维模型;
电路构建单元12,用于根据器件三维模型构建级联CMOS电路,待测半导体电路作为级联CMOS电路的负载;
第一仿真单元13,用于对级联CMOS电路加载重粒子模型,进行仿真生成仿真数据;
失效分析单元14,用于根据仿真数据中的失效点确定待测半导体电路中的敏感节点;
单粒子瞬态分析单元15,用于对级联CMOS电路加载重粒子模型,进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系;
分段电流模型构建单元16,用于根据敏感节点和重粒子入射能量与瞬态电流的对应关系构建分段电流模型;
模型数据对照表生成单元17,用于在分段电流模型中采集关键节点,以生成模型数据对照表;
调用单元18,用于在仿真时调用模型数据对照表,构建分段线性电流源模型,以实现抗单粒子效应验证。
在本发明实施例中,三维模型建立单元11根据工艺要求和工艺模型文件,结合器件工艺布局信息,使用半导体三维器件模拟工具TCAD构建器件模型,以深亚微米工艺为例,建立器件外部结构三维仿真视图,参见图2,仿真模拟的物理模型选择了Philips统一迁移率模型、SRH复合模型、Auger复合模型、速率饱和模型和禁带变窄模型。Philips统一迁移率模型可以精确模拟双极器件中多子和少子的迁移率,SRH复合模型和Auger复合模型可以很好模拟高电场下,电子和空穴浓度较高的情况。
作为本发明一优选实施例,该级联CMOS电路参见图3,包括:
P管三维模型pmos1、N管三维模型nmos1和负载3;
P管三维模型pmos1的源极连接电源电压VDD,P管三维模型pmos1的漏极与N管三维模型nmos1的漏极连接,P管三维模型pmos1的漏极还与负载连接,N管三维模型nmos1的源极接地VSS,P管三维模型pmos1的栅极为级联CMOS电路的输入端VIN与N管三维模型nmos1的栅极连接,N管三维模型nmos1的漏衬节点为级联CMOS电路的入射点。
在本发明实施例中,待测半导体电路作为负载,每级电路都由pmos BLOCK(模块)和nmos BLOCK(模块)组成。模拟单粒子入射仿真时选择衬底接VSS,其他端口接VDD的偏置。假设电荷沉积穿过整个仿真结构,因此选择电荷沉积量为0.1pC/_m,相当于线性能量传递值为10MeV·cm2/mg,使用高斯波形,1/e特征时间范围是2ps,1/e特征半径是0.2um,高斯峰值是2ps。
根据上述原理和机制,电路构建单元12搭建级联CMOS电路,电路结构如下图3所示,其中,VDD为系统电源,VSS为系统地,P管三维模型pmos1和N管三维模型nmos1组成输入级,负载由pmos BLOCK和nmos BLOCK组成。SET采集点设为入输入级和负载级之间,即级联CMOS电路的输出端。
在本发明实施例中,采用重粒子模型入射电路节点来模拟实际情况中的单粒子对电路的轰击,通过设置重粒子模型的入射直径、径向以及能量等来模拟不同能量值下单粒子轰击的效果。常用的重粒子有氯(CL)、溴(Br)、金(Au)等。
将重粒子模型(HeavyIon)垂直入射N管三维模型nmos1的漏衬节点处,器件负载级采用可配置的级联结构逻辑器件,每级负载都有nmos和pmos组成,对模型进行仿真时,令VIN输出为逻辑电平1(即VDD),nmos1导通,生成并记录仿真数据。
在本发明实施例中,第一仿真单元13采用瞬态电流源表示单粒子入射点处的电荷收集机制,失效分析单元14将入射点下一级发生逻辑翻转或失效的电流点作为后级电路敏感节点,即失效判断点,以完成对仿真数据中敏感节点的判断。
当高能粒子入射器件后,沿粒子径迹产生大量电子空穴对,并引起耗尽区电场分离产生电荷,该电荷将会扩散到耗尽区,被有效的收集,从而形成瞬态电流。同时,粒子穿过耗尽层时,注入的大量载流子使沿离子径迹的电势发生畸变,其等势线沿着离子径迹向衬底形成漏斗势,该效应称为漏斗效应。漏斗区域内的载流子在漏斗电场的作用下很快漂移到电极而被收集,使瞬间收集的电荷远远多于沉积在耗尽层的电荷.漏斗效应消失后,在浓度梯度的作用下电荷还会通过扩散机制进一步被收集。因此,漏斗效应拓展了结电场,使之更深入衬底,即使距离结较远的电荷也可以通过漂移机制有效收集,从而增加了入射节点的电荷收集,最终导致明显的瞬态电流。
因此,单粒子瞬态分析单元15在N管三维模型nmos1的漏衬节点处加载重粒子模型(HeavyIon),进行单粒子瞬态分析,并记录重粒子的入射能量与产生的瞬态电流之间的对应关系。
在实际电路仿真应用过程中,对于该瞬态作用效果主要由峰值电流、负载反转点、以及负载电路失效持续时间决定。因此,基于上述特征,分段电流模型构建单元16根据敏感节点和重粒子入射能量与瞬态电流的对应关系构建分段电流模型。
模型数据对照表生成单元17根据仿真应用类型(逻辑电路或模拟电路),在分段电流模型中提取关键点,并根据关键点生成模型数据对照表。
基于不同LET能量和不同级联尺寸电路,对级联CMOS电路进行仿真,在仿真时,调用单元18调用根据模型数据对照表,通过仿真结果构建PWL模型,例如,在SPICE中PWL采用(t,i)座标进行电流源描述,t为时间轴坐标,i为电流值,通过对PWL模型的分析可以对电路结构和抗单粒子能力进行评估和优化。
作为本发明一实施例,该模型数据对照表可以使用于各种仿真软件。
此外,由于实际应用中,对于器件抗辐照能力会有不同的要求,还可以根据仿真需要,基于上述模型,分别开展不同LET和不同级联负载的模型补充。
本发明实施例通过对级联CMOS电路加载重粒子模型后进行仿真,能够准确定位电路中的敏感节点,并通过对级联CMOS电路进行单粒子瞬态分析,实现对电路的抗单粒子效应能力的快速评估,进而完成电路加固优化设计,在保证产品抗辐照性能的同时,合理控制芯片面积,从而可以有效减少人力和成本的消耗。
图10示出了本发明一实施例提供的基于半导体电路的抗单粒子效应验证系统的示例结构,为了便于说明,仅示出了与本发明相关的部分。
作为本发明一实施例,三维模型建立单元11为TCAD,器件三维模型的物理模型包括:Philips统一迁移率模型、SRH复合模型、Auger复合模型、速率饱和模型和禁带变窄模型。
作为本发明一优选实施例,单粒子瞬态分析单元15包括:
重粒子模型加载单元151,用于在级联CMOS电路的入射点加载重粒子模型;
等效电路模型生成单元152,用于生成基于级联CMOS电路的等效电路模型;
第二仿真单元153,用于对等效电路模型进行仿真,生成重粒子入射能量与瞬态电流的对应关系。
在本发明实施例中,根据瞬态电流源工作通路可以将级联CMOS电路等效为图4所示等效电路模型,其中Ron为nmos1在SET下的瞬态泄电等效电阻,Iset为瞬态电流源,而C为级联负载的等效电容之和,即C=m·Cequal,其中Cequal为负载单级的等效电容。为了方便电路设计与仿真应用,在这里将负载电路与前级电路MOS器件采用相同的W和L值,对于负载的大小完全由级联个数m控制。
对等效电路模型进行仿真,根据重粒子入射能量LET的不同,当等效电容C分别为1PC/um、0.75PC/um、0.5PC/um、0.37PC/um以及0.1PC/um时,针对等效电路模型对应的瞬态电流源采集到的波形如图5所示。
分段电流模型构建单元16包括:
瞬态电流随时间变化曲线单元161,用于依次在不同重粒子入射能量下,分别生成瞬态电流随时间变化曲线;
分段电流模型单元162,用于根据敏感节点,对瞬态电流随时间变化曲线分段,生成分段电流模型。
在本发明实施例中,根据重粒子入射能量LET的不同,对应的瞬态电流源采集到的波形如图5所示。
针对于每一次重粒子入射,均产生一个瞬态电流随时间变化曲线,参见图6,在实际电路仿真应用过程中,对于该瞬态作用效果主要由峰值电流,负载反转点,以及负载电路失效持续时间决定。因此,基于上述特征,在SPICE中,只需要将瞬态电流仿真波形结合敏感节点,即可以确定波形中作用的有效起始点、峰值电流、负载反转点、翻转失效点以及作用效果结束点等的坐标,从而可以完成单个分段电流模型的建立。依次完成不同能量的重粒子入射生成的分段电流模型。
根据仿真应用类型(逻辑电路和模拟电路),将分段线性电流分为Ipwl1和Ipwl2两种,其中,Ipwl2为应用于模拟电路仿真中的分段线性电流,由于需要考虑小信号电流对功能电路的影响,因此比用于逻辑电路仿真中的分段线性电流Ipwl2多一个作用效果坐标,而对于逻辑电路,该区段无明显作用效果,因此可以省略,对应的模型构建和关键点选择取详见图6:
Ipwl1=plot({t1,Istart}{t2,Ipeak}{t4,Ieffect});
Ipwl2=plot({t1,Istart}{t2,Ipeak}{t4,Ieffect}{t5,Iend})
其中,Istart为翻转电流,Ipeak为峰值电流,Ieffect为失效电流,Iend为结束电流。
对于上述分段模型,L1矩形框表示入射点后级电路失效判断点采集到的输出发生翻转或失效的等效波形,用以表征失效发生和持续时间。L2为本专利构建的分段电流模型,用于表征电路仿真中单粒子瞬态对的功能电路的作用效果。L3为级联CMOS电路中,SET采集点采集到的瞬态电流波形。
通过上述分段电流模型,采集其中的关键点作为表1中的子项,完成模型数据对照表。
表1模型数据查找表
在表1中,plot为绘图函数,{}中代表相应的关键点时间和电流座标,基于不同LET能量和电路规模(对应表1中m的数量,m为负载电路计量的个数,即电路规模),对级联CMOS电路进行仿真,在仿真时,调用根据模型数据对照表,可以直接根据上述坐标,直接构建PWL模型,并通过失效发生和持续时间T4-T1对待测电路结构的抗单粒子能力进行评估,若评估结果达不到要求,则通过对待测半导体电路的敏感节点进行加固实现优化,再次进行验证,若评估结果达到要求,则可以缩小待测半导体电路面积后,再次对其进行验证,因此,可以通过不断的改进待测半导体电路的结构和缩小待测半导体电路的面积实现电路优化。
此外,由于实际应用中,对于器件抗辐照能力会有不同的要求,所以可以根据仿真需要,基于上述模型,分别开展不同LET和不同级联负载的模型补充,完善模型数据查找表1,以便在电路仿真验证过程中,根据相应的仿真工具定义,可以直接调用上述查找表(表1)中的数据,构建和加载相应的Ipwl,开展相应的电路仿真验证。从而可以实现不同仿真工具的移植,便于仿真的快速开展。
对于电路模型的选择,可以根据单粒子效应作用点前后级的电路规模,参考上述表进行模型添加。对于通用逻辑器件电路的辐照电路评估,可以直接通过该模型查找表,找到相对应LET和电路负载情况下,重粒子的作用时间和峰值情况,从而可以快速评估该电路的抗辐照能力。
根据不同产品抗辐照指标的要求不同,可以基于本发明实施例进行对应查找表的拓展和补充。同时,基于上述模型,可以在产品设计过程中,完成产品电路的抗单粒子能力评估,并根据产品指标,通过仿真合理选择电路加固结构和规模,从而可以实现芯片面积的合理规划,从而可以有效减少人力和成本的消耗。
本发明实施例还可以实现电路节点、模块电路和系统电路级别,单个节点或多个节点单粒子效应的同时仿真,从而可以有效降低电路仿真压力,缩短电路仿真周期,降低电路仿真成本。
综上,本发明实施例具有下述有益效果:
1.本发明针对深亚微米工艺的抗单粒子效应加固仿真模型,采用深亚微米工艺下三维器件建模进行单粒子效应仿真,瞬时电流源数据更加精确;
2.采用分段模型,可以快速完成不同仿真工具中的模型移植,方便电路仿真应用;
3.采用数据查找表进行模型调整,适用于不同规模电路和不同强度LET条件下,电路抗辐照能力评估和加固设计优化;
4.可以通过查表完成不同电路需求的模型快速构建,并可以合理进行电路规模设计和面积管控;
5.可以实现电路节点、模块电路和系统电路级别,单个节点或多个节点单粒子效应的同时仿真;
6.可以有效降低电路仿真压力,缩短电路仿真周期,降低电路仿真成本。
以上仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于半导体电路的抗单粒子效应验证方法,其特征在于,所述方法包括下述步骤:
根据工艺条件建立器件三维模型,所述器件三维模型包括P管三维模型和N管三维模型;
根据所述器件三维模型构建级联CMOS电路,待测半导体电路作为所述级联CMOS电路的负载;
对所述级联CMOS电路加载重粒子模型,进行仿真生成仿真数据;
根据所述仿真数据中的失效点确定所述待测半导体电路中的敏感节点;
对所述级联CMOS电路加载重粒子模型,进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系;
根据所述敏感节点和所述重粒子入射能量与瞬态电流的对应关系构建分段电流模型;
在所述分段电流模型中采集关键节点,以生成模型数据对照表;
在仿真时调用所述模型数据对照表,构建分段线性电流源模型,以实现抗单粒子效应验证;
所述级联CMOS电路包括:
所述P管三维模型、所述N管三维模型和所述负载;
所述P管三维模型的源极连接电源电压,所述P管三维模型的漏极与所述N管三维模型的漏极连接,所述P管三维模型的漏极还与所述负载连接,所述N管三维模型的源极接地,所述P管三维模型的栅极为所述级联CMOS电路的输入端与所述N管三维模型的栅极连接,所述N管三维模型的漏衬节点为所述级联CMOS电路的入射点。
2.如权利要求1所述的方法,其特征在于,通过TCAD建立所述器件三维模型,所述器件三维模型的物理模型包括:Philips统一迁移率模型、SRH复合模型、Auger复合模型、速率饱和模型和禁带变窄模型。
3.如权利要求1所述的方法,其特征在于,所述对所述级联CMOS电路加载重粒子模型,进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系的步骤具体为:
于所述级联CMOS电路的入射点加载重粒子模型;
生成基于所述级联CMOS电路的等效电路模型;
对所述等效电路模型进行仿真,生成重粒子入射能量与瞬态电流的对应关系。
4.如权利要求1所述的方法,其特征在于,所述根据所述敏感节点和所述重粒子入射能量与瞬态电流的对应关系构建分段电流模型的步骤具体为:
依次在不同重粒子入射能量下,分别生成瞬态电流随时间变化曲线;
根据所述敏感节点,对所述瞬态电流随时间变化曲线分段,生成分段电流模型。
5.一种基于半导体电路的抗单粒子效应验证系统,其特征在于,所述系统包括:
三维模型建立单元,用于根据工艺条件建立器件三维模型,所述器件三维模型包括P管三维模型和N管三维模型;
电路构建单元,用于根据所述器件三维模型构建级联CMOS电路,待测半导体电路作为所述级联CMOS电路的负载;
第一仿真单元,用于对所述级联CMOS电路加载重粒子模型,进行仿真生成仿真数据;
失效分析单元,用于根据所述仿真数据中的失效点确定所述待测半导体电路中的敏感节点;
单粒子瞬态分析单元,用于对所述级联CMOS电路加载重粒子模型,进行单粒子瞬态分析,生成重粒子入射能量与瞬态电流的对应关系;
分段电流模型构建单元,用于根据所述敏感节点和所述重粒子入射能量与瞬态电流的对应关系构建分段电流模型;
模型数据对照表生成单元,用于在所述分段电流模型中采集关键节点,以生成模型数据对照表;
调用单元,用于在仿真时调用所述模型数据对照表,构建分段线性电流源模型,以实现抗单粒子效应验证;
所述级联CMOS电路包括:
所述P管三维模型、所述N管三维模型和所述负载;
所述P管三维模型的源极连接电源电压,所述P管三维模型的漏极与所述N管三维模型的漏极连接,所述P管三维模型的漏极还与所述负载连接,所述N管三维模型的源极接地,所述P管三维模型的栅极为所述级联CMOS电路的输入端与所述N管三维模型的栅极连接,所述N管三维模型的漏衬节点为所述级联CMOS电路的入射点。
6.如权利要求5所述的系统,其特征在于,所述三维模型建立单元为TCAD,所述器件三维模型的物理模型包括:Philips统一迁移率模型、SRH复合模型、Auger复合模型、速率饱和模型和禁带变窄模型。
7.如权利要求5所述的系统,其特征在于,所述单粒子瞬态分析单元包括:
重粒子模型加载单元,用于在所述级联CMOS电路的入射点加载重粒子模型;
等效电路模型生成单元,用于生成基于所述级联CMOS电路的等效电路模型;
第二仿真单元,用于对所述等效电路模型进行仿真,生成重粒子入射能量与瞬态电流的对应关系。
8.如权利要求5所述的系统,其特征在于,所述分段电流模型构建单元包括:
瞬态电流随时间变化曲线单元,用于依次在不同重粒子入射能量下,分别生成瞬态电流随时间变化曲线;
分段电流模型单元,用于根据所述敏感节点,对所述瞬态电流随时间变化曲线分段,生成分段电流模型。
CN201310718181.7A 2013-12-23 2013-12-23 一种基于半导体电路的抗单粒子效应验证方法及系统 Expired - Fee Related CN104731995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310718181.7A CN104731995B (zh) 2013-12-23 2013-12-23 一种基于半导体电路的抗单粒子效应验证方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310718181.7A CN104731995B (zh) 2013-12-23 2013-12-23 一种基于半导体电路的抗单粒子效应验证方法及系统

Publications (2)

Publication Number Publication Date
CN104731995A CN104731995A (zh) 2015-06-24
CN104731995B true CN104731995B (zh) 2018-01-26

Family

ID=53455881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310718181.7A Expired - Fee Related CN104731995B (zh) 2013-12-23 2013-12-23 一种基于半导体电路的抗单粒子效应验证方法及系统

Country Status (1)

Country Link
CN (1) CN104731995B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106546638B (zh) * 2015-09-23 2019-02-26 中国科学院宁波材料技术与工程研究所 能带缺陷密度分布的测试方法
CN106650039B (zh) * 2016-12-01 2020-04-07 中国电子产品可靠性与环境试验研究所 电子器件大气中子单粒子效应预测方法及装置
CN108287302A (zh) * 2018-01-29 2018-07-17 北京卫星环境工程研究所 面向空间辐射环境的单粒子效应探测电路结构
CN110968975B (zh) * 2019-11-29 2022-03-04 电子科技大学 一种单粒子辐照效应仿真方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376132A4 (en) * 2001-03-30 2005-02-23 Suntory Ltd G PROTEIN-COUPLED RECEPTOR STRUCTURAL MODEL AND METHOD FOR DESIGNING LIGAND BINDING G PROTEIN-COUPLED RECEPTOR USING THE STRUCTURAL MODEL
CN100576221C (zh) * 2008-05-28 2009-12-30 北京时代民芯科技有限公司 一种验证抗单粒子效应能力的故障注入系统及其方法
JP2012150579A (ja) * 2011-01-17 2012-08-09 Taiyo Yuden Co Ltd コンデンサの回路シミュレーションモデル及びその構築方法,回路シミュレーション方法及び回路シミュレータ
CN102999666B (zh) * 2012-11-26 2015-03-11 西北核技术研究所 一种基于仿真的单粒子效应截面获取方法

Also Published As

Publication number Publication date
CN104731995A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
Rao et al. Computing the soft error rate of a combinational logic circuit using parameterized descriptors
CN104731995B (zh) 一种基于半导体电路的抗单粒子效应验证方法及系统
CN106503392B (zh) 一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法
Pagliarini et al. Analyzing the impact of single-event-induced charge sharing in complex circuits
CN101281555A (zh) 一种验证抗单粒子效应能力的故障注入系统及其方法
CN107167725A (zh) 一种快速低开销全自动数字集成电路单粒子故障注入系统
CN113158602A (zh) 一种针对不同倾角入射的单粒子瞬态电流源建模方法
Leveugle et al. Laser-induced fault effects in security-dedicated circuits
Chipana et al. SET susceptibility analysis of clock tree and clock mesh topologies
Shin et al. Impact of on-chip interconnection in a large-scale memristor crossbar array for neural network accelerator and neuromorphic chip
Luo et al. Temporal performance degradation under RTN: Evaluation and mitigation for nanoscale circuits
CN102722600B (zh) 芯片功耗的计算方法
CN115437893A (zh) 一种基于聚类分析的集成电路单粒子效应软错误仿真方法
Azimi et al. Micro latch-up analysis on ultra-nanometer vlsi technologies: a new monte carlo approach
Marconi et al. Advanced power analysis methodology targeted to the optimization of a digital pixel readout chip design and its critical serial powering system
Malherbe et al. Investigating the single-event-transient sensitivity of 65 nm clock trees with heavy ion irradiation and Monte-Carlo simulation
Huang et al. Fast-yet-accurate variation-aware current and voltage modelling of radiation-induced transient fault
Psarakis et al. Built-in sequential fault self-testing of array multipliers
Vijayakumar et al. On pattern generation for maximizing IR drop
CN104615829B (zh) 频率感知的快速dff软错误率评估方法与系统
JP2008112406A (ja) セルライブラリの生成方法、これを用いたタイミング解析方法、セルライブラリの生成装置およびタイミング解析装置
Márquez et al. Analysis of single event transient effects in analogue topologies
Zhang et al. Symbolic simulation of the propagation and filtering of transient faulty pulses
Sterpone et al. A new Method for the Analysis of Radiation-induced Effects in 3D VLSI Face-to-Back LUTs
Khellah et al. Effective capacitance macro-modelling for architectural-level power estimation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180126