WO2012090602A1 - 等価回路モデル，プログラム及び記録媒体 - Google Patents

等価回路モデル，プログラム及び記録媒体 Download PDF

Info

Publication number
WO2012090602A1
WO2012090602A1 PCT/JP2011/076117 JP2011076117W WO2012090602A1 WO 2012090602 A1 WO2012090602 A1 WO 2012090602A1 JP 2011076117 W JP2011076117 W JP 2011076117W WO 2012090602 A1 WO2012090602 A1 WO 2012090602A1
Authority
WO
WIPO (PCT)
Prior art keywords
equivalent circuit
capacitor
circuit
current
model
Prior art date
Application number
PCT/JP2011/076117
Other languages
English (en)
French (fr)
Inventor
康則 坂井
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2012550775A priority Critical patent/JP5510853B2/ja
Priority to CN201180062820.8A priority patent/CN103282904B/zh
Priority to EP11853966.7A priority patent/EP2660737A4/en
Publication of WO2012090602A1 publication Critical patent/WO2012090602A1/ja
Priority to US13/929,541 priority patent/US9563728B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Definitions

  • the present invention relates to an equivalent circuit model of a capacitor, a program, and a recording medium that can be used in a circuit simulator such as SPICE (Simulation Program with Integrated Circuit).
  • SPICE Simulation Program with Integrated Circuit
  • circuit simulator such as SPICE is used in order to reduce design trial and error.
  • circuit simulators are also required to have high-precision processing.
  • circuit simulators applied to such electronic circuits require higher accuracy. Is done.
  • circuit model derivation method disclosed in Patent Document 1.
  • a given frequency characteristic of a capacitor is input, and in a second step, a frequency-independent resistor (R), capacitor (C), and inductor (L) are added.
  • R frequency-independent resistor
  • C capacitor
  • L inductor
  • One of the used RC circuit, RL circuit, and RCL circuit is formed as an equivalent circuit model.
  • an evaluation function for determining the accuracy of the equivalent circuit model formed in the second step is synthesized, and in the fourth step, the evaluation function synthesized in the third step is minimized.
  • the circuit constant is determined.
  • any one of the RC circuit, the RL circuit, and the RCL circuit is used as an equivalent circuit model, and the number of elements of the equivalent circuit model is increased. Can be accurately reproduced from a lower frequency) to a higher frequency (a frequency higher than the self-resonant frequency of the element to be modeled).
  • the conventional techniques described above have the following problems.
  • the capacitance changes depending on a DC (Direct Current) bias voltage applied from the outside.
  • This change in capacitance is generally called a DC bias characteristic and is a value that cannot be ignored when circuit simulation of a ceramic capacitor or the like is performed.
  • the DC bias characteristic is not added to the equivalent circuit model to be derived, it is difficult to perform an accurate circuit simulation for a capacitor such as a ceramic capacitor. is there.
  • a method of creating an equivalent circuit model of a capacitor in consideration of DC bias characteristics can be considered in the model derived by the above-described conventional technique.
  • the present invention has been made to solve the above-described problems, and provides an equivalent circuit model, a program, and a recording medium in which the capacitance changes in response to an arbitrary DC bias voltage applied to the capacitor from the outside. Objective.
  • an equivalent circuit model according to the invention of claim 1 includes a capacitor equivalent circuit section, a reference current generation section, a magnification generation section, and a current source current generation section.
  • the capacitor equivalent circuit section includes a basic circuit that is either an RC circuit or an RCL circuit, and a multistage circuit formed by connecting any one of the RC circuit, the RL circuit, or the RCL circuit to the basic circuit in a plurality of stages, The capacitor element of the basic circuit is replaced with a current source.
  • the reference current generating unit has a function of calculating a reference current generated when an AC voltage applied to the capacitor equivalent circuit unit is applied to a capacitor having a unit capacity based on the following equation (1).
  • I1 Cref ⁇ (d / dt) ⁇ V1 (1)
  • I1 reference current
  • Cref ideal capacitor of unit capacitance
  • d / dt differential operator
  • V1 AC voltage applied to the capacitor equivalent circuit It has a function of calculating a magnification with the DC bias voltage applied to the equivalent circuit section as a variable.
  • I2 (a0 + a1 ⁇ V2 + a2 ⁇ V2 2 + a3 ⁇ V2 3 +... + An ⁇ V2 n ) (2)
  • V2 DC bias voltage applied to the capacitor equivalent circuit, a0 + a1 * V2 + a2 * V2 2 + a3 * V2 3 + ...
  • the AC voltage is referred to by the reference current generation unit, and the reference current is calculated based on the above equation (1).
  • the magnification generation unit refers to the DC bias voltage, and calculates a magnification using the DC bias voltage as a variable based on the above equation (2).
  • the current source current generation unit the reference current and the magnification are referred to, and the current generated by the current source is calculated based on the above equation (3).
  • the current source current generation unit The generated current is a current corresponding to the DC bias characteristic of the actual capacitor to be modeled. Therefore, since this current flows to the current source of the basic circuit of the capacitor equivalent circuit section, this equivalent circuit model exhibits a DC bias characteristic close to the actual measurement by associating this current with the capacitance of the capacitor.
  • a program for causing the equivalent circuit model according to the first aspect to function, a first step for constructing a capacitor equivalent circuit portion, and a second step for causing the reference current generating portion to function includes a step, a third step for causing the magnification generation unit to function, and a fourth step for causing the current source current generation unit to function.
  • the storage medium according to claim 3 is configured to store the program according to claim 2.
  • FIG. 6 is an impedance-frequency correlation diagram for explaining a self-resonant frequency that changes according to a DC bias voltage.
  • FIG. 6 is an ESR-frequency correlation diagram for explaining ESR that varies depending on a multistage circuit. It is a SPICE model figure of the capacitor equivalent circuit applied to the equivalent circuit model concerning the 2nd example of this invention.
  • FIG. 1 is a block diagram showing an equivalent circuit model according to the first embodiment of the present invention.
  • the equivalent circuit model of this embodiment includes a capacitor equivalent circuit section S1, a reference current generation section S2, a magnification generation section S3, and a current source current generation section S4.
  • FIG. 2 is a circuit diagram showing a capacitor equivalent circuit
  • FIG. 3 is an external view of the multilayer ceramic capacitor
  • FIG. 4 is a circuit diagram showing a capacitor equivalent circuit before the capacitor element is replaced with a current source.
  • the capacitor equivalent circuit section S1 includes a basic circuit 11 and a multistage circuit 12, and the basic circuit 11 is provided with a current source A1.
  • ESR equivalent series resistance
  • the opposing electrodes 2 and 3 are arranged in the ceramic 4, and the external electrodes 5 and 6 are attached to the electrodes 2 and 3 and attached to the outer end of the ceramic 4. It has a structure. Therefore, since it is clear that the multilayer ceramic capacitor 1 has a C (capacitor) component, an L (inductor) component, and an R (resistance), the capacitor equivalent circuit portion S1 ′ is assumed with these components, To construct.
  • the capacitor equivalent circuit portion S1 ′ constructed on the assumption of actual measurement as described above is composed of a basic circuit 11 and a multistage circuit 12, as shown in FIG.
  • the basic circuit 11 is composed of an RCL circuit in which an R1 element, a C1 element, and an L1 element are connected in series. Then, the same RCL circuit as the basic circuit 11 is connected to the basic circuit 11 in a plurality of stages in parallel to form a multistage circuit 12.
  • reference numerals 13 and 14 denote input / output terminals corresponding to the external electrodes 5 and 6 of the multilayer ceramic capacitor 1.
  • the capacitor equivalent circuit section S1 is constructed by replacing the C1 element, which is the capacitor element of the basic circuit 11 in the capacitor equivalent circuit section S1 ′ created as described above, with a current source A1. That is, the capacitance of the multilayer ceramic capacitor 1 changes according to the change of the applied DC bias voltage. Accordingly, such a change in capacitance is associated with a change in current, and a change in capacitance of the capacitor equivalent circuit section S1 can be assumed by a change in the current I flowing through the current source A1.
  • the reference current generation unit is a functional unit for calculating the reference current I1 and outputting the reference current I1 to the current source current generation unit S4. Specifically, the reference current I1 generated when the AC voltage V1 applied to the site of the current source A1 through the input / output terminals 13 and 14 is applied to a unit capacitor is calculated. At this time, the reference current I1 is derived by calculating the following equation (1).
  • I1 Cref ⁇ (d / dt) ⁇ V1 (1)
  • Cref is an ideal capacitor having a unit capacity, that is, a capacitor having a fixed capacity that does not cause a change in capacity due to a DC bias voltage.
  • D / dt is a differential operator.
  • the magnification generation unit S3 is a functional unit for calculating the magnification I2 and outputting the magnification I2 to the current source current generation unit S4.
  • FIG. 5 is a diagram showing DC bias characteristics of an actual multilayer ceramic capacitor.
  • a characteristic curve C in which the capacitance decreases as the DC bias voltage increases is obtained.
  • a one-dimensional n-th order polynomial of the above equation (2) using the DC bias voltage as a variable can be obtained.
  • the reference current generation unit S2 applies the current source A1 portion.
  • the applied AC voltage V1 is referred to, and a reference current I1 generated when the AC voltage V1 is applied to a unit capacitor is calculated based on the above equation (1).
  • the DC bias voltage V2 applied to the current source A1 is referred to, and the magnification I2 is calculated based on the above equation (2).
  • the current I of the current source A1 is calculated based on the reference current I1 and the magnification I2 input from the reference current generation unit S2 and the magnification generation unit S3.
  • the above formula (3) is expressed as the following formula (4).
  • FIG. 6 is an impedance-frequency correlation diagram for explaining the self-resonant frequency that changes in accordance with the DC bias voltage.
  • the capacitance decreases as the DC bias voltage increases. Therefore, the self-resonant frequency of the multilayer ceramic capacitor 1 increases as the DC bias voltage increases. That is, as shown in FIG. 6, when the DC bias voltage is zero and the self-resonant frequency is the lowest f0 as shown by the impedance curve Z0, the impedance curve Z1 increases as the DC bias voltage increases. , Z2, the self-resonant frequency increases in the order of f1, f2.
  • the capacitance of the capacitor equivalent circuit portion S1 specifically, the capacitance represented by the current source A1 of the basic circuit 11 is changed by the DC bias voltage V2.
  • the current I By associating with the current I, it is possible to obtain impedance curves that substantially match the impedance curves Z0, Z1, and Z2 of FIG.
  • FIG. 7 is an ESR-frequency correlation diagram for explaining the ESR that is changed by the multi-stage circuit 12.
  • the ESR characteristic of the multilayer ceramic capacitor 1 is the ESR curve E0 of FIG. 7, it is preferable that the ESR of the capacitor equivalent circuit portion S1 coincides with the ESR curve E0.
  • the ESR characteristic may deviate from the ESR curve E0 as indicated by the ESR curve E1.
  • the ESR characteristic can be made substantially coincident with the ESR curve E0 as shown by the ESR curve E2. .
  • the capacitance changes in a state close to the actual measurement corresponding to the change in the DC bias voltage.
  • Analysis of the frequency characteristics of the equivalent circuit model may be performed by utilizing the circuit simulator such as SPICE.
  • all the functions of the capacitor equivalent circuit unit S1 to the current source current generation unit S4 of the equivalent circuit model can be programmed in various languages, and this program can be stored and stored in a recording medium.
  • FIG. 8 is a SPICE model diagram of the capacitor equivalent circuit unit S1 applied to the equivalent circuit model according to the second embodiment of the present invention
  • FIG. 9 is a SPICE model diagram showing the reference current generating unit S2.
  • 10 is a PICE model diagram showing the magnification generation unit S3
  • FIG. 11 is a SPICE model diagram showing the current source current generation unit S4.
  • the equivalent circuit model includes four SPICE models M1, M2, M3, and M4 as shown in FIGS.
  • the SPICE model M1 is a model in which the capacitor equivalent circuit section S1 of the first embodiment is realized by SPICE. As shown in FIG. 8, the SPICE model M11 corresponding to the basic circuit 11 and the SPICE corresponding to the multistage circuit 12 are used. Model M12. In the SPICE model M1, the symbol attached to the upper right of each element is a part name determined by the user, and the lower right symbol indicates the function of the element. In the SPICE model M11, a capacitor insulation resistor R11 is interposed between the resistor R1 and the inductor L1. Then, both ends of the insulation resistance R11 are set as nodes CIN_MINUS and CIN_PLUS.
  • the SPICE model M12 has a configuration in which a series circuit of a resistor element, a capacitor element, and an inductor element is connected in parallel in seven stages.
  • the functions of the elements of these SPICE models M11 and M12 are set so as to have characteristics corresponding to the frequency characteristics actually measured for the actual multilayer ceramic capacitor.
  • the functions of the resistors R1, R11, R2, R3, R4, R5, R6, R7, and R8 are respectively 2.90e-3 ( ⁇ ), 2.30e6 ( ⁇ ), and 0.35e-1 ( ⁇ ), 0.50e + 0 ( ⁇ ), 4.01e + 0 ( ⁇ ), 2.19e + 1 ( ⁇ ), 3.00e + 1 ( ⁇ ), 3.30e + 1 ( ⁇ ), 1.56e + 2 ( ⁇ ), capacitor C2,
  • the functions of C3, C4, C5, C6, C7, and C8 are respectively 1.20e-6 (F), 0.35e-7 (F), 0.07e-7 (F), and 0.74e-6 (F ), 0.30e-6 (F), 0.14e-6 (F), 2.70e-6 (F), and the functions of the inductors L1, L2, L3, L4, L5, L6, L7, L8 Are 0.66e-9 (H), 1.30e-9 (H), 3.10e-9 (H), 4.00, respectively.
  • e is “10”.
  • e-3 means 10 to the power of “ ⁇ 3”
  • e6 means 10 to the power of “6”.
  • the SPICE model M2 is a model in which the reference current generation unit S2 is realized by SPICE.
  • the SPICE model M2 has a configuration in which a voltage control voltage source E2, a capacitor C11 grounded at one end, which is an ideal capacitor Cref having a unit capacity, and a grounded dummy voltage source V_SenseCurrent_C are connected in series. ing. That is, the voltage control voltage source E2 refers to the nodes CIN_MINUS and CIN_PLUS of the SPICE model M1, and amplifies the AC voltage V1 between the nodes CIN_MINUS and CIN_PLUS with an amplification factor of “1” to the capacitor C11 of “1 uF”. Apply. The reference current I1 thus generated is observed with the dummy voltage source V_SenseCurrent_C.
  • the SPICE model M3 is a model in which the magnification generation unit S3 is realized by SPICE. As shown in FIG. 10, the SPICE model M3 has a configuration in which a voltage control voltage source E_Define_ODDS whose one end is grounded, a 1 mega ⁇ resistor R99, and a grounded dummy voltage source V_SenseCurrent_R are connected in series. .
  • the voltage control voltage source E_Define_ODDS refers to the nodes CIN_MINUS and CIN_PLUS of the SPICE model M1, and the polynomial “a0 + a1 ⁇ V2 + a2 ⁇ V2 2 + a3 ⁇ V2 3 ” of the above equation (2) by the DC bias voltage V2 between the nodes CIN_MINUS and CIN_PLUS. +... + An ⁇ V2 n ”is generated and applied to the resistor R99. The magnification I2 generated thereby can be observed with the dummy voltage source V_SenseCurrent_R.
  • the above polynomial is a one-way sixth-order polynomial of V2 obtained corresponding to the DC bias characteristics of the actual multilayer ceramic capacitor, and the coefficients a0, a1, a2, a3, a4, a5, a6 are respectively Expressed as POLY [1] functions which are 10.04851, 1.87079, -2.84682, 1.232048, -2.827579e-1, 3.324094e-2, -1.555252e-3. Since POLY [1] is expressed as a voltage applied to the resistor R99, the above equation (2) is transformed into the following equation (5).
  • I2 (a0 + a1 ⁇ V2 + a2 ⁇ V2 2 + a3 ⁇ V2 3 +... + An ⁇ V2 n ) / R99 ... (5)
  • the SPICE model M4 is a model in which the current source current generation unit S4 is realized by SPICE.
  • the SPICE model M4 includes a current control current source F_OUT.
  • the current control current source F_OUT has a function of generating a current I flowing between the nodes CIN_MINUS and CIN_PLUS of the SPICE model M1.
  • the current control current source F_OUT refers to the dummy voltage source nodes V_SenseCurrent_R and V_SenseCurrent_C of the SPICE models M2 and M3, and the reference current I1 observed at these nodes and the magnification I2 expressed by the above equation (5) And resistance R99 are integrated.
  • the result is a POLY [2] function that is a binary 6th-order polynomial of V1 and V2 shown in the above equation (4).
  • the current I generated by the SPICE model M4 is caused to flow between the nodes CIN_MINUS and CIN_PLUS of the SPICE model M1, so that the frequency is adjusted from the low frequency to the high frequency with high accuracy and the DC bias characteristics of the capacitor. Can get the characteristics
  • the inventor made a comparative measurement of the measured frequency characteristics of the multilayer ceramic capacitor, the frequency characteristics of the equivalent circuit model of this example, and the frequency characteristics of the equivalent circuit model without taking DC bias voltage into account.
  • an AC voltage with a frequency of 100 KHz to 8.5 GHz was applied to the actual product of the above-mentioned multilayer ceramic capacitor with a size of 2012, DC bias characteristics of 6.3 V and 22 uF, and the network analyzer analyzed the impedance and ESR at that time. Measured by etc.
  • an AC voltage having a frequency of 100 KHz to 8.5 GHz is applied to nodes “1” and “2” of the SPICE model M1 shown in FIG. A simulation was performed to obtain the impedance and ESR at that time.
  • An equivalent circuit model not including the DC bias voltage (hereinafter referred to as “equivalent circuit model 200”) is a model in which a C1 element having a fixed capacitance of 10 uF is interposed instead of the insulation resistance R11 of the SPICE model M11 of FIG. is there.
  • an alternating voltage with a frequency of 100 KHz to 8.5 GHz was applied between the nodes “1” and “2”, and a simulation was performed to obtain the impedance and ESR at that time.
  • FIG. 12 is a diagram showing a measurement result when no DC bias voltage is superimposed.
  • measurement was performed without superimposing a DC bias voltage on an AC voltage.
  • the impedance curve Z2 of the equivalent circuit model 200 indicated by the broken line coincided.
  • the ESR curve E0 of the actual product indicated by the one-dot chain line, the ESR curve E1 of the equivalent circuit model 100 indicated by the solid line, and the ESR curve E2 of the equivalent circuit model 200 indicated by the broken line also coincide. . That is, when no DC bias voltage was applied, it was confirmed that both the equivalent circuit models 100 and 200 match the frequency characteristics of the actual product.
  • FIG. 13 is a diagram showing a measurement result when a DC bias voltage of 1.2 V is superimposed
  • FIG. 14 is a diagram showing a measurement result when a DC bias voltage of 3.15 V is superimposed
  • FIG. 15 is a diagram showing a measurement result when a DC bias voltage of 6.3 V is superimposed.
  • the impedance curve Z0 of the actual product and the impedance curve Z2 of the equivalent circuit model 200 did not match.
  • the impedance curve Z1 of the equivalent circuit model 100 almost coincided with the impedance curve Z0 of the actual product.
  • the ESR curve E1 of the equivalent circuit model 100 and the ESR curve E2 of the equivalent circuit model 200 are the actual products in the low frequency region. Both are deviating from the ESR curve E0.
  • the impedance curve Z2 of the equivalent circuit model 200 is obtained as shown in FIG. It deviated greatly from the impedance curve Z0 of the product.
  • the impedance curve Z1 of the equivalent circuit model 100 almost coincided with the impedance curve Z0 of the actual product. That is, as the DC bias voltage is increased, the accuracy of the equivalent circuit model 200 is degraded.
  • the equivalent circuit model 100 even if the DC bias voltage is increased to the rated voltage of 6.3 V, the accuracy is reduced. It was confirmed that the frequency characteristics of the product matched with high accuracy.
  • the ESR characteristic as shown in FIG.
  • the ESR curve E1 of the equivalent circuit model 100 and the ESR curve E2 of the equivalent circuit model 200 are both larger than the ESR curve E0 of the actual product in the low frequency region. It has come off. Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.
  • Example 3 Next explained is the third embodiment of the invention.
  • This embodiment differs from the second embodiment in that the configuration of the SPICE model M12 of the SPICE model M1 is different.
  • the equivalent circuit model 100 derived in the second embodiment even when the DC bias voltage is applied up to the rated voltage of 6.3 V, as shown in FIG. Matches the frequency characteristics with high accuracy.
  • the ESR curve E1 of the equivalent circuit model 100 greatly deviates from the ESR curve E0 of the actual product in a low frequency region of about 100 KHz. Therefore, in this embodiment, even when the DC bias voltage is increased, the equivalent circuit model in which the ESR matches the ESR of the actual product is illustrated.
  • FIG. 16 is a SPICE model diagram of a capacitor equivalent circuit applied to the equivalent circuit model according to the third embodiment of the present invention.
  • the SPICE model M1 in the SPICE model M1, the R, C, and L configurations of the SPICE model M11 that is the basic circuit are not changed, and only the numerical values of the respective elements are changed.
  • the SPICE model M12 ′ which is a multistage circuit portion, both the R, C, and L configurations and the numerical values of each element are greatly changed from the SPICE model M12 of the second embodiment to improve the ESR characteristics. .
  • the SPICE model M12 ′ has a configuration in which four RCL parallel circuits, three RL parallel circuits, and five RC parallel circuits are connected in series to the SPICE model M11.
  • the functions of the inductors L2, L4, L5, L6, L7, L8, L9, and L15 are respectively 1.85e-10 (H), 2.27e-11 (H), 1.85e-11 (H), 2.52e-10 (H), 4.37e-11 (H), 2.51e-11 (H), 4.07e-11 (H), 4.77e-11 (H) were set.
  • FIG. 17 is a diagram showing measurement results when the SPICE model M1 shown in FIG. 16 is used.
  • a voltage obtained by superimposing a DC bias voltage of 6.3 V on an AC voltage having a frequency of 100 KHz to 8.5 GHz is applied to an actual product, and the impedance and ESR at that time are measured, and the equivalent circuit model of the second embodiment is used.
  • 100 and the equivalent circuit model of this embodiment having the SPICE model M12 ′ hereinafter referred to as “equivalent circuit model 100 ′”
  • a simulation for obtaining the impedance and ESR at that time was performed. Then, as shown in FIG.
  • the impedance curve Z0 of the actual product, the impedance curve Z1 of the equivalent circuit model 100, and the impedance curve Z1 ′ of the equivalent circuit model 100 ′ substantially coincided. That is, the equivalent circuit models 100 and 100 ′ agree with the frequency characteristics of the actual product with high accuracy even when the DC bias voltage is applied up to the rated voltage of 6.3 V.
  • the ESR curve E1 of the equivalent circuit model 100 is greatly deviated from the ESR curve E0 of the actual product in the low frequency region.
  • the ESR curve E1 ′ of the equivalent circuit model 100 ′ of the embodiment substantially matches the ESR curve E0 of the actual product even in the low frequency region.
  • the equivalent circuit model of the present invention can be realized by including at least the capacitor equivalent circuit section S1 to the current source current generation section S4, and a specific example thereof is a circuit simulator.
  • An equivalent circuit model using SPICE is exemplified in the second and third embodiments.
  • the model for the capacitor whose capacitance changes corresponding to the DC bias voltage is not limited to the equivalent circuit models of the second and third embodiments. Even with the same capacitor, the accuracy required for the equivalent circuit model differs depending on the application to be used. Therefore, the equivalent circuit model requires a circuit configuration corresponding to the application.
  • FIG. 18 to FIG. 20 exemplify equivalent circuit models that can be applied according to the intended use. In the equivalent circuit models illustrated in FIGS.
  • the element replaced with the current source is a capacitor element “C1”.
  • the models shown in FIGS. 18 (a) to (f) can be considered, and when building with an RL circuit and a C1 element (not shown), FIG.
  • the following models (a) to (f) are conceivable.
  • models as shown in FIGS. 20A to 20F can be considered.
  • this invention is not limited to the said Example, A various deformation
  • an equivalent circuit model for a multilayer ceramic capacitor has been exemplified, but the present invention can be applied to any capacitor as long as the capacitance changes according to the DC bias voltage. It is not limited to a multilayer ceramic capacitor.
  • SYMBOLS 1 Multilayer ceramic capacitor, 2, 3 ... Electrode, 4 ... Ceramic, 5, 6 ... External electrode, 11 ... Basic circuit, 12 ... Multistage circuit, A1 ... Current source, C1-Cn ... Capacitor, I ... Current, I1 ... Reference current, I2: magnification, L1 to Ln ... inductor, M1 ... model, M1 to M4, M11, M12, M12 '... SPICE model, R1 to Rn ... resistance, S1, S1' ... capacitor equivalent circuit part, S2 ... reference Current generator, S3: magnification generator, S4: current source current generator. *

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

コンデンサに外部から加わる任意のＤＣバイアス電圧に対応して静電容量が変化する等価回路モデル，プログラム及び記録媒体を提供する。コンデンサ等価回路部Ｓ１と基準電流生成部Ｓ２と倍率生成部Ｓ３と電流源電流生成部Ｓ４とを備える。コンデンサ等価回路部Ｓ１は基本回路１１と多段回路１２で構成され、基本回路１１のキャパシタ素子が電流源Ａ１に置き換えられている。基準電流生成部Ｓ２は基準電流Ｉ１を算出し、倍率生成部Ｓ３は倍率Ｉ２を算出する。倍率生成部Ｓ３は、ＤＣバイアス電圧の印加時に、ＤＣバイアス電圧に対応したｎ次多項式の電圧を作成し、この電圧を抵抗に印加したときに生じる電流を、倍率Ｉ２とする。電流源電流生成部Ｓ４は、基準電流Ｉ１及び倍率Ｉ２に基づいて、電流源の電流Ｉを生成する。

Description

等価回路モデル，プログラム及び記録媒体
　この発明は、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）等の回路シミュレータで用いることができるコンデンサの等価回路モデル，プログラム及び記録媒体に関するものである。
　一般に、電子回路を設計する際には、設計の試行錯誤を低減するため、ＳＰＩＣＥ等の回路シミュレータが利用される。近年の電子回路の高周波化及び高速デジタル化に伴い、回路シミュレータにも、高精度な処理が要求されるようになってきた。特に、コンデンサを使用した電子回路では、回路シミュレータで予測した結果と実際の想定結果とに、大きなズレが生じることが多く、このような電子回路に適用する回路シミュレータには、より高い精度が要求される。
　高精度の回路シミュレーションを可能にする技術として、例えば、特許文献１に開示の等価回路モデル導出方法がある。
　この等価回路モデル導出方法は、第１のステップにおいて、コンデンサの与えられた周波数特性を入力し、第２のステップにおいて、周波数に依存しない抵抗（Ｒ），キャパシタ（Ｃ），インダクタ（Ｌ）を用いたＲＣ回路、及びＲＬ回路と、ＲＣＬ回路のいずれかを等価回路モデルとして形成する。そして、第３のステップにおいて、第２のステップで形成した等価回路モデルの精度を判定するための評価関数を合成し、第４のステップにおいて、第３のステップで合成した評価関数を最小化することによって、回路定数を決定する。
　かかる技術によって、ＲＣ回路、及びＲＬ回路と、ＲＣＬ回路のいずれかを等価回路モデルとし、その等価回路モデルの素子数を増やすことにより、回路シミュレータにおいて、低周波（モデル化対象素子の自己共振周波数よりも低い周波数）から高周波（モデル化対象素子の自己共振周波数よりも高い周波数）まで精度よく再現することができる。
特開２００２－２５９４８２号公報
　しかし、上記した従来の技術では、次のような問題がある。
　セラミックコンデンサ等では、その静電容量が、外部から印加されるＤＣ（Direct Current）バイアス電圧によって変化する。この静電容量の変化は、一般にＤＣバイアス特性と呼ばれ、セラミックコンデンサ等の回路シミュレーションをする場合に無視できない値である。しかしながら、上記した従来の技術では、導出すべき等価回路モデルに、このようなＤＣバイアス特性を加味していないため、セラミックコンデンサ等のコンデンサに対して、精度のよい回路シミュレーションを行うことが困難である。
　また、上記した従来の技術で導出したモデルに、ＤＣバイアス特性を考慮したコンデンサの等価回路モデルを作成する方法も考えられるが、このような方法をとると、外部から加わるＤＣバイアス電圧毎に、コンデンサの等価回路モデルを多数作成しなければならないという問題が生じる。しかも、ＤＣバイアス電圧毎のコンデンサの等価回路モデルを多数作成したとしても、これらを回路シミュレーションで使用する場合には、等価回路モデルを使用する回路のＤＣバイアス電圧毎にコンデンサの等価回路モデルを選び直す必要があり、実際上の使用に適していない。
　この発明は、上述した課題を解決するためになされたもので、コンデンサに外部から加わる任意のＤＣバイアス電圧に対応して静電容量が変化する等価回路モデル，プログラム及び記録媒体を提供することを目的とする。
　上記課題を解決するために、請求項１の発明に係る等価回路モデルは、コンデンサ等価回路部と基準電流生成部と倍率生成部と電流源電流生成部とを具備する。
　コンデンサ等価回路部は、ＲＣ回路又はＲＣＬ回路のいずれかである基本回路と、ＲＣ回路，ＲＬ回路又はＲＣＬ回路のいずれかの回路を基本回路に複数段接続して成る多段回路とを有し、基本回路のキャパシタ素子が電流源に置き換えらている。
　基準電流生成部は、次式（１）に基づいて、上記コンデンサ等価回路部に印加される交流電圧を単位容量のコンデンサに印加した場合に生成される基準電流を算出する機能を有する。
　　　Ｉ1＝Ｃref×（ｄ／ｄｔ）×Ｖ1　　　　　　　　　　…（１）
　　但し、Ｉ1：基準電流、Ｃref：単位容量の理想コンデンサ、ｄ／ｄｔ：微分演算子、Ｖ1：上記コンデンサ等価回路に印加する交流電圧
　倍率生成部は、次式（２）に基づいて、上記コンデンサ等価回路部に印加されるＤＣバイアス電圧を変数とする倍率を算出する機能を有する。
　Ｉ2＝（ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ　）　　　　　　　　　　　　　　　　　　　　　　　　　　　　 　…（２）
　　但し、Ｉ2：倍率、　Ｖ2：上記コンデンサ等価回路に印加するＤＣバイアス電圧、ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ：実測の静電容量とＤＣバイアス電圧との相関から導出したＶ2のｎ次多項式
　電流源電流生成部は、次式（３）に基づいて、上記電流源で生成する電流を算出する機能を有する。
　　　Ｉ＝Ｉ2×Ｉ1　　　　　　　　　　　　　　　…（３）
　　但し、Ｉ：電流源で生成する電流
　かかる構成により、交流電圧とＤＣバイアス電圧との重畳電圧がコンデンサ等価回路部に印加されると、交流電圧が基準電流生成部で参照され、上記式（１）に基づいて、基準電流が算出される。また、倍率生成部では、ＤＣバイアス電圧が参照され、上記式（２）に基づいて、ＤＣバイアス電圧を変数とする倍率が算出される。そして、電流源電流生成部において、これら基準電流と倍率とが参照され、上記式（３）に基づいて、電流源で生成する電流が算出される。
　ここで、倍率を示すV2のｎ次多項式が、モデルの対象となっているコンデンサに対する実測の静電容量とＤＣバイアス電圧との相関関係から導出される式であるので、電流源電流生成部で生成された電流は、モデルの対象となっている実際のコンデンサのＤＣバイアス特性に対応した電流となる。したがって、この電流がコンデンサ等価回路部の基本回路の電流源に流れるので、この電流をコンデンサの静電容量に対応づけることで、この等価回路モデルが、実測に近いＤＣバイアス特性示す。
　請求項２の発明に係るプログラムは、請求項１に記載の等価回路モデルを機能させるプログラムであって、コンデンサ等価回路部を構築する第１のステップと、基準電流生成部を機能させる第２のステップと、倍率生成部を機能させる第３のステップと、電流源電流生成部を機能させる第４のステップとを具備する構成とした。
　かかる構成により、当該プログラムをシミュレータに適用することで、このシミュレータによって、実測に近い周波数特性を解析することができる。
　請求項３に係る記憶媒体は、請求項２に記載のプログラムを格納した構成とする。
　以上詳しく説明したように、この発明によれば、ＤＣバイアス電圧に対応して変化する静電容量を有した等価回路モデルを提供することができる。この結果、この発明の等価回路モデルを用いて、実測に相当する精度の高いシミュレーションを行うことができるという優れた効果がある。
この発明の第１実施例に係る等価回路モデルを示すブロック図である。 コンデンサ等価回路を示す回路図である。 積層セラミックコンデンサの外観図である。 キャパシタ素子を電流源に置き換える前のコンデンサ等価回路を示す回路図である 実際の積層セラミックスコンデンサのＤＣバイアス特性を示す線図である。 ＤＣバイアス電圧に応じて変化する自己共振周波数を説明するためのインピーダンス－周波数相関図である。 多段回路によって変化するＥＳＲを説明するためのＥＳＲ－周波数相関図である。 この発明の第２実施例に係る等価回路モデルに適用されるコンデンサ等価回路のＳＰＩＣＥモデル図である。 基準電流生成部を示すＳＰＩＣＥモデル図である。 倍率生成部を示すＳＰＩＣＥモデル図である。 電流源電流生成部を示すＳＰＩＣＥモデル図である。 ＤＣバイアス電圧を重畳しない場合の測定結果を示す線図である。 １．２ＶのＤＣバイアス電圧を重畳した場合の測定結果を示す線図である。 ３．１５ＶのＤＣバイアス電圧を重畳した場合の測定結果を示す線図である。 ６．３ＶのＤＣバイアス電圧を重畳した場合の測定結果を示す線図である。 この発明の第３実施例に係る等価回路モデルに適用されるコンデンサ等価回路のＳＰＩＣＥモデル図である。 図１６に示すＳＰＩＣＥモデルにした場合の測定結果を示す線図である。 第１参考例を示す回路図である。 第２参考例を示す回路図である。 第３参考例を示す回路図である。
　以下、この発明の最良の形態について図面を参照して説明する。
（実施例１）
　図１は、この発明の第１実施例に係る等価回路モデルを示すブロック図である。
　図１に示すように、この実施例の等価回路モデルは、コンデンサ等価回路部Ｓ１と基準電流生成部Ｓ２と倍率生成部Ｓ３と電流源電流生成部Ｓ４とを備えている。
　図２は、コンデンサ等価回路を示す回路図であり、図３は、積層セラミックコンデンサの外観図であり、図４は、キャパシタ素子を電流源に置き換える前のコンデンサ等価回路を示す回路図である。
　図２に示すように、コンデンサ等価回路部Ｓ１は、基本回路１１と多段回路１２とで構成され、基本回路１１には電流源Ａ１が設けられている。
　ここで、このコンデンサ等価回路部Ｓ１の構築法について詳しく説明する。
　まず、図３に示すような実際の積層セラミックスコンデンサ１のインピーダンスや等価直列抵抗（ＥＳＲ）を実測して、これら実測のインピーダンスやＥＳＲに近い周波数応答を行うコンデンサ等価回路部Ｓ１′を作成する。
　２端子の積層セラミックスコンデンサ１では、例えば、対向する電極２，３をセラミック４内に配して、外部電極５，６を電極２，３にそれぞれ接続した状態でセラミック４の外端に取り付けた構造になっている。したがって、積層セラミックスコンデンサ１が、Ｃ（キャパシタ）成分、Ｌ（インダクタ）成分、Ｒ（抵抗）を有していることは明らかであるので、これらの成分でコンデンサ等価回路部Ｓ１′を想定し、構築する。
　上記のように実測から想定して構築したコンデンサ等価回路部Ｓ１′は、図４に示すように、基本回路１１と多段回路１２で構成される。
　この実施例では、基本回路１１を、Ｒ１素子，Ｃ１素子，Ｌ１素子を直列に接続したＲＣＬ回路で構成した。そして、この基本回路１１と同じＲＣＬ回路を基本回路１１に並列に複数段接続して、多段回路１２を構成した。
　なお、図１及び図４中、符号１３，１４は、積層セラミックスコンデンサ１の外部電極５，６に対応する入出力端である。
　コンデンサ等価回路部Ｓ１は、図２に示すように、上記のように作成したコンデンサ等価回路部Ｓ１′における基本回路１１のキャパシタ素子であるＣ１素子を電流源Ａ１に置き換えることで、構築される。
　つまり、積層セラミックスコンデンサ１の静電容量は、印加されるＤＣバイアス電圧の変化に応じて変化する。したがって、このような静電容量変化を電流の変化に対応づけ、コンデンサ等価回路部Ｓ１の静電容量変化を、電流源Ａ１を流れる電流Ｉの変化によって想定することができるようにした。
　図１において、基準電流生成部は、基準電流Ｉ１を算出して、この基準電流Ｉ１を電流源電流生成部Ｓ４に出力するための機能部である。
　具体的には、入出力端１３，１４を通じて電流源Ａ１の部位に印加される交流電圧Ｖ１を単位容量のコンデンサに印加した場合に生成される基準電流Ｉ１を算出する。この際、次式（１）を計算することで、基準電流Ｉ１を導出する。
　　　　Ｉ1＝Ｃref×（ｄ／ｄｔ）×Ｖ1　　　　　　　　　　…（１）
　　ここで、Ｃrefは単位容量の理想コンデンサ、つまり、ＤＣバイアス電圧で容量変化を生じない固定容量のコンデンサである。また、ｄ／ｄｔは、微分演算子である。
　倍率生成部Ｓ３は、倍率Ｉ２を算出して、この倍率Ｉ２を電流源電流生成部Ｓ４に出力するための機能部である。
　この倍率生成部Ｓ３では、次式（２）を計算することで、ＤＣバイアス電圧を変数とする倍率Ｉ２を導出する。具体的には、ＤＣバイアス電圧が入出力端１３，１４を通じて電流源Ａ１の部位に印加された場合に、ＤＣバイアス電圧を変数とする倍率Ｉ２を下記ｎ次多項式で表す。
　Ｉ2＝（ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ　）　　　　　　　　　　　　　　　　　　　　　　　　　　　　 　…（２）
　この多項式「ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ」は、実測の静電容量とＤＣバイアス電圧との相関から導出したＶ2のｎ次多項式であり、次のようにして得ることができる。
　図５は、実際の積層セラミックスコンデンサのＤＣバイアス特性を示す線図である。
　実際の積層セラミックスコンデンサにおける静電容量とＤＣバイアス電圧との関係を、測定すると、例えば、図５に示すように、ＤＣバイアス電圧の増加に伴って静電容量が減少する特性曲線Ｃを得ることができる。
　したがって、このような特性曲線Ｃに近似するように、多項式の係数ａ０～ａｎを決定することで、ＤＣバイアス電圧を変数とする上記（２）式の１元ｎ次多項式を得ることができる。
　電流源電流生成部Ｓ４は、図１に示すように、基準電流生成部Ｓ２及び倍率生成部Ｓ３から入力された基準電流Ｉ１及び倍率Ｉ２に基づいて、電流源Ａ１の電流Ｉを生成するための機能部である。
　具体的には、次式（３）に基づいて、電流Ｉを算出する。
　　　　Ｉ＝Ｉ2×Ｉ1　　　　　　　　　　　　　　　…（３）
　　このように、ＤＣバイアス電圧の変化に対応した電流源Ａ１の電流Ｉを算出することにより、コンデンサ等価回路部Ｓ１の静電容量を導出することができる。
　次に、この実施例の等価回路モデルが示す作用及び効果について説明する。
　まず、図１において、コンデンサ等価回路部Ｓ１の入出力端１３，１４に重畳された交流電圧Ｖ１とＤＣバイアス電圧Ｖ２とが印加されると、基準電流生成部Ｓ２において、電流源Ａ１の部位に印加される交流電圧Ｖ１が参照され、上記（１）式に基づいて、交流電圧Ｖ１が単位容量のコンデンサに印加した場合に生じる基準電流Ｉ１が算出される。そして、倍率生成部Ｓ３において、電流源Ａ１に印加されるＤＣバイアス電圧Ｖ２が参照され、上記（２）式に基づいて、倍率Ｉ２が算出される。
　これにより、電流源電流生成部Ｓ４において、基準電流生成部Ｓ２及び倍率生成部Ｓ３から入力された基準電流Ｉ１及び倍率Ｉ２に基づいて、電流源Ａ１の電流Ｉが算出される。
　このとき、上記式（１）及び（２）から、上記式（３）は、下記式（４）のように示される。
　　　Ｉ＝Ｉ2×Ｉ1　　　　　　　　　　　　　　　
　　　　＝（ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ　）
　　　　　　×Ｃref×（ｄ／ｄｔ）×Ｖ1
　　　　＝Ｆ（Ｖ2，Ｖ1）　　　　　　　　　　…（４）
　つまり、電流源Ａ１で生成される電流Ｉは、ＤＣバイアス電圧Ｖ2，交流電圧Ｖ1を変数とする関数であり、これらの電圧Ｖ1，Ｖ2に対応して変化する。
　これにより、電流源電流生成部Ｓ４で算出された電流Ｉと静電容量とを関連付けることで、交流電圧Ｖ１，ＤＣバイアス電圧Ｖ２で変化する等価回路モデルの静電容量を求めることができる。
　図６は、ＤＣバイアス電圧に応じて変化する自己共振周波数を説明するためのインピーダンス－周波数相関図である。
　図３に示したような実際の積層セラミックスコンデンサ１では、ＤＣバイアス電圧が増加すると静電容量が減少するので、積層セラミックスコンデンサ１の自己共振周波数は、ＤＣバイアス電圧の増加に伴って高くなる。
　つまり、図６に示すように、ＤＣバイアス電圧がゼロの場合に、インピーダンス曲線Ｚ０で示すように、その自己共振周波数が最低のｆ０であったとすると、ＤＣバイアス電圧を増加させるに従って、インピーダンス曲線Ｚ１，Ｚ２で示すように、その自己共振周波数がｆ１，ｆ２の順で高くなる。したがって、この実施例の等価回路モデルのように、コンデンサ等価回路部Ｓ１の静電容量、具体的には基本回路１１の電流源Ａ１で表される静電容量を、ＤＣバイアス電圧Ｖ2で変化する電流Ｉに対応づけることで、図６のインピーダンス曲線Ｚ０，Ｚ１，Ｚ２にほぼ一致したインピーダンスの曲線を得ることができる。
　図７は、多段回路１２によって変化するＥＳＲを説明するためのＥＳＲ－周波数相関図である。
　積層セラミックスコンデンサ１の実測によるＥＳＲ特性が図７のＥＳＲ曲線Ｅ０である場合には、コンデンサ等価回路部Ｓ１のＥＳＲが、このＥＳＲ曲線Ｅ０に一致することが好ましい。
　しかし、多段回路１２が図２に示した構成では、ＥＳＲ特性がＥＳＲ曲線Ｅ１で示すように、ＥＳＲ曲線Ｅ０からずれる場合がある。このような場合には、ＲＣ回路，ＲＬ回路やＲＣＬ回路を用いて、多段回路１２の構成を変えることにより、ＥＳＲ曲線Ｅ２で示すように、ＥＳＲ特性をＥＳＲ曲線Ｅ０にほぼ一致させることができる。
　上記したように、この実施例の等価回路モデルによれば、ＤＣバイアス電圧の変化に対応して静電容量が実測に近い状態で変化する。このような等価回路モデルの周波数特性の解析は、ＳＰＩＣＥ等の回路シミュレータを利用することで行うことができる。
　また、等価回路モデルのコンデンサ等価回路部Ｓ１～電流源電流生成部Ｓ４の全ての機能を各種言語でプログラム化しておくことができ、このプログラムを記録媒体に格納して保存することもできる。
（実施例２）
　次に、この発明の第２実施例について説明する。
　図８は、この発明の第２実施例にかかる等価回路モデルに適用されるコンデンサ等価回路部Ｓ１のＳＰＩＣＥモデル図であり、図９は、基準電流生成部Ｓ２を示すＳＰＩＣＥモデル図であり、図１０は、倍率生成部Ｓ３を示すＰＩＣＥモデル図であり、図１１は、電流源電流生成部Ｓ４を示すＳＰＩＣＥモデル図である。
　この実施例では、回路シミュレータであるＳＰＩＣＥを利用した等価回路モデルを例示する。
　この等価回路モデルは、図８～図１０に示すように、４つのＳＰＩＣＥモデルＭ１，Ｍ２，Ｍ３，Ｍ４を備えている。
　なお、この実施例では、理解を容易にするため、サイズが２．０ｍｍ×１．２５ｍｍで、ＤＣバイアス特性が６．３Ｖで２２ｕＦの積層セラミックスコンデンサ実製品についての等価回路モデルを示すＳＰＩＣＥモデルについて説明する。
　ＳＰＩＣＥモデルＭ１は、上記第１実施例のコンデンサ等価回路部Ｓ１をＳＰＩＣＥで実現したモデルであり、図８に示すように、基本回路１１に対応したＳＰＩＣＥモデルＭ１１と、多段回路１２に対応したＳＰＩＣＥモデルＭ１２とを有している。
　ＳＰＩＣＥモデルＭ１において、各素子の右上に付された記号は、ユーザが決めた部品名であり、右下の記号は素子の機能を示す。
　ＳＰＩＣＥモデルＭ１１では、抵抗Ｒ１とインダクタＬ１との間にコンデンサの絶縁抵抗Ｒ１１を介在させている。そして、絶縁抵抗Ｒ１１の両端をノードCIN_MINUS，CIN_PLUSとした。
　また、ＳＰＩＣＥモデルＭ１２では、抵抗素子とキャパシタ素子とインダクタ素子の直列回路が７段に並列接続された構成になっている。
　これらＳＰＩＣＥモデルＭ１１，Ｍ１２の素子の機能は、上記積層セラミックスコンデンサの実製品について実測した周波数特性に相当する特性を有するように設定されている。この実施例では、抵抗Ｒ１，Ｒ１１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８の機能をそれぞれ２．９０ｅ－３（Ω），２．３０ｅ６（Ω），０．３５ｅ－１（Ω），０．５０ｅ＋０（Ω），４．０１ｅ＋０（Ω），２．１９ｅ＋１（Ω），３．００ｅ＋１（Ω），３．３０ｅ＋１（Ω），１．５６ｅ＋２（Ω）に設定し、キャパシタＣ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８の機能をそれぞれ、１．２０ｅ－６（Ｆ），０．３５ｅ－７（Ｆ），０．０７ｅ－７（Ｆ），０．７４ｅ－６（Ｆ），０．３０ｅ－６（Ｆ），０．１４ｅ－６（Ｆ），２．７０ｅ－６（Ｆ）に設定し、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７，Ｌ８の機能をそれぞれ、０．６６ｅ－９（Ｈ），１．３０ｅ－９（Ｈ），３．１０ｅ－９（Ｈ），４．００ｅ－９（Ｈ），１．５０ｅ－８（Ｈ），２．００ｅ－９（Ｈ），４．００ｅ－９（Ｈ），１．５０ｅ－８（Ｈ）に設定した。なお、ｅは「１０」である。したがって、例えば、「ｅ－３」は１０の「－３」乗を意味し、「ｅ６」は１０の「６」乗を意味する。
　ＳＰＩＣＥモデルＭ２は、基準電流生成部Ｓ２をＳＰＩＣＥで実現したモデルである。
　ＳＰＩＣＥモデルＭ２は、図９に示すように、電圧制御電圧源Ｅ２と、単位容量の理想コンデンサＣrefである一端接地のコンデンサＣ１１と、接地されたダミー電圧源V_SenseCurrent_Cとを直列に接続した構成になっている。
　すなわち、電圧制御電圧源Ｅ２が、ＳＰＩＣＥモデルＭ１のノードCIN_MINUS，CIN_PLUSを参照し、ノードCIN_MINUS，CIN_PLUS間の交流電圧Ｖ1を、「１」倍の増幅度で増幅して「１ｕＦ」のコンデンサＣ１１に印加する。これにより生成された基準電流Ｉ１をダミー電圧源V_SenseCurrent_Cで観測するようにしている。
　ＳＰＩＣＥモデルＭ３は、倍率生成部Ｓ３をＳＰＩＣＥで実現したモデルである。
　ＳＰＩＣＥモデルＭ３は、図１０に示すように、一端が接地された電圧制御電圧源E_Define_ODDSと、１メガΩの抵抗Ｒ９９と、接地されたダミー電圧源V_SenseCurrent_Rとを直列に接続した構成になっている。
　すなわち、電圧制御電圧源E_Define_ODDSが、ＳＰＩＣＥモデルＭ１のノードCIN_MINUS，CIN_PLUSを参照し、ノードCIN_MINUS，CIN_PLUS間のＤＣバイアス電圧Ｖ2による上記式（２）の多項式「ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ」を生成し、抵抗Ｒ９９に印加する。これにより生成された倍率Ｉ２をダミー電圧源V_SenseCurrent_Rで観測できるようにしている。
　ここで、上記多項式は、実製品の積層セラミックスコンデンサのＤＣバイアス特性に対応させて得たＶ２の１元６次多項式であり、係数ａ0，ａ1，ａ2，ａ3，ａ4，ａ5，ａ6が、それぞれ、１０．０４８５１，１．８７０７９，－２．８４９６８２，１．２３２０４８，－２．８２７５７９ｅ－１，３．３２４０９４ｅ－２，－１．５５５２５２ｅ－３であるＰＯＬＹ［１］関数として表される。
　このＰＯＬＹ［１］は、抵抗Ｒ９９に印加した電圧として表されるため、上記（２）式は、次式（５）のように変形される。
Ｉ2＝（ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ　）／Ｒ９９
　　　　　　　　　　　　　　　　　　　　　　　　　　　 　…（５）
　ＳＰＩＣＥモデルＭ４は、電流源電流生成部Ｓ４をＳＰＩＣＥで実現したモデルである。
　図１１に示すように、ＳＰＩＣＥモデルＭ４は、電流制御電流源F_OUTで構成されている。
　電流制御電流源F_OUTは、ＳＰＩＣＥモデルＭ１のノードCIN_MINUS，CIN_PLUSとの間に流れる電流Ｉを生成する機能を有している。
　具体的には、電流制御電流源F_OUTは、ＳＰＩＣＥモデルＭ２，Ｍ３のダミー電圧源のノードV_SenseCurrent_R，V_SenseCurrent_Cを参照し、これらのノードで観測された基準電流Ｉ１と上記（５）式で示す倍率Ｉ２と抵抗Ｒ９９とを積算する。そして、その結果が、上記式（４）で示すＶ1，Ｖ２の２元６次多項式であるＰＯＬＹ［２］関数とされる。
　これにより、ＳＰＩＣＥモデルＭ４で生成された電流Ｉを、ＳＰＩＣＥモデルＭ１のノードCIN_MINUS，CIN_PLUSとの間に流すことで、低周波から高周波まで高精度に、しかも、コンデンサのＤＣバイアス特性まで加味した周波数特性を得ることができる
　発明者は、積層セラミックスコンデンサの実測の周波数特性と、この実施例の等価回路モデルの周波数特性と、ＤＣバイアス電圧を加味しない等価回路モデルの周波数特性との比較測定を行った。
　実測では、サイズが２０１２でＤＣバイアス特性が６．３Ｖで２２ｕＦの上記積層セラミックスコンデンサの実製品に、周波数１００ＫＨｚ～８．５ＧＨｚの交流電圧を印加して、そのときのインピーダンスとＥＳＲとをネットワークアナライザ等によって測定した。
　この実施例の等価回路モデル（以下、「等価回路モデル１００」と記す）については、周波数１００ＫＨｚ～８．５ＧＨｚの交流電圧を、図８に示したＳＰＩＣＥモデルＭ１のノード「１」，「２」間に印加して、そのときのインピーダンスとＥＳＲを求めるシミュレーションを行った。
　ＤＣバイアス電圧を加味しない等価回路モデル（以下、「等価回路モデル２００」と記す）は、図８のＳＰＩＣＥモデルＭ１１の絶縁抵抗Ｒ１１の代わりに固定静電容量１０ｕＦのＣ１素子を介在させたモデルである。このモデルにおいても、同様に、周波数１００ＫＨｚ～８．５ＧＨｚの交流電圧を、ノード「１」，「２」の間に印加して、そのときのインピーダンスとＥＳＲを求めるシミュレーションを行った。
　図１２は、ＤＣバイアス電圧を重畳しない場合の測定結果を示す線図である。
　まず、交流電圧にＤＣバイアス電圧を重畳しないで測定したところ、図１２の（ａ）に示すように、一点鎖線で示す実製品のインピーダンス曲線Ｚ０と実線で示す等価回路モデル１００のインピーダンス曲線Ｚ１と破線で示す等価回路モデル２００のインピーダンス曲線Ｚ２とが一致した。また、図１２の（ｂ）に示すように、一点鎖線で示す実製品のＥＳＲ曲線Ｅ０と実線で示す等価回路モデル１００のＥＳＲ曲線Ｅ１と破線で示す等価回路モデル２００のＥＳＲ曲線Ｅ２も一致した。すなわち、ＤＣバイアス電圧が印加されない場合には、等価回路モデル１００，２００の双方が、実製品の周波数特性と一致することを確認した。
　次に、交流電圧に各種のＤＣバイアス電圧を重畳して測定した。
　図１３は、１．２ＶのＤＣバイアス電圧を重畳した場合の測定結果を示す線図であり、図１４は、３．１５ＶのＤＣバイアス電圧を重畳した場合の測定結果を示す線図であり、図１５は、６．３ＶのＤＣバイアス電圧を重畳した場合の測定結果を示す線図である。
　交流電圧に１．２ＶのＤＣバイアス電圧を重畳して測定したところ、図１３の（ａ）に示すように、実製品のインピーダンス曲線Ｚ０と等価回路モデル２００のインピーダンス曲線Ｚ２と等価回路モデル１００のインピーダンス曲線Ｚ１とがほぼ一致した。
　また、３．１５ＶのＤＣバイアス電圧を重畳して測定したところ、図１４の（ａ）に示すように、実製品のインピーダンス曲線Ｚ０と等価回路モデル２００のインピーダンス曲線Ｚ２とは一致しなかった。しかし、等価回路モデル１００のインピーダンス曲線Ｚ１は、実製品のインピーダンス曲線Ｚ０とほぼ一致した。
　ＥＳＲ特性については、図１３の（ｂ）及び図１４の（ｂ）に示すように、等価回路モデル１００のＥＳＲ曲線Ｅ１と等価回路モデル２００のＥＳＲ曲線Ｅ２とが、低周波領域において、実製品のＥＳＲ曲線Ｅ０から共に外れてきている。
　そして、交流電圧に、実製品の定格電圧である６．３ＶのＤＣバイアス電圧を重畳して測定したところ、図１５の（ａ）に示すように、等価回路モデル２００のインピーダンス曲線Ｚ２が、実製品のインピーダンス曲線Ｚ０から大きく外れた。しかし、等価回路モデル１００のインピーダンス曲線Ｚ１は、実製品のインピーダンス曲線Ｚ０とほぼ一致していた。
　すなわち、ＤＣバイアス電圧を大きくしていくと、等価回路モデル２００では、精度が劣化していくが、等価回路モデル１００では、ＤＣバイアス電圧を定格電圧である６．３Ｖまで大きくしても、実製品の周波数特性と高精度で一致することを確認することができた。
　　ＥＳＲ特性については、図１５の（ｂ）に示すように、等価回路モデル１００のＥＳＲ曲線Ｅ１と等価回路モデル２００のＥＳＲ曲線Ｅ２とが、低周波領域において、実製品のＥＳＲ曲線Ｅ０から共に大きく外れてきている。
　その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
（実施例３）
　次に、この発明の第３実施例について説明する。
　この実施例は、ＳＰＩＣＥモデルＭ１のＳＰＩＣＥモデルＭ１２の構成を異ならしめた点が、上記第２実施例と異なる。
　上記第２実施例で導出された等価回路モデル１００では、図１５の（ａ）に示したように、ＤＣバイアス電圧を定格電圧である６．３Ｖまで印加した場合であっても、実製品の周波数特性と高精度で一致する。
　しかし、ＥＳＲ特性については、図１５の（ｂ）に示すように、等価回路モデル１００のＥＳＲ曲線Ｅ１が、１００ＫＨｚ程度の低周波領域において、実製品のＥＳＲ曲線Ｅ０から大きく外れてしまう。
　そこで、この実施例では、ＤＣバイアス電圧を高くした場合であっても、ＥＳＲが、実製品のＥＳＲと一致する等価回路モデルを例示した。
　図１６は、この発明の第３実施例に係る等価回路モデルに適用されるコンデンサ等価回路のＳＰＩＣＥモデル図である。
　図１６に示すように、この実施例では、ＳＰＩＣＥモデルＭ１において、基本回路であるＳＰＩＣＥモデルＭ１１のＲ，Ｃ，Ｌ構成は変更せず、各素子の数値のみ変更した。一方、多段回路部分であるＳＰＩＣＥモデルＭ１２′については、Ｒ，Ｃ，Ｌ構成及び各素子の数値の双方を第２実施例のＳＰＩＣＥモデルＭ１２から大きく変更して、ＥＳＲ特性の向上を図っている。
　具体的には、ＳＰＩＣＥモデルＭ１２′は、ＲＣＬ並列回路を４段と、ＲＬ並列回路を３段と、ＲＣ並列回路を５段とを、ＳＰＩＣＥモデルＭ１１に直列に接続した構成になっている。
　ここで、抵抗Ｒ１００，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１００の機能を、それぞれ、２ｍｅｇ（Ω），１．８３ｅ－０３（Ω），０．８１ｅ－０３（Ω），０．４０ｅ－０３（Ω），０．９５ｅ－０２（Ω），２．０５ｅ－０２（Ω），１．３７ｅ－０１（Ω），５．２４ｅ＋００（Ω），１．４７ｅ＋０１（Ω），１．７０ｅ＋００（Ω），６．４２ｅ－０２（Ω），６．６６ｅ－０３（Ω），９．１７ｅ－０４（Ω），３．００ｅ＋０１（Ω），２．００ｅ＋６（Ω）に設定し、キャパシタＣ４５，Ｃ５，Ｃ９，Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ１５の機能をそれぞれ、５．３４ｅ－０５（Ｆ），３．０５ｅ－０５（Ｆ），１．９２ｅ－１１（Ｆ），１．４０ｅ－４（Ｆ），１．３７ｅ－４（Ｆ），２．８５ｅ－４（Ｆ），２．７０ｅ－４（Ｆ），１．９５ｅ－４（Ｆ），５．３１ｅ－１２（Ｆ）に設定し、インダクタＬ２，Ｌ４，Ｌ５，Ｌ６，Ｌ７，Ｌ８，Ｌ９，Ｌ１５の機能をそれぞれ、１．８５ｅ－１０（Ｈ），２．２７ｅ－１１（Ｈ），１．８５ｅ－１１（Ｈ），２．５２ｅ－１０（Ｈ），４．３７ｅ－１１（Ｈ），２．５１ｅ－１１（Ｈ），４．０７ｅ－１１（Ｈ），４．７７ｅ－１１（Ｈ）に設定した。
　図１７は、図１６に示すＳＰＩＣＥモデルＭ１にした場合の測定結果を示す線図である。
　 周波数１００ＫＨｚ～８．５ＧＨｚの交流電圧に６．３ＶのＤＣバイアス電圧を重畳した電圧を、実製品に印加して、そのときのインピーダンスとＥＳＲを実測すると共に、上記第２実施例の等価回路モデル１００と、上記ＳＰＩＣＥモデルＭ１２′を有したこの実施例の等価回路モデル（以下、「等価回路モデル１００′」と記す）とに印加して、そのときのインピーダンスとＥＳＲを求めるシミュレーションを行った。
　すると、図１７の（ａ）に示すように、実製品のインピーダンス曲線Ｚ０と等価回路モデル１００のインピーダンス曲線Ｚ１と等価回路モデル１００′のインピーダンス曲線Ｚ１′とがほぼ一致した。すなわち、等価回路モデル１００，１００′は、ＤＣバイアス電圧を定格電圧である６．３Ｖまで印加しても、実製品の周波数特性と高精度で一致する。
　そして、ＥＳＲ特性については、図１７の（ｂ）に示すように、等価回路モデル１００のＥＳＲ曲線Ｅ１が、低周波領域において、実製品のＥＳＲ曲線Ｅ０から共に大きく外れているのに対し、この実施例の等価回路モデル１００′のＥＳＲ曲線Ｅ１′は、低周波領域においても、実製品のＥＳＲ曲線Ｅ０とほぼ一致している。
　このように、この実施例の等価回路モデル１００′を用いれば、ＤＣバイアス電圧の変化に拘わらず、広い周波数範囲で、インピーダンスだけでなくＥＳＲも、実製品と高精度に一致させることができる。
　その他の構成、作用及び効果は、上記第２実施例と同様であるので、その記載は省略する。
（参考例１）
　上記第１実施例で説明したように、この発明の等価回路モデルは、少なくともコンデンサ等価回路部Ｓ１～電流源電流生成部Ｓ４を備えることで実現可能であり、その具体例として、回路シミュレータであるＳＰＩＣＥを用いた等価回路モデルを、上記第２実施例及び第３実施例で例示した。
　しかし、ＤＣバイアス電圧に対応して静電容量が変化するコンデンサに対するモデルは、上記第２及び第３実施例の等価回路モデルだけではない。同じコンデンサであっても、使用する用途に応じて等価回路モデルに求められる精度が異なるので、等価回路モデルには、使用用途に応じた回路構成が要求される。
　ここでは、使用用途に応じて適用可能な等価回路モデルを図１８～図２０に例示する。
　なお、図１８及び図１９に例示した等価回路モデルにおいて、電流源に置き換える素子は「Ｃ１」のキャパシタ素子である。
　２素子のＲＣ回路で構築する場合には、例えば、図１８の（ａ）～（ｆ）に示すようなモデルが考えられ、ＲＬ回路と図示しないＣ１素子とで構築する場合には、図１９の（ａ）～（ｆ）に示すようなモデルが考えられる。
　さらに、Ｒ，Ｃ，Ｌの３素子で構築する場合には、図２０の（ａ）～（ｆ）に示すようなモデルが考えられる。
　これらのモデルを参考にすることで、各種用途に対応した等価回路モデルを構築することができる。
　なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
　例えば、上記実施例では、積層セラミックコンデンサについての等価回路モデルを例示したが、コンデンサは、ＤＣバイアス電圧に応じて静電容量が変化するものであれば、この発明を適用することが可能であり、積層セラミックコンデンサに限るものではない。
　１…積層セラミックスコンデンサ、　２，３…電極、　４…セラミック、　５，６…外部電極、　１１…基本回路、　１２…多段回路、　Ａ１…電流源、　Ｃ１～Ｃｎ…キャパシタ、　Ｉ…電流、　Ｉ１…基準電流、　Ｉ２…倍率、　Ｌ１～Ｌｎ…インダクタ、　Ｍ１…モデル、　Ｍ１～Ｍ４，Ｍ１１，Ｍ１２，Ｍ１２′…ＳＰＩＣＥモデル、　Ｒ１～Ｒｎ…抵抗、　Ｓ１，Ｓ１′…コンデンサ等価回路部、　Ｓ２…基準電流生成部、　Ｓ３…倍率生成部、　Ｓ４…電流源電流生成部。　

Claims (3)

  1. 　ＲＣ回路又はＲＣＬ回路のいずれかである基本回路と、ＲＣ回路，ＲＬ回路又はＲＣＬ回路のいずれかの回路を上記基本回路に複数段接続して成る多段回路とを有し、上記基本回路のキャパシタ素子が電流源に置き換えられたコンデンサ等価回路部と、
    　次式（１）に基づいて、上記コンデンサ等価回路部に印加される交流電圧を単位容量のコンデンサに印加した場合に生成される基準電流を算出する基準電流生成部と、
    　　　Ｉ1＝Ｃref×（ｄ／ｄｔ）×Ｖ1　　　　　　　　　　…（１）
    　　但し、Ｉ1：基準電流、Ｃref：単位容量の理想コンデンサ、ｄ／ｄｔ：微分演算子、Ｖ1：上記コンデンサ等価回路部に印加される交流電圧
    　次式（２）に基づいて、上記コンデンサ等価回路部に印加されるＤＣバイアス電圧を変数とする倍率を算出する倍率生成部と、
    　Ｉ2＝（ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ　）　　　　　　　　　　　　　　　　　　　　　　　　　　　　 　…（２）
    　　但し、Ｉ2：倍率、Ｖ2：上記コンデンサ等価回路部に印加されるＤＣバイアス電圧、ａ0＋ａ1×Ｖ2＋ａ2×Ｖ22 ＋ａ3×Ｖ23 ＋…＋ａn×Ｖ２ｎ：実測の静電容量とＤＣバイアス電圧との相関から導出したＶ2のｎ次多項式
    　次式（３）に基づいて、上記電流源で生成する電流を算出する電流源電流生成部と、
    　　　Ｉ＝Ｉ2×Ｉ1　　　　　　　　　　　　　　　…（３）
    　　但し、Ｉ：電流源で生成する電流
    　を具備することを特徴とする等価回路モデル。
  2. 　請求項１に記載の等価回路モデルを機能させるプログラムであって、
    　上記コンデンサ等価回路部を構築する第１のステップと、上記基準電流生成部を機能させる第２のステップと、上記倍率生成部を機能させる第３のステップと、上記電流源電流生成部を機能させる第４のステップと
    　を具備することを特徴とするプログラム。
  3. 　請求項２に記載のプログラムを格納した、
    　ことを特徴とする記憶媒体。
PCT/JP2011/076117 2010-12-29 2011-11-11 等価回路モデル，プログラム及び記録媒体 WO2012090602A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012550775A JP5510853B2 (ja) 2010-12-29 2011-11-11 等価回路モデル導出回路，等価回路モデル導出方法，プログラム及び記録媒体
CN201180062820.8A CN103282904B (zh) 2010-12-29 2011-11-11 等效电路模型，程序以及存储介质
EP11853966.7A EP2660737A4 (en) 2010-12-29 2011-11-11 EQUIVALENT CIRCUIT MODEL, PROGRAM AND RECORDING MEDIUM
US13/929,541 US9563728B2 (en) 2010-12-29 2013-06-27 Equivalent circuit model, program, and recording medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010294558 2010-12-29
JP2010-294558 2010-12-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/929,541 Continuation US9563728B2 (en) 2010-12-29 2013-06-27 Equivalent circuit model, program, and recording medium

Publications (1)

Publication Number Publication Date
WO2012090602A1 true WO2012090602A1 (ja) 2012-07-05

Family

ID=46382723

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/076117 WO2012090602A1 (ja) 2010-12-29 2011-11-11 等価回路モデル，プログラム及び記録媒体

Country Status (5)

Country Link
US (1) US9563728B2 (ja)
EP (1) EP2660737A4 (ja)
JP (1) JP5510853B2 (ja)
CN (1) CN103282904B (ja)
WO (1) WO2012090602A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761349A (zh) * 2013-07-29 2014-04-30 合肥工业大学 一种基于风电机组概率同调性的风电场等值建模方法
WO2014185293A1 (ja) * 2013-05-14 2014-11-20 株式会社村田製作所 コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル
WO2015015910A1 (ja) * 2013-07-29 2015-02-05 株式会社村田製作所 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム
KR20150138396A (ko) * 2013-05-14 2015-12-09 가부시키가이샤 무라타 세이사쿠쇼 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
US9355210B2 (en) 2012-04-04 2016-05-31 Murata Manufacturing Co., Ltd. Method for deriving equivalent circuit model of capacitor
JP2018060516A (ja) * 2016-09-30 2018-04-12 太陽誘電株式会社 コンデンサの等価回路の構築方法，シミュレーション方法及びその装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755015B2 (en) * 2017-08-21 2020-08-25 Semiconductor Components Industries, Llc Agnostic model of semiconductor devices and related methods
US11501049B1 (en) * 2018-09-28 2022-11-15 Cadence Design Systems, Inc. Systems and methods for modeling interactions of power and signals in a multi-layered electronic structure
DE102019212808A1 (de) * 2019-08-27 2021-03-04 Robert Bosch Gmbh Verfahren und Vorrichtung zum Bereitstellen eines Verhaltensmodells für die Simulation von elektromagnetischen Störemissionen einer elektrischen bzw. elektronischen Komponente
CN117517792B (zh) * 2023-10-31 2024-06-07 盐城工学院 一种用于新能源电容器的容量自动检测装置及检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002259482A (ja) 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd コンデンサの等価回路モデル導出方法、シミュレータ、及び記憶媒体
JP2002329840A (ja) * 2001-02-27 2002-11-15 Fujitsu Ltd 回路シミュレーション方法及び装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI276811B (en) 2004-05-26 2007-03-21 Sanyo Electric Co Recording medium with equivalent circuit model of storage element stored, recording medium for deriving program, deriving device, recording medium for simulation program, simulation device, design method, and method and device for deciding quality
JP4383251B2 (ja) * 2004-05-26 2009-12-16 三洋電機株式会社 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置。
US8099269B2 (en) * 2007-10-09 2012-01-17 Globalfoundries Inc. Two-step simulation methodology for aging simulations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002259482A (ja) 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd コンデンサの等価回路モデル導出方法、シミュレータ、及び記憶媒体
JP2002329840A (ja) * 2001-02-27 2002-11-15 Fujitsu Ltd 回路シミュレーション方法及び装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2660737A4 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355210B2 (en) 2012-04-04 2016-05-31 Murata Manufacturing Co., Ltd. Method for deriving equivalent circuit model of capacitor
KR101616037B1 (ko) 2013-05-14 2016-04-27 가부시키가이샤 무라타 세이사쿠쇼 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델
KR20150133296A (ko) * 2013-05-14 2015-11-27 가부시키가이샤 무라타 세이사쿠쇼 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델
KR20150138396A (ko) * 2013-05-14 2015-12-09 가부시키가이샤 무라타 세이사쿠쇼 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
KR101616036B1 (ko) 2013-05-14 2016-04-27 가부시키가이샤 무라타 세이사쿠쇼 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
WO2014185293A1 (ja) * 2013-05-14 2014-11-20 株式会社村田製作所 コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル
US10650180B2 (en) 2013-05-14 2020-05-12 Murata Manufacturing Co., Ltd. Capacitor simulation method and capacitor nonlinear equivalent circuit model
WO2015015910A1 (ja) * 2013-07-29 2015-02-05 株式会社村田製作所 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム
CN105453088A (zh) * 2013-07-29 2016-03-30 株式会社村田制作所 考虑到施加交流电压的电容器的静电电容值决定方法及程序
CN103761349A (zh) * 2013-07-29 2014-04-30 合肥工业大学 一种基于风电机组概率同调性的风电场等值建模方法
JP5999266B2 (ja) * 2013-07-29 2016-09-28 株式会社村田製作所 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム
US10184967B2 (en) 2013-07-29 2019-01-22 Murata Manufacturing Co., Ltd. Method of determining capacitance value of capacitor while taking applied alternating voltage into consideration, and program
JP2018060516A (ja) * 2016-09-30 2018-04-12 太陽誘電株式会社 コンデンサの等価回路の構築方法，シミュレーション方法及びその装置
JP7063552B2 (ja) 2016-09-30 2022-05-09 太陽誘電株式会社 コンデンサの等価回路の構築方法，シミュレーション方法及びその装置

Also Published As

Publication number Publication date
US20140012559A1 (en) 2014-01-09
CN103282904B (zh) 2016-01-20
EP2660737A4 (en) 2016-02-24
CN103282904A (zh) 2013-09-04
JPWO2012090602A1 (ja) 2014-06-05
EP2660737A1 (en) 2013-11-06
JP5510853B2 (ja) 2014-06-04
US9563728B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
WO2012090602A1 (ja) 等価回路モデル，プログラム及び記録媒体
KR101616036B1 (ko) 인덕터의 시뮬레이션 방법 및 인덕터의 비선형 등가 회로 모델
US8718987B2 (en) Circuit simulation model of capacitor, constructing method of simulation model, method of circuit simulation, circuit simulator
US10650180B2 (en) Capacitor simulation method and capacitor nonlinear equivalent circuit model
US20180096088A1 (en) Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor
Kapoulea et al. Realizations of simple fractional-order capacitor emulators with electronically-tunable capacitance
JP2002259482A (ja) コンデンサの等価回路モデル導出方法、シミュレータ、及び記憶媒体
Alpaslan et al. Bandwidth expansion methods of inductance simulator circuits and voltage-mode biquads
JP7063552B2 (ja) コンデンサの等価回路の構築方法，シミュレーション方法及びその装置
US7107198B2 (en) Automatic generation of reduced-size circuit models including inductive interaction
JP5999266B2 (ja) 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム
Joshana et al. An electronically tunable fractional order inductor employing VD-EXCCII
Sandoval-Ibarra et al. Design of 2nd order low-pass active filters by preserving the physical meaning of design variables
Rose Type-E pulse-forming-network theory and synthesis
CN106777728B (zh) 一种复共轭有理函数对的实现电路及实现方法
Tokic et al. Elimination of overshooting effects and suppression of numerical oscillations in transformer transient calculations
Tewari et al. Design and Realization of Fractional Low-Pass Filter of 1.5 Order Using a Single Operational Transresistance Amplifier
Brandstetter et al. Design of frequency filters by method of synthetic immittance elements with current conveyors
bin Md Idros A design of butterworth low pass filter's layout basideal filter approximation on the ideal filter approximation
Wang et al. Design and representation of parameterized layouts for octagonal spiral inductors
CN115544932A (zh) 一种电感器等效电路建模方法
Kumar et al. Fractional quadrature oscillator using VDTAs with grounded capacitors
Ratier et al. Algebraic Derivation of the Oscillation Condition of High–Q Quartz Crystal Oscillators
JP2018074229A (ja) 正弦波発生回路
JP2003122810A (ja) シミュレーション方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11853966

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012550775

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011853966

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE