CN110022200A - 具有线平衡点的非理想压控型忆阻混沌电路 - Google Patents
具有线平衡点的非理想压控型忆阻混沌电路 Download PDFInfo
- Publication number
- CN110022200A CN110022200A CN201910178839.7A CN201910178839A CN110022200A CN 110022200 A CN110022200 A CN 110022200A CN 201910178839 A CN201910178839 A CN 201910178839A CN 110022200 A CN110022200 A CN 110022200A
- Authority
- CN
- China
- Prior art keywords
- voltage
- controlled type
- memristor
- circuit
- ideal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明提供一种具有线平衡点的非理想压控型忆阻混沌电路,包括两部分:非理想压控型忆阻W和规范型蔡氏电路。通过将改进型的压控型忆阻W替换规范型蔡氏电路二极管,得到四阶自治忆阻混沌电路。该电路具有位于忆阻状态变量的线平衡点,实现具有线平衡点忆阻混沌电路,用于混沌振荡信号的产生。
Description
技术领域
本发明涉及混沌系统信号发生器技术领域,特别是涉及一种具有线平衡点的非理想压控型忆阻混沌电路。
背景技术
忆阻有着天然的非线性和可塑性,可以与其他电路元件有机结合,可构建出基于忆阻的混沌振荡电路。基于忆阻的混沌振荡电路有着比传统的非线性电路更为复杂的混沌特性,这也为非线性混沌电路应用开辟新的篇章。
以往报道的忆阻混沌电路主要有理想压控型忆阻混沌电路或非理想压控型忆阻混沌电路两种。常见的二次非线性非理想压控型忆阻通常是在电容两端引入负反馈电阻以稳定工作点,本文提出的非理想压控性忆阻通过将电阻与电容串联实现通过调节电阻阻值就能限制放大倍数,有效防止运放进入非法工作状态。本发明通过将提出的忆阻引入非线性电路中构造出一种具有线平衡点的混沌电路,而之前报到的非理想压控型忆阻混沌电路只具有孤立平衡点。
发明内容
本发明所要解决的技术问题是:为了克服现有技术中的不足,本发明提供一种具有线平衡点的非理想压控型忆阻混沌电路,通过将非理想压控型忆阻与规范型蔡氏电路耦合,实现具有线平衡点忆阻混沌电路,用于混沌振荡信号的产生。
本发明解决其技术问题所要采用的技术方案是:一种具有线平衡点的非理想压控型忆阻混沌电路,在规范型蔡氏电路的基础上,通过将非理想压控型忆阻W取代蔡氏二极管得到主电路图。由负阻R与电容C2并联构成RC滤波电路,经电感L级联,再耦合电容C1与非理想压控型忆阻W组成的并联网络,1端和1'端分别为非理想压控型忆阻W的输入端和输出端。
非理想压控型忆阻W等效电路模型,由输入端I、输出端I'、电压跟随器U1、积分器U2、电阻Ra和Rb、电容C0、两个乘法器M1、M2,负电阻Rc组成,积分器U2可采用运算放大器。
具体连接方式如下:电压跟随器U1的同向输入端与非理想压控型忆阻W的输入端I直接相连,电压跟随器U1的反向输入端连接到电压跟随器U1的输出端,再串接电阻Ra,同时,电阻Ra的另一端连接到运算放大器U2的反向输入端,U2的同向输入端接地。由电阻Rb与电容C0组成的串联网络一端连接到积分器U2的反向输入端,另一端连到积分器U2的输出端。乘法器M1的两个输入端与积分器U2的输出端相连,乘法器M1的输出端连接乘法器M2的一个输入端,乘法器M2的另一输入端连接非理想压控型忆阻W的输入端I,负电阻Rc一端连接非理想压控型忆阻W的输入端I,另一端连接乘法器M2的输出端,由乘法器M2与负电阻Rc组成并联网络连接到非理想压控型忆阻W的输入端I。
数学建模:非理想压控型忆阻W等效电路模型的关系式可描述为:
其中,m=Rb/Ra,g代表乘法器M1和M2的总增益,v与i分别代表忆阻两端的电压和电流,v0是C0两端的电压。
根据上述电路,利用电路的本构关系、基尔霍夫电压定律和电流定律列写状态方程为:
其中,v0、v1、v2、iL分别为电容C0、C1、C2两端的电压和流经电感L的电流。
平衡点分析:令式(2)等号左边为零,可以求出平衡点P为:
P={(v0,v1,v2,v3)|v1=v2=v3=0,v0=μ} (3)
其中,μ是一个任意的实常数。不难看出,该忆阻电路存在线平衡点,存在稳定域和不稳定域。当平衡点在不稳定域出现的时候意味着混沌产生。
本发明的有益效果是:本发明提供的一种具有线平衡点的非理想压控型忆阻混沌电路,通过将改进型的压控型忆阻W替换规范型蔡氏电路二极管,得到四阶自治忆阻混沌电路,将非理想压控型忆阻与规范型蔡氏电路耦合,实现具有线平衡点忆阻混沌电路。该忆阻电路平衡点位于忆阻状态变量所对应的坐标轴上,且平衡点集稳定性取决于忆阻器初始状态,可以产生更强的伪随机性,有利于混沌振荡信号的保密通讯应用。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1非理想压控型忆阻规范型蔡氏电路;
图2非理想压控型忆阻W等效电路模型;
图3(a)非理想压控型忆阻规范型蔡氏电路在v0-v2平面上相轨图;
图3(b)非理想压控型忆阻规范型蔡氏电路数值仿真时域图;
图4(a)PSIM电路在v0-v2平面上相轨图;
图4(b)PSIM电路仿真时域图。
具体实施方式
现在结合附图对本发明作详细的说明。此图为简化的示意图,仅以示意方式说明本发明的基本结构,因此其仅显示与本发明有关的构成。
本发明的一种具有线平衡点的非理想压控型忆阻混沌电路,通过将非理想压控型忆阻W取代蔡氏二极管得到如图1所示的主电路图。由负阻R与电容C2并联构成RC滤波电路,经电感L级联,再耦合电容C1与非理想压控型忆阻W组成的并联网络,图中,I端和I'端分别为非理想压控型忆阻W的输入端和输出端。
非理想压控型忆阻W等效电路模型如图2所示,由电压跟随器U1、积分器U2、两个乘法器M1、M2,负电阻Rc组成。具体连接方式如下:电压跟随器U1同向输入端与1端直接相连,反向输入端连接到输出端,再连接电阻Ra,同时,电阻Ra的另一端连接到运算放大器U2的反向输入端,U2的同向输入端接地。由电阻Rb与电容C0组成的串联网络一端连接到运算放大器U2的反向输入端,另一端连到放大器U2的输出端。乘法器M1的两个输入端与U2的输出端口相连,输出端连接乘法器M2,由乘法器M2与负电阻Rc组成并联网络连接到1端。
数学建模:图2所示的非理想压控型忆阻W等效电路模型的关系式可描述为:
其中,m=Rb/Ra,g代表乘法器M1和M2的总增益,v与i分别代表忆阻两端的电压和电流,v0是C0两端的电压。
根据如图1所示的电路,利用电路的本构关系以及基尔霍夫电压定律和电流定律列写状态方程为:
其中,v0、v1、v2、iL分别为电容C0、C1、C2两端的电压和流经电感L的电流。
平衡点分析:令式(2)等号左边为零,可以求出平衡点P为
P={(v0,v1,v2,v3)|v1=v2=v3=0,v0=μ} (3)
其中,μ是一个任意的实常数。不难看出,该忆阻电路存在线平衡点,存在稳定域和不稳定域。当平衡点在不稳定域出现的时候意味着混沌产生。
数值仿真和电路仿真:对于初始条件(0,0,10-6,0),选择电路参数为C0=1nF,C1=C2=10nF,L=20mH,R=4kΩ,Ra=2kΩ,Rb=2kΩ,Rc=0.5kΩ,g=0.1在MATLAB和PSIM中分别得到如图3(a)和3(b),图4(a)和4(b)所示相轨图和时域图,图3(a)是MATLAB中v0-v2平面上混沌吸引子,图3(b)与之对应的状态变量v0的时域图,图4(a)是PSIM中电容C0两端电压v0和电容C2两端电压v2平面上的相轨图,图4(b)是电容C0两端电压v0的时域图。
该结果进一步证实了非理想压控型忆阻与规范型蔡氏电路耦合可产生混沌现象,可用于混沌振荡信号的产生。
以上述依据本发明的理想实施例为启示,通过上述的说明内容,相关的工作人员完全可以在不偏离本发明的范围内,进行多样的变更以及修改。本项发明的技术范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范围。
Claims (3)
1.一种具有线平衡点的非理想压控型忆阻混沌电路,其特征在于:包括非理想压控型忆阻W、负阻R、电容C1和C2和电感L,其中,
负阻R与电容C2并联构成RC滤波电路,经电感L级联,再耦合电容C1与非理想压控型忆阻W组成的并联网络,得到四阶自治忆阻混沌电路。
2.如权利要求1所述的具有线平衡点的非理想压控型忆阻混沌电路,其特征在于:所述非理想压控型忆阻W的等效电路模型包括输入端I、输出端I'、电压跟随器U1、积分器U2、电阻Ra和Rb、电容C0、乘法器M1和M2以及负电阻Rc,其中,
电压跟随器U1的同向输入端与非理想压控型忆阻W的输入端I直接相连,电压跟随器U1的反向输入端连接到电压跟随器U1的输出端,再串接电阻Ra,同时,电阻Ra的另一端连接到积分器U2的反向输入端,积分器U2的同向输入端接地;由电阻Rb与电容C0组成的串联网络一端连接到积分器U2的反向输入端,另一端连到积分器U2的输出端;乘法器M1的两个输入端与积分器U2的输出端相连,乘法器M1的输出端连接乘法器M2的一个输入端,乘法器M2的另一输入端连接非理想压控型忆阻W的输入端I,负电阻Rc一端连接非理想压控型忆阻W的输入端I,另一端连接乘法器M2的输出端。
3.如权利要求2所述的具有线平衡点的非理想压控型忆阻混沌电路,其特征在于:非理想压控型忆阻W等效电路模型的关系式为:
其中,m=Rb/Ra,g代表乘法器M1和M2的总增益,v与i分别代表忆阻两端的电压和电流,v0是C0两端的电压;
利用电路的本构关系以及基尔霍夫电压定律和电流定律列写状态方程为:
其中,v0、v1、v2、iL分别为电容C0、C1、C2两端的电压和流经电感L的电流;
平衡点分析:令式(2)等号左边为零,可以求出平衡点P为:
P={(v0,v1,v2,v3)|v1=v2=v3=0,v0=μ} (3)
其中,μ是一个任意的实常数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910178839.7A CN110022200A (zh) | 2019-03-11 | 2019-03-11 | 具有线平衡点的非理想压控型忆阻混沌电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910178839.7A CN110022200A (zh) | 2019-03-11 | 2019-03-11 | 具有线平衡点的非理想压控型忆阻混沌电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110022200A true CN110022200A (zh) | 2019-07-16 |
Family
ID=67189426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910178839.7A Pending CN110022200A (zh) | 2019-03-11 | 2019-03-11 | 具有线平衡点的非理想压控型忆阻混沌电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110022200A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117318623A (zh) * | 2023-09-12 | 2023-12-29 | 常州大学 | 一种对偶规范蔡氏振荡器的电路 |
CN117318623B (zh) * | 2023-09-12 | 2024-06-21 | 常州大学 | 一种对偶规范蔡氏振荡器的电路 |
-
2019
- 2019-03-11 CN CN201910178839.7A patent/CN110022200A/zh active Pending
Non-Patent Citations (1)
Title |
---|
BOCHENG BAO等: "Initial conditions-related dynamical behaviors in PI-type memristor emulator-based canonical Chua’s circuit", 《CIRCUIT WORLD》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117318623A (zh) * | 2023-09-12 | 2023-12-29 | 常州大学 | 一种对偶规范蔡氏振荡器的电路 |
CN117318623B (zh) * | 2023-09-12 | 2024-06-21 | 常州大学 | 一种对偶规范蔡氏振荡器的电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106130713B (zh) | 一种具有双忆阻器的最简四维自治混沌系统及实现电路 | |
CN104573183B (zh) | 忆容器的实现电路以及任意阶次忆容器电路的实现方法 | |
CN107947914A (zh) | 一种基于分数阶忆阻器的混沌电路 | |
CN105681020A (zh) | 一种基于无平衡点忆阻系统的超混沌隐藏振荡电路 | |
CN107743024A (zh) | 基于忆阻器的二阶低通滤波电路 | |
CN105530083A (zh) | 一种基于文氏桥振荡器的压控型忆阻混沌电路 | |
CN108418674A (zh) | 一种含有串联忆阻器的五维混沌电路 | |
Petrzela et al. | Implementation of constant phase elements using low-Q band-pass and band-reject filtering sections | |
Chang et al. | Realization of current-mode transfer function using second-generation current conveyors | |
Groenewold | Noise and group delay in active filters | |
CN107565928A (zh) | 一种高倍增系数的电容倍增器 | |
CN110022200A (zh) | 具有线平衡点的非理想压控型忆阻混沌电路 | |
CN105227293A (zh) | 一种基于文氏桥振荡器的仅含两个运放的无感混沌电路 | |
CN108304157A (zh) | 基于忆阻器的积分器运算电路 | |
CN106685376A (zh) | 一种分数阶电感电路 | |
Komanapalli et al. | OTRA based second and third order sinusoidal oscillators and their phase noise performance | |
CN106100820B (zh) | 幅频可调混沌信号发生器 | |
CN110224809A (zh) | 一种基于pi型忆阻器的三阶非自治混沌信号发生器 | |
CN208063218U (zh) | 一种含有串联忆阻器的五维混沌电路 | |
CN103888239B (zh) | Rc振荡器和lc谐振回路构成的混沌电路 | |
CN106921344A (zh) | 一种基于广义忆阻的自激振荡混沌系统 | |
CN110289944A (zh) | 一种基于二极管桥忆阻器的Sallen-Key HPF电路 | |
CN204102401U (zh) | 一种用于模拟忆阻元件的实验装置 | |
CN105406958B (zh) | 一种电流型网格多涡卷混沌电路 | |
CN207753729U (zh) | 五阶压控忆阻蔡氏混沌信号发生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190716 |