CN103324979A - 一种可编程阈值电路 - Google Patents

一种可编程阈值电路 Download PDF

Info

Publication number
CN103324979A
CN103324979A CN2013102682640A CN201310268264A CN103324979A CN 103324979 A CN103324979 A CN 103324979A CN 2013102682640 A CN2013102682640 A CN 2013102682640A CN 201310268264 A CN201310268264 A CN 201310268264A CN 103324979 A CN103324979 A CN 103324979A
Authority
CN
China
Prior art keywords
field effect
effect transistor
memristor
resistance
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102682640A
Other languages
English (en)
Other versions
CN103324979B (zh
Inventor
刘洋
胡绍刚
徐艳飞
董华
吴霜毅
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201310268264.0A priority Critical patent/CN103324979B/zh
Publication of CN103324979A publication Critical patent/CN103324979A/zh
Application granted granted Critical
Publication of CN103324979B publication Critical patent/CN103324979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及集成电路和神经网络领域,其针对传统技术中应用于神经网络中的电路具有管子数目多、成本高、功耗大、不便于集成的缺陷,提出一种结构简单、成本低、功耗小、便于集成的可编程阈值电路;该电路包括神经元场效应管,所述神经元场效应管包括多个控制栅,还包括与所述神经元场效应管的控制栅相等个数的权值调整电路单元,所述权值调整电路单元与所述控制栅一一对应连接,所述权值调整电路单元用于对神经元场效应管的突触权值进行调整,所述神经元场效应管为N型神经元场效应管或者P型神经元场效应管。本发明适用于人工神经网络中。

Description

一种可编程阈值电路
技术领域
本发明涉及集成电路和神经网络领域,特别涉及一种可编程阈值电路,用于对神经元进行时序可塑性的权值调节功能的模拟,也是对神经元两种工作状态(学习态、计算态)的模拟。
背景技术
随着数字计算机在模糊模式识别、联想记忆和自我学习等方面遇到了难以解决的困难,神经网络计算重新得到了人们的重视,人工神经网络也应运而生。人工神经网络是指在电子系统基本上,以与生物脑相似的方式运作的计算系统。人工神经网络在处理单元之间创建连接,处理单元的功能基本上等价于生物脑的神经元。所以神经网络搭建的基础是性能优良的神经元电路。众所周知,人的大脑有近千亿个神经元和10多万亿神经突触,信号可以沿着不同的方向进行传递。大脑神经元并行处理信息,即可以同时进行工作。神经元之间通过突触结构相互连接起来。前一个神经元通过轴突的末梢与后一个神经元的树突连接,两神经元相接触的部位就是突触。突触是神经元之间信息传递与信息存储的部位,是人类学习和记忆的基础。一个神经元的轴突末梢经过多次分支,每一小支的末端膨大呈杯状或球状,这叫做突触小体。突触小体可以与多个神经元的细胞体或树突相接触,形成突触。突触由突触前膜、突触间隙和突触后膜三部分构成。神经元之间通过突触传递神经信号,每个突触都具有一定的传递效率,也称为联系强度或者连接权值,突触传递效率高,则前级神经元轴突上的信号容易传递给后级神经元,反之,则不容易传递,因此,不同的传递效率意味着神经网络不同的状态,神经网络正是利用这些不同的状态来存储信息,实现记忆功能。另一方面,神经元之间突触的传递效率可以通过神经活动进行动态调节,这种突触传递效率变化的特性称为突触可塑性,当突触前神经元的刺激引起突触后神经元的兴奋,突触发生长时程增强效应(LTP,Long Term Potentiation),这种效应体现在突出传递效率提高,权值变大,两神经元之间的连接更紧密,突触前膜与突触后膜之间的电导变大。反之突触则发生长时程抑制效应(LTD,Long Term Depression),此效应体现在突触传递效率变低,权值变小,突触前膜与突触后膜之间的电导变小。正是由于突触的可塑性,人体神经网络才具备了自我学习的功能。
而所谓的神经元场效应管是一种多栅结构的场效应管。该结构由Tadashi Shibata在专利[EP0739041A2]中提出的,其结构示意图如图1所示,其结构特点在于:具有多个控制栅(G1、G2、G3、G4、G5),便于同时接入多路输入信号,另外在栅氧化层中还存在一个浮栅;各个控制栅通过电容的耦合关系控制浮栅上的电荷分布,在假设浮栅上的净电荷量等于0的前提下,使得浮栅靠近控制栅的一面与靠近衬底的一面上分布的电荷量大小相等,极性相反。而浮栅靠近衬底一面的电荷分布又对半导体表面的沟道电荷进行耦合,控制半导体表面是否发生强反型,从而实现场效应管的开关特性,据此达到模拟神经元信息传递特性的目的。像常规的场效应管一样,神经元场效应管结构如果是N沟道导电,我们称之为N型神经元场效应管(N-_neuMOS),如果是P沟道导电,我们称之为P型神经元场效应管(P_neuMOS)。同时在此专利当中,作者提出了几种基于该神经元场效应管的应用结构:把神经元场效应管通过串联一个线性电阻接地或者接到VDD,并把线性电阻的非接地端或者非接VDD端通过导线引出作为输出电压的结构,例图见图2;另外也提出了把对称的N型与P型神经元场效应管串联,并共用控制栅的结构,例图见图3,由于此结构类似于我们常规的互补型场效应管(CMOS)的结构,可以将其称之为互补型神经元场效应管。
近年来,随着科技的发展,科研人员对人大脑工作原理的探索不断加深。目前为止,已经有很多电路结构被发明出来模拟大脑的功能,但是性能低下,成本很高。而且绝大部分人工神经元都是单纯基于普通场效应管的基础上搭建的电路,这类电路普遍具有管子数目多,经济成本高,电路功耗大,不便于大规模集成等等的缺点。
发明内容
本发明所要解决的技术问题是:针对传统技术中应用于神经网络中的电路具有管子数目多、成本高、功耗大、不便于集成的缺陷,提出一种结构简单、成本低、功耗小、便于集成的可编程阈值电路,可应用于人工神经网络中。
本发明解决上述技术问题采用的方案是:一种可编程阈值电路,包括神经元场效应管,所述神经元场效应管包括多个控制栅,该可编程阈值电路还包括与所述神经元场效应管的控制栅相等个数的权值调整电路单元,所述权值调整电路单元与所述控制栅一一对应连接,所述权值调整电路单元用于对神经元场效应管的突触权值进行调整,所述神经元场效应管为N型神经元场效应管或者P型神经元场效应管。
具体的,所述权值调整电路单元包括忆阻器和电阻,所述忆阻器的顶电极接输入信号,其底电极连接控制栅,并通过电阻接地。
或者,所述权值调整电路单元包括第一忆阻器和第二忆阻器,所述第一忆阻器的顶电极接输入信号,其底电极连接控制栅;所述第二忆阻器的顶电极连接控制栅,其底电极接地。
或者,所述权值调整电路单元包括电阻和忆阻器,所述电阻的一端接输入信号,其另一端连接控制栅;所述忆阻器的顶电极连接控制栅,其底电极接地。
或者,所述权值调整电路单元包括第一电阻和第二电阻,所述第一电阻的一端接输入信号,其另一端连接控制栅,并通过第二电阻接地。
此外,本发明还要求保护另外一种可编程阈值电路,包括神经元场效应管,该神经元场效应管为由对称的N型神经元场效应管和P型神经元场效应管串联而成的互补型神经元场效应管;N型神经元场效应管上的控制栅与P型神经元场效应管上的控制栅一一对应连接,形成多个控制栅对,该可编程阈值电路还包括与所述控制栅对个数相等的权值调整电路单元,所述权值调整电路单元与所述控制栅对一一对应连接,所述权值调整电路单元用于对神经元场效应管的突触权值进行调整。
具体的,所述权值调整电路单元包括忆阻器和电阻,所述忆阻器的顶电极接输入信号,其底电极连接控制栅对,并通过电阻接地。
或者,所述权值调整电路单元包括电阻和忆阻器,所述电阻的一端接输入信号,另一端连接控制栅对;所述忆阻器的顶电极连接控制栅对,其底电极接地。
需要说明的是,本发明中所述的“多个”是指至少两个。
本发明的有益效果是:通过引入权值调整电路单元可实现对神经元场效应管的突触权值调整,本发明通过多栅神经元场效应管的电容耦合效应实现了多路模拟信号的相加,十分简易的模拟了神经元信号的相加特性,又通过神经元场效应管的开关特性模拟了神经元的阈值特性;并且本发明的各个信号输入端由于控制栅的隔离效应而相互之间没有干扰,也就不会发生输入端之间的电流回流现象;本发明结构简单,成本低廉,功耗小,易于大规模集成。
附图说明
图1为现有技术的专利中提出的一种N型神经元场效应管结构示意图;
图2为现有技术的专利中提出的一种神经元场效应管的应用示意图;
图3为现有技术中的专利中提出的另一种神经元场效应管的应用示意图;
图4为本发明中实施例一的可编程阈值电路结构示意图;
图5为忆阻器模型的I-V特性曲线图;
图6为在学习态下,对忆阻器进行编程仿真的波形示意图;
图7为对忆阻器的阻值编程到300欧姆时,在计算态下的仿真波形示意图;
图8为对忆阻器的阻值编程到1.5K欧姆时,在计算态下的仿真波形示意图;
图9为本发明中实施例二的可编程阈值电路结构示意图;
图10为本发明中实施例三的可编程阈值电路结构示意图;
图11为本发明中实施例四的可编程阈值电路结构示意图;
图12为本发明中实施例五的可编程阈值电路结构示意图;
图13为本发明中实施例六的可编程阈值电路结构示意图;
图14为本发明中实施例七的可编程阈值电路结构示意图;
图15为本发明中实施例八的可编程阈值电路结构示意图。
具体实施方式
本发明提出一种结构简单、成本低、功耗小、便于集成的可编程阈值电路,在该电路中,通过引入权值调整电路单元可实现对神经元场效应管的突触权值调整。本发明中的可编程阈值电路包括神经元场效应管和权值调整电路单元,对于神经元场效应管为N型神经元场效应管或P型神经元场效应管来说,所述权值调整电路单元的个数与神经元场效应管上的控制栅的个数相等,所述权值调整电路单元与所述控制栅一一对应连接;针对神经元场效应管为由对称的N型神经元场效应管和P型神经元场效应管串联而成的互补型神经元场效应管的情况来说,N型神经元场效应管上的控制栅与P型神经元场效应管上的控制栅一一对应连接,形成多个控制栅对;权值调整电路单元的个数与控制栅对的个数相等,所述权值调整电路单元与所述控制栅一一对应连接。
下面结合附图及实施例对本发明的方案作进一步的描述:
实施例一:
如图4所示,在本例中,神经元场效应管为N型神经元场效应管,其漏端接电压源VDD,源端通过电阻R6接地;每个权值调整电路单元都是由忆阻器和电阻构成,忆阻器的顶电极接输入信号,底电极接神经元场效应管的控制栅,从而控制该控制栅的电压,且其底电极通过电阻接地;整个电路的输出信号由神经元场效应管的源端电压引出。
从图4中可以看出,由忆阻器M1和电阻R1构成的权值调整电路单元与神经元场效应管的第一个控制栅相连,M1接输入信号V1;由忆阻器M2和电阻R2构成的权值调整电路单元与神经元场效应管的第二个控制栅相连,M2接输入信号V2;由忆阻器M3和电阻R3构成的权值调整电路单元与神经元场效应管的第三个控制栅相连,M3接输入信号V3;由忆阻器M4和电阻R4构成的权值调整电路单元与神经元场效应管的第四个控制栅相连,M4接输入信号V4;由忆阻器M5和电阻R5构成的权值调整电路单元与神经元场效应管的第五个控制栅相连,M5接输入信号V5。
由于在本发明中使用了忆阻器这个器件,为了验证其阻值可编程性,我们需要获取忆阻器的I-V特性曲线。在电路连接时,电压源正极接在忆阻器正电极上,电压源负极接在忆阻器负电极上。仿真时分别设定了忆阻器所加电压在0到40毫秒和0到80毫秒的时间内均匀地从0伏增加到5伏。与此同时测量忆阻器的电流,最终得到了如图5所示的I-V特性曲线。可以看出:刚开始在电阻很大的时候,两种情况的忆阻器阻值随电压变化不大。后来,40毫秒的条件下,当外加电压达到2伏左右时阻值减小速率明显变快,3.1伏左右阻值减小速率达到最大,最后电阻达到最小值,并保持不变;80毫秒的条件下,当达到1.5伏左右时阻值减小速率明显变快,2.2伏左右阻值减小的速率达到最大,最后电阻达到相同的最小值,并保持不变。由图5可知,忆阻器的阻值确实具有可编程性,而且当编程电压变化范围一定时候,电压变化所消耗的时间也是很重要的因素。
因而,本发明中的可编程阈值电路在学习态时,通过外部的突触可塑性控制电路对忆阻器施加的大电压或者大电流进行忆阻器阻值编程,调整其电阻达到所需的电阻值,从而实现权值的调整功能。
可编程阈值电路在计算态时,输入的神经信号加载在本发明的可编程阈值电路的各个输入端,把忆阻器负电极电压传给控制栅,通过神经元场效应管电容的耦合作用实现神经元场效应管输入信号之间的叠加,以此控制神经元场效应管的开启与关闭,输出神经元场效应管源端电压作为输出电压。通过输出电压的高低来表示神经元的兴奋与否。
图6展示了在基于线性漂移模型的忆阻器模块上加脉冲编程信号,脉冲信号源的正极接在忆阻器的正电极上,负极接在忆阻器的负电极上时,该忆阻器两端的电流和电压随时间的变化。所加脉冲的脉冲宽度为1.5毫秒,脉冲大小为1伏,所加脉冲频率为333赫兹,由于阻值的大小等于电压除以电流,所以图6表明在外加编程信号的作用下,忆阻器的阻值能够从初始的10k欧姆以曲线的形式减小到300欧姆。有必要说明的是,如果明显提高编程脉冲的大小以及占空比,就可以大大缩短编程时间的长短,而这根据实际需求进行操作。
当处于计算态时,把输入神经信号加到本发明图4结构的输入端,通过忆阻器和线性电阻的分压效果,使得加在N型神经元场效应管控制栅端口的电压与输入电压有一个权值关系。此时应当注意到,神经信号相对于编程信号是很小的一个信号,编程信号的脉冲宽度可以是神经信号的几个甚至上十个数量级的倍数关系,而且编程信号的大小也可能远大于神经信号。所以由于神经信号很小,不会像编程信号那样造成忆阻器阻值的明显变化,而是几乎无变化。这些信号通过电容的耦合效应控制N型神经元场效应管开启与关闭。此过程中有一个等效的栅电压Vg:
Vg = R 1 C 1 ( R 1 + M 1 ) C V 1 + R 2 C 2 ( R 2 + M 2 ) C V 2 + R 3 C 3 ( R 3 + M 3 ) C V 3 + R 4 C 4 ( R 4 + M 4 ) C V 4 + R 5 C 5 ( R 5 + M 5 ) C V 5
公式中的Ci(i>0)表示N型神经元场效应管的第i个控制栅与浮栅的耦合电容。
Figure BDA00003428299100052
其中C0表示浮栅与衬底之间的耦合电容。若令Vg式子里面每个求和项中Vi前面部分等于wi,即
Figure BDA00003428299100053
以此来表示神经元突触的权值,那么Vg的公式变成以下形式:
Vg=w1V1+w2V2+w3V3+w4V4+w5V5
通过这个式子也看出通过改变忆阻器Mi的阻值可以进行突触权值的调节。在计算态时,权值是恒定的,所以计算态时的Vg是只跟输入Vi相关的值。然后把Vg与N型神经元场效应管的阈值Vthd(大约0.9伏)进行比较,如果Vg大于Vthd则N型神经元场效应管导通,此时输出电压被VDD拉高,输出高电平。否则,N型神经元场效应管处于断开状态,输出低电平。通过输出电平的高低就实现了信号的传输,也就实现了神经元兴奋与否的电路模拟,即:如果输出高电平表明神经元处于兴奋状态,如果输出低电平表明神经元处于抑制状态。
本实例中,在计算态时,设定了图4中忆阻器M1到M5的阻值编程到300欧姆,电阻R1到R5阻值设定为1k欧姆,R6设定为10k欧姆,Ci/C(i>0)的值设定为0.1,输入电压脉冲宽度设定为10纳秒,脉冲大小设定为3伏,周期设定为25M赫兹,VDD令其等于3.3伏,Cadence仿真结果如图7所示,表明神经元处于兴奋状态。
本实例中,在计算态时,设定图5中忆阻器M1到M5的阻值编程到1.5k欧姆,电阻R1到R5阻值设定为1k欧姆,R6设定为10k欧姆,Ci/C(i>0)的值设置为0.1,输入电压脉冲宽度设定为10纳秒,脉冲大小设定为3伏,周期设定为25M赫兹,VDD令其等于3.3伏,Cadence仿真结果如图8所示,表明神经元处于抑制状态。
本实例中,改变忆阻器M1到M5的阻值,电阻R1到R5阻值设定为1k欧姆,R6设定为10k欧姆,Ci/C(i>0)的值设定为0.1,输入电压脉冲宽度设定为10纳秒,脉冲大小设定为3伏,周期设定为25M赫兹,VDD等于3.3伏。
最终得到如下表格:
M1 M2 M3 M4 M5 Vout
300欧姆 300欧姆 300欧姆 300欧姆 300欧姆 H
1.5k欧姆 300欧姆 300欧姆 300欧姆 300欧姆 H
1.5k欧姆 1.5k欧姆 300欧姆 300欧姆 300欧姆 H
1.5k欧姆 1.5k欧姆 1.5k欧姆 300欧姆 300欧姆 L
1.5k欧姆 1.5k欧姆 1.5k欧姆 1.5k欧姆 300欧姆 L
1.5k欧姆 1.5k欧姆 1.5k欧姆 1.5k欧姆 1.5k欧姆 L
据此说明通过学习态的编程去改变忆阻器阻值能够达到改变突触权值的目的;通过固定忆阻器的阻值来达到模拟固定突触权值,从而得到计算态的信息传递特性,最终实现了神经元信号的传输,成功模拟神经元的兴奋状态(H)或者抑制状态(L)。
除了实施例一中的经典电路结构外,本发明中的可编程阈值电路还有以下几种变形情况:
实施例二:
如图9所示,本例中的可编程阈值电路结构与图4中的结构相似,权值调整电路单元都是由忆阻器和电阻构成,区别是本例中的忆阻器和电阻的位置相当于在图4的基础上进行了互换;神经元场效应管仍然为N型神经元场效应管,其漏端接电压源VDD,源端通过电阻R6接地;每个权值调整电路单元都是由忆阻器和电阻构成,电阻的一端接输入信号,另一端接控制栅,忆阻器的顶电极接控制栅,底电极接地。
从图9中可以看出,由忆阻器M1和电阻R1构成的权值调整电路单元与神经元场效应管的第一个控制栅相连,R1接输入信号V1;由忆阻器M2和电阻R2构成的权值调整电路单元与神经元场效应管的第二个控制栅相连,R2接输入信号V2;由忆阻器M3和电阻R3构成的权值调整电路单元与神经元场效应管的第三个控制栅相连,R3接输入信号V3;由忆阻器M4和电阻R4构成的权值调整电路单元与神经元场效应管的第四个控制栅相连,R4接输入信号V4;由忆阻器M5和电阻R5构成的权值调整电路单元与神经元场效应管的第五个控制栅相连,R5接输入信号V5。
实施例三:
如图10所示,本例中的可编程阈值电路结构与图4中的结构相似,区别在于将图4的权值调整电路单元中的电阻都替换成了忆阻器,即本例中的权值调整电路单元是由第一忆阻器和第二忆阻器构成;本例中神经元场效应管仍然为N型神经元场效应管,其漏端接电压源VDD,源端通过电阻R1接地。
从图10中可以看出,由忆阻器M1和忆阻器M6构成的权值调整电路单元与神经元场效应管的第一个控制栅相连,M1接输入信号V1;忆阻器M2和忆阻器M7构成的权值调整电路单元与神经元场效应管的第二个控制栅相连,M2接输入信号V2;由忆阻器M3和忆阻器M8构成的权值调整电路单元与神经元场效应管的第三个控制栅相连,M3接输入信号V3;由忆阻器M4和忆阻器M9构成的权值调整电路单元与神经元场效应管的第四个控制栅相连,M4接输入信号V4;由忆阻器M5和忆阻器M10构成的权值调整电路单元与神经元场效应管的第五个控制栅相连,M5接输入信号V5。
实施例四:
如图11所示,本例中的可编程阈值电路结构与图4中的结构相似,区别在于将图4中的权值调整电路单元中的忆阻器都替换为电阻,即本例中的权值调整电路单元是由第一电阻和第二电阻构成;本例中的神经元场效应管仍然为N型神经元场效应管,其漏端接电压源VDD,源端通过电阻R11接地。
从图11中可以看出,由电阻R1和电阻R6构成的权值调整电路单元与神经元场效应管的第一个控制栅相连,R1接输入信号V1;电阻R2和电阻R7构成的权值调整电路单元与神经元场效应管的第二个控制栅相连,R2接输入信号V2;由电阻R3和电阻R8构成的权值调整电路单元与神经元场效应管的第三个控制栅相连,R3接输入信号V3;由电阻R4和电阻M9构成的权值调整电路单元与神经元场效应管的第四个控制栅相连,R4接输入信号V4;由电阻R5和电阻R10构成的权值调整电路单元与神经元场效应管的第五个控制栅相连,R5接输入信号V5。
实施例五:
如图12所示,本例中的可编程阈值电路中的权值调整电路单元由电阻、忆阻器混合使用而成;本例中的神经元场效应管仍然为N型神经元场效应管,其漏端接电压源VDD,源端通过电阻R5接地。
从图12中可以看出,由忆阻器M1和忆阻器M2构成的权值调整电路单元与神经元场效应管的第一个控制栅相连,M1接输入信号V1;由电阻R1和电阻R2构成的权值调整电路单元与神经元场效应管的第二个控制栅相连,R1接输入信号V2;由忆阻器M3和电阻R3构成的权值调整电路单元与神经元场效应管的第三个控制栅相连,M3接输入信号V3;由电阻R4和忆阻器M4构成的权值调整电路单元与神经元场效应管的第四个控制栅相连,R4接输入信号V4;由忆阻器M5和忆阻器M6构成的权值调整电路单元与神经元场效应管的第五个控制栅相连,M5接输入信号V5。
实施例六:
如图13所示,本例中的可编程阈值电路是基于P型神经元场效应管的电路,其源端通过电阻R6接电压源VDD,其漏端接地,该电路中的权值调整电路单元均是由电阻和忆阻器组成;
从图13中可以看出,由电阻R1和忆阻器M1构成的权值调整电路单元与神经元场效应管的第一个控制栅相连,R1接输入信号V1;由电阻R2和忆阻器M2构成的权值调整电路单元与神经元场效应管的第二个控制栅相连,R2接输入信号V2;由电阻R3和忆阻器M3构成的权值调整电路单元与神经元场效应管的第三个控制栅相连,R3接输入信号V3;由电阻R4和忆阻器M4构成的权值调整电路单元与神经元场效应管的第四个控制栅相连,R4接输入信号V4;由电阻R5和忆阻器M5构成的权值调整电路单元与神经元场效应管的第五个控制栅相连,R5接输入信号V5。
实施例七:
如图14所示,本例中的可编程阈值电路是基于对称的N型神经元场效应管和P型神经元场效应管串联而成的互补型神经元场效应管,N型神经元场效应管上的控制栅与P型神经元场效应管上的控制栅一一对应连接,形成多个控制栅对;
从图14中可以看出,由忆阻器M1和电阻R1构成的权值调整电路单元与互补型神经元场效应管的第一个控制栅对相连,M1接输入信号V1;由忆阻器M2和电阻R2构成的权值调整电路单元与互补型神经元场效应管的第二个控制栅对相连,M2接输入信号V2;由忆阻器M3和电阻R3构成的权值调整电路单元与互补型神经元场效应管的第三个控制栅对相连,M3接输入信号V3;由忆阻器M4和电阻R4构成的权值调整电路单元与互补型神经元场效应管的第四个控制栅对相连,M4接输入信号V4;由忆阻器M5和电阻R5构成的权值调整电路单元与互补型神经元场效应管的第五个控制栅对相连,M5接输入信号V5。
实施例八:
如图15所示,本例中的可编程阈值电路是基于对称的N型神经元场效应管和P型神经元场效应管串联而成的互补型神经元场效应管,N型神经元场效应管上的控制栅与P型神经元场效应管上的控制栅一一对应连接,形成多个控制栅对;
从图15中可以看出,由电阻R1和忆阻器M1构成的权值调整电路单元与互补型神经元场效应管的第一个控制栅对相连,R1接输入信号V1;由电阻R2和忆阻器M2构成的权值调整电路单元与互补型神经元场效应管的第二个控制栅对相连,R2接输入信号V2;由电阻R3和忆阻器M3构成的权值调整电路单元与互补型神经元场效应管的第三个控制栅对相连,R3接输入信号V3;由电阻R4和忆阻器M4构成的权值调整电路单元与互补型神经元场效应管的第四个控制栅对相连,R4接输入信号V4;由电阻R5和忆阻器M5构成的权值调整电路单元与互补型神经元场效应管的第五个控制栅对相连,R5接输入信号V5。
需要说明的是,本发明要求保护的方案包含但不仅限于上述实施例,本领域的技术人员在不脱离本发明精神实质情况下根据上述实施例的描述所做出的等同修改/替换,皆在本发明的保护范围之内。

Claims (8)

1.一种可编程阈值电路,包括神经元场效应管,所述神经元场效应管包括多个控制栅,其特征在于,该可编程阈值电路还包括与所述神经元场效应管的控制栅相等个数的权值调整电路单元,所述权值调整电路单元与所述控制栅一一对应连接,所述权值调整电路单元用于对神经元场效应管的突触权值进行调整,所述神经元场效应管为N型神经元场效应管或者P型神经元场效应管。
2.如权利要求1所述的一种可编程阈值电路,其特征在于,所述权值调整电路单元包括忆阻器和电阻,所述忆阻器的顶电极接输入信号,其底电极连接控制栅,并通过电阻接地。
3.如权利要求1所述的一种可编程阈值电路,其特征在于,所述权值调整电路单元包括第一忆阻器和第二忆阻器,所述第一忆阻器的顶电极接输入信号,其底电极连接控制栅;所述第二忆阻器的顶电极连接控制栅,其底电极接地。
4.如权利要求1所述的一种可编程阈值电路,其特征在于,所述权值调整电路单元包括电阻和忆阻器,所述电阻的一端接输入信号,其另一端连接控制栅;所述忆阻器的顶电极连接控制栅,其底电极接地。
5.如权利要求1所述的一种可编程阈值电路,其特征在于,所述权值调整电路单元包括第一电阻和第二电阻,所述第一电阻的一端接输入信号,其另一端连接控制栅,并通过第二电阻接地。
6.一种可编程阈值电路,包括神经元场效应管,该神经元场效应管为由对称的N型神经元场效应管和P型神经元场效应管串联而成的互补性神经元场效应管;N型神经元场效应管上的控制栅与P型神经元场效应管上的控制栅一一对应连接,形成多个控制栅对,其特征在于,该可编程阈值电路还包括与所述控制栅对个数相等的权值调整电路单元,所述权值调整电路单元与所述控制栅对一一对应连接,所述权值调整电路单元用于对神经元场效应管的突触权值进行调整。
7.如权利要求6所述的一种可编程阈值电路,其特征在于,所述权值调整电路单元包括忆阻器和电阻,所述忆阻器的顶电极接输入信号,其底电极连接控制栅对,并通过电阻接地。
8.如权利要求6所述的一种可编程阈值电路,其特征在于,所述权值调整电路单元包括电阻和忆阻器,所述电阻的一端接输入信号,另一端连接控制栅对;所述忆阻器的顶电极连接控制栅对,其底电极接地。
CN201310268264.0A 2013-06-28 2013-06-28 一种可编程阈值电路 Active CN103324979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310268264.0A CN103324979B (zh) 2013-06-28 2013-06-28 一种可编程阈值电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310268264.0A CN103324979B (zh) 2013-06-28 2013-06-28 一种可编程阈值电路

Publications (2)

Publication Number Publication Date
CN103324979A true CN103324979A (zh) 2013-09-25
CN103324979B CN103324979B (zh) 2017-02-01

Family

ID=49193705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310268264.0A Active CN103324979B (zh) 2013-06-28 2013-06-28 一种可编程阈值电路

Country Status (1)

Country Link
CN (1) CN103324979B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715283A (zh) * 2015-04-08 2015-06-17 兰州理工大学 一种模拟神经元互连系统及采用该系统的可编程神经元阵列芯片
CN106250983A (zh) * 2016-10-18 2016-12-21 中国科学院深圳先进技术研究院 神经元电路
CN107273973A (zh) * 2015-10-23 2017-10-20 株式会社半导体能源研究所 半导体装置及电子设备
CN110197688A (zh) * 2019-04-23 2019-09-03 杭州电子科技大学 一种忆阻器电路
CN111527502A (zh) * 2017-07-31 2020-08-11 森田公司 用于部分数字再训练的系统和方法
CN112183734A (zh) * 2019-07-03 2021-01-05 财团法人工业技术研究院 神经元电路
CN112884141A (zh) * 2021-04-16 2021-06-01 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN114004343A (zh) * 2021-12-31 2022-02-01 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030055796A1 (en) * 2001-08-29 2003-03-20 Honeywell International Inc. Combinatorial approach for supervised neural network learning
CN101404499A (zh) * 2008-11-05 2009-04-08 宁波大学 一种基于神经mos管的新型反相器
CN102543172A (zh) * 2012-02-27 2012-07-04 北京大学 一种适用于神经元电路的阻变忆阻器的控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030055796A1 (en) * 2001-08-29 2003-03-20 Honeywell International Inc. Combinatorial approach for supervised neural network learning
CN101404499A (zh) * 2008-11-05 2009-04-08 宁波大学 一种基于神经mos管的新型反相器
CN102543172A (zh) * 2012-02-27 2012-07-04 北京大学 一种适用于神经元电路的阻变忆阻器的控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张跃军等: "基于神经MOS管的新型反相器设计", 《华东理工大学学报(自然科学版)》 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715283B (zh) * 2015-04-08 2018-09-11 兰州理工大学 一种模拟神经元互连系统及采用该系统的可编程神经元阵列芯片
CN104715283A (zh) * 2015-04-08 2015-06-17 兰州理工大学 一种模拟神经元互连系统及采用该系统的可编程神经元阵列芯片
US10922605B2 (en) 2015-10-23 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11893474B2 (en) 2015-10-23 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107273973A (zh) * 2015-10-23 2017-10-20 株式会社半导体能源研究所 半导体装置及电子设备
CN107273973B (zh) * 2015-10-23 2022-07-05 株式会社半导体能源研究所 半导体装置及电子设备
CN106250983B (zh) * 2016-10-18 2019-02-12 中国科学院深圳先进技术研究院 神经元电路
CN106250983A (zh) * 2016-10-18 2016-12-21 中国科学院深圳先进技术研究院 神经元电路
CN111527502A (zh) * 2017-07-31 2020-08-11 森田公司 用于部分数字再训练的系统和方法
CN111527502B (zh) * 2017-07-31 2023-12-08 森田公司 用于部分数字再训练的系统和方法
CN110197688A (zh) * 2019-04-23 2019-09-03 杭州电子科技大学 一种忆阻器电路
CN112183734A (zh) * 2019-07-03 2021-01-05 财团法人工业技术研究院 神经元电路
CN112884141A (zh) * 2021-04-16 2021-06-01 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN112884141B (zh) * 2021-04-16 2022-10-21 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN114004343A (zh) * 2021-12-31 2022-02-01 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置
CN114004343B (zh) * 2021-12-31 2022-10-14 之江实验室 基于忆阻器脉冲耦合神经网络的最短路径获取方法及装置

Also Published As

Publication number Publication date
CN103324979B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN103324979A (zh) 一种可编程阈值电路
US11861489B2 (en) Convolutional neural network on-chip learning system based on non-volatile memory
CN105160401A (zh) 一种基于忆阻器阵列的wta神经网络及其应用
US20210049448A1 (en) Neural network and its information processing method, information processing system
CN109816096B (zh) 一种基于忆阻器的感知器神经网络电路及其调节方法
CN109447250A (zh) 一种基于忆阻器中电池效应的人工神经元
US20170243108A1 (en) Current Mirror Scheme for An Integrating Neuron Circuit
CN105913119A (zh) 行列互联的异构多核心类脑芯片及其使用方法
He et al. A discrete memristive neural network and its application for character recognition
Bennett et al. Contrasting advantages of learning with random weights and backpropagation in non-volatile memory neural networks
Yu et al. Log-domain time-multiplexed realization of dynamical conductance-based synapses
Bohnstingl et al. Biologically-inspired training of spiking recurrent neural networks with neuromorphic hardware
Chen et al. Competitive neural network circuit based on winner-take-all mechanism and online hebbian learning rule
CN115456157B (zh) 一种基于忆阻器的多感觉互联想记忆网络电路
US11977970B2 (en) Spintronic computing architecture and method
Huayaney et al. A VLSI implementation of a calcium-based plasticity learning model
Wang et al. Graphene nanoribbon-based synapses with versatile plasticity
Kendall et al. Deep learning in memristive nanowire networks
Dalgaty et al. The neuromorphic Mosaic: re-configurable in-memory small-world graphs
Hasan et al. Hardware model based simulation of spiking neuron using phase plane
Lam Neuromorphic semiconductor memory
CN115857871B (zh) 一种模糊逻辑全硬件计算电路及其设计方法
CN118052258A (zh) 一种神经形态脉冲编码电路
Rajakumari et al. 1T FDSOI Based LIF Neuron Without Reset Circuitry: A proposal and Investigation
CN110135571B (zh) 一种基于细胞突触结构的单层线性神经网络

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant