CN112329365A - 一种耦合双忆阻器高维隐藏信号发生系统 - Google Patents

一种耦合双忆阻器高维隐藏信号发生系统 Download PDF

Info

Publication number
CN112329365A
CN112329365A CN202011125139.0A CN202011125139A CN112329365A CN 112329365 A CN112329365 A CN 112329365A CN 202011125139 A CN202011125139 A CN 202011125139A CN 112329365 A CN112329365 A CN 112329365A
Authority
CN
China
Prior art keywords
operational amplifier
memristor
inverting input
circuit
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011125139.0A
Other languages
English (en)
Other versions
CN112329365B (zh
Inventor
刘立才
杜传红
祝凤侠
吴育辉
蒋宪邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dragon Totem Technology Hefei Co ltd
Shenzhen Shuiyi Technology Co.,Ltd.
Original Assignee
Anshun University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anshun University filed Critical Anshun University
Priority to CN202011125139.0A priority Critical patent/CN112329365B/zh
Publication of CN112329365A publication Critical patent/CN112329365A/zh
Application granted granted Critical
Publication of CN112329365B publication Critical patent/CN112329365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种耦合双忆阻器高维隐藏信号发生系统，包括：包括忆阻混沌电路系统、磁控忆阻器；通过所述忆阻混沌电路系统的若干个状态变量与所述磁控忆阻器进行非线性耦合，形成忆阻混沌系统，通过所述忆阻混沌系统产生高维隐藏信号。本发明将两个不同种类的忆阻器进行变量耦合，耦合后的系统非线性增强，电路在不同系统参数和系统初值条件下系统暂态过渡行为具有普通存在性，暂态跃迁行为表现出过渡状态数多达5个，系统复杂度和秘钥空间大大提高，有效保证了所产生的隐藏吸引子的准确性；同时，本发明利用分立RLC、运算放大器和模拟乘法器等元器件实现忆阻器功能，有效降低了系统的成本。

Description

一种耦合双忆阻器高维隐藏信号发生系统
技术领域
本发明涉及信号发生器电路设计技术领域，特别是涉及一种耦合双忆阻器高维隐藏信号发生系统。
背景技术
忆阻器是一个基本的无源二端电路元件，分成荷控忆阻器和磁控忆阻器两种。忆阻器作为一种新型非线性电子元器件，可作为混沌系统的非线性项，提高混沌系统维数，从而提高系统的复杂度。郑州轻工业学院提出了一种具有双忆阻器的简单四维自治混沌系统，系统中，两个忆阻器的连接方式为忆阻器与电感和电容的串并联，而非两个忆阻器变量之间的耦合；目前，还没有通过两忆阻器内部变量相互耦合的方式构成的信号发生系统，且现有物理上可实现的忆阻器为纳米级无源元件，整体造价高。
同时，隐藏吸引子是近些年来新提出的一类吸引子，在混沌系统的研究中起着至关重要的作用，而混沌系统在信息安全和保密通信等领域有着广泛的应用前景，由于通过忆阻器变量耦合方式组成的电路系统非线性更强，系统存在多个暂态和多稳态过程，极大地增加了所产生信号的复杂性，且耦合双忆阻器构成的系统随机性更强，所产生的密钥空间更大，因此，有必要提供一种基于耦合双忆阻器的隐藏信号发生系统。
发明内容
本发明的目的是提供一种耦合双忆阻器高维隐藏信号发生系统，以解决现有技术中存在的技术问题，能够有效保证所产生的隐藏吸引子的准确性，且系统成本低。
为实现上述目的，本发明提供了如下方案：本发明提供一种耦合双忆阻器高维隐藏信号发生系统，包括忆阻混沌电路系统、磁控忆阻器；所述忆阻混沌电路系统包括忆阻器，通过所述忆阻混沌电路系统的若干个状态变量与所述磁控忆阻器进行非线性耦合，形成忆阻混沌系统，通过所述忆阻混沌系统产生高维隐藏信号。
优选地，所述忆阻混沌电路系统的数学模型如式4所示：
Figure BDA0002733364980000021
式中，x、y为状态变量，z为忆阻的内部状态变量；λ、ξ、α、β和γ为系统参数，为常数，且λ＞0，ξ＞0，α＞0，β＞0，γ＜0；M(z)为忆阻，M(z)＝θz，θ为状态变量增益，且θ＜0，η为压缩常实系统，且η＞0。
优选地，所述忆阻混沌电路系统中忆阻器的实现电路包括：电压源Vα，两个运算放大器U1、U2，两个乘法器M1、M2，电阻R1、R2、Rα、Rβ、Rγ，电容器C3，反相电路-1、绝对值电路|·|；电压源Vα正极接地，电压源Vα负极接电阻Rα，电阻Rα另一端连接运算放大器U1的反相输入端；信号Vy作为乘法器M1的两个输入信号，乘法器M1的输出端连接电阻Rγ，电阻Rγ的另一端连接运算放大器U1的反相输入端；电容器C3一端与运算放大器U1的反相输入端连接，另一端与运算放大器U1的输出端连接；电阻Rβ一端与运算放大器U1的反相输入端连接，另一端串联反相电路-1、绝对值电路|·|后，与运算放大器U1的输出端连接；运算放大器U1的输出端作为乘法器M2的一个输入信号，信号Vy作为乘法器M2的另一个输入信号，乘法器M2的输出端连接电阻R1后接入运算放大器U2的反相输入端，电阻R2一端与运算放大器U2的反相输入端连接，另一端与运算放大器U2的输出端连接；运算放大器U1、U2的同相输入端均接地。
优选地，所述绝对值电路|·|包括两个运算放大器U3、U4，电阻Rabs1、Rabs2，二极管D1；绝对值电路|·|的输入信号是VZ，VZ信号通过电阻Rabs1与运算放大器U3的反相输入端连接；运算放大器U3的输出端与二极管D1的阳极连接，二极管D1的阴极与运算放大器U4的同相输入端连接；电阻Rabs2一端与运算放大器U3的反相输入端连接，另一端与二极管D1的阴极连接；运算放大器U4的反相输入端与运算放大器U4的输出端连接；运算放大器U3的同相输入端接地；运算放大器U4的输出端输出信号为|VZ|信号。
优选地，所述反相电路-1包括运算放大器U5，电阻R3、R4；电阻R3与运算放大器U5的反相输入端连接，电阻R4一端与运算放大器U5的反相输入端连接，另一端与运算放大器U5的输出端连接。
优选地，所述磁控忆阻器的数学模型如式6所示：
Figure BDA0002733364980000041
式中，g1、g2分别为乘法器M1、M2的增益，R2＝-ηθR1/g2，τ＝RC为时间常数。
优选地，所述磁控忆阻器的忆导W'(Vu)的等效电路包括：运算放大器U8，电阻Rm、Rn、R5、R6，乘法器M3，电容器C5，绝对值电路|·|；Vω作为乘法器M3的一个输入信号，Vω同时连接电阻Rm和电阻R5，电阻Rm和电阻Rn串联，电阻R5的另一端接入运算放大器U8的反相输入端，运算放大器U8的输出端信号为-Vu，U8的输出端连接绝对值电路|·|的一端，绝对值电路|·|的另一端作为乘法器M3的一个输入信号，电阻R6一端连接运算放大器U8的反相输入端另一端连接运算放大器U8的输出端，电容器C5一端连接运算放大器U8的反相输入端，另一端连接运算放大器U8的输出端，乘法器M3的输出端与电阻Rn连接，电阻Rm和电阻Rn的公共端为忆导W'(Vu)的输出电流iω。
优选地，所述耦合双忆阻器高维隐藏信号发生系统通过所述忆阻混沌电路系统的忆阻电路系统与所述磁控忆阻器的忆导电路耦合而成。
优选地，所述忆阻混沌电路系统中的忆阻器采用流控忆阻器。
本发明公开了以下技术效果：
(1)本发明将两个不同种类的忆阻器进行变量耦合，耦合后的系统非线性增强，电路在不同系统参数和系统初值条件下系统暂态过渡行为具有普通存在性，暂态跃迁行为表现出过渡状态数多达5个，系统复杂度和秘钥空间大大提高，有效保证了所产生的隐藏吸引子的准确性；
(2)本发明利用分立RLC、运算放大器和模拟乘法器等元器件实现忆阻器功能，有效降低了系统的成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明耦合双忆阻器高维隐藏信号发生系统结构示意图；
图2为本发明忆阻混沌电路系统中忆阻器的等效电路；其中图2(a)为忆阻M'(Vz)的等效电路，图2(b)为绝对值电路的等效电路，图2(c)为反相增益等效电路；
图3为本发明基于忆阻M'(Vz)的的忆阻混沌电路系统电路；
图4为本发明忆导W'(Vu)的等效电路；
图5为本发明忆阻器信号Vz与忆导W'(Vu)的耦合电路；
图6为本发明实施例中忆阻M'(Vz)和忆导W'(Vu)电路的输入输出关系图；其中，图6(a)为忆阻M'(Vz)电路的输入输出关系图，图6(b)为忆阻W'(Vu)电路的输入输出关系图；
图7为本发明实施例中电路系统(9)在Power Simulation平台的投影相图，其中图7(a)为Vy-Vu平面的投影图，图7(b)为Vx-Vu平面的投影图，图7(c)为Vz-Vw平面的投影图；
图8为本发明实施例中电路系统(9)的Matlab二维和三维相空间投影图；其中图8(a)为y-u相平面投影图，图8(b)为x-u相平面投影图，图8(c)为z-ω相平面投影图，图8(d)为x-y-ω三维相空间投影图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1所示，本实施例提供一种耦合双忆阻器高维隐藏信号发生系统，包括：忆阻混沌电路系统MEM_CS、磁控忆阻器；所述忆阻混沌电路系统MEM_CS采用流控忆阻器，所示流控忆阻器的忆阻函数M(x)为M(X)＝(M1(X),M2(X),M3(X),…,MN(X))；所述磁控忆阻器的忆导函数W(u)表示为W(u)＝(W1(u),W2(u),W3(u),…Wk(u))；通过将忆阻混沌电路系统MEM_CS某些状态变量与所述磁控忆阻器进行非线性耦合，形成更高维的忆阻混沌系统，用于产生高维隐藏信号。
所述忆阻混沌电路系统MEM_CS的数学模型如式(1)所示：
Figure BDA0002733364980000071
式中，x、y为状态变量，z为忆阻的内部状态变量；λ、ξ、α、β和γ为系统参数，为常数，且λ＞0，ξ＞0，α＞0，β＞0，γ＜0；M(z)为忆阻，M(z)＝θz，θ为状态变量增益，且θ＜0，忆阻M(z)的伏安特性关系满足式(2)：
Figure BDA0002733364980000072
式中，VM表示忆阻M(z)的输出信号。
为了使电路中信号大小满足理想运算放大器合理的线性放大范围，将状态变量x、y、z分别进行压缩处理，如式(3)所示：
Figure BDA0002733364980000073
式中，η为压缩常实系统，且η＞0，将式(3)代入式(1)，并重新改写回x、y、z，得式(4)：
Figure BDA0002733364980000074
由式(4)获取忆阻混沌电路系统对应电路方程，如式(5)所示：
Figure BDA0002733364980000081
式中，τ＝RC为电路时间常数；Vx、Vy、Vz分别对应式(4)中状态变量x、y、z；电阻
Figure BDA0002733364980000082
Figure BDA0002733364980000083
R为电路时间常数τ的确定过程中所选取的电阻值，g1为乘法器M1的增益；忆阻M'(Vz)＝M(ηVz)＝ηζVz。
根据电路基尔霍夫定律得到流控忆阻器的实现电路，如图2所示，其中图2(a)为忆阻M'(Vz)的等效电路，图2(b)为|Vz|的等效电路，图2(c)为输入信号为Sig时的反相增益等效电路，增益G＝-R4/R3＝-1。
从图2(a)可知，流控忆阻器的实现电路的电路组成为：电压源Vα，两个运算放大器U1、U2，两个乘法器M1、M2，电阻R1、R2、Rα、Rβ、Rγ，电容器C3，反相电路-1、绝对值电路|·|；电压源Vα正极接地，电压源Vα负极接电阻Rα，电阻Rα另一端连接运算放大器U1的反相输入端；信号Vy作为乘法器M1的两个输入信号，乘法器M1的输出端连接电阻Rγ，电阻Rγ的另一端连接运算放大器U1的反相输入端；电容器C3一端与运算放大器U1的反相输入端连接，另一端与运算放大器U1的输出端连接；电阻Rβ一端与运算放大器U1的反相输入端连接，另一端串联反相电路-1、绝对值电路|·|后，与运算放大器U1的输出端连接；运算放大器U1的输出端作为乘法器M2的一个输入信号，信号Vy作为乘法器M2的另一个输入信号，乘法器M2的输出端连接电阻R1后接入运算放大器U2的反相输入端，电阻R2一端与运算放大器U2的反相输入端连接，另一端与运算放大器U2的输出端连接；运算放大器U1、U2的同相输入端均接地。
由图2(b)可知，绝对值电路|·|包括两个运算放大器U3、U4，电阻Rabs1、Rabs2，二极管D1；绝对值电路|·|的输入信号是VZ，VZ信号通过电阻Rabs1与运算放大器U3的反相输入端连接；运算放大器U3的输出端与二极管D1的阳极连接，二极管D1的阴极与运算放大器U4的同相输入端连接；电阻Rabs2一端与运算放大器U3的反相输入端连接，另一端与二极管D1的阴极连接；运算放大器U4的反相输入端与运算放大器U4的输出端连接；运算放大器U3的同相输入端接地；运算放大器U4的输出端输出信号为|VZ|信号。
由图2(c)可知，反相电路-1包括运算放大器U5，电阻R3、R4；电阻R3与运算放大器U5的反相输入端连接，电阻R4一端与运算放大器U5的反相输入端连接，另一端与运算放大器U5的输出端连接。
由图2所得忆阻M'(Vz)等效电路可得忆阻混沌电路系统系统(5)的电路图如图3所示。
由图3可知，系统的第一个输入信号为Vx，Vx信号连接电阻Rξ1；第二个输入信号为Vy，Vy信号作为忆阻M'(Vz)的输入信号，忆阻器M'(Vz)的输出信号为VM，VM信号连接电阻Rξ2，电阻Rξ1和Rξ2串联后的公共端接入运算放大器U7的反相输入端，运算放大器U7的输出端信号Vy，-Vy信号连接电阻Rλ，Rλ的另一端接入运算放大器U6的反相输入端，运算放大器U6的输出端信号为Vx；电容器C1一端连接运算放大器U6的反相输入端，另一端连接运算放大器U6的输出端，电容C2一端连接运算放大器U7的反相输入端，另一端连接运算放大器U7的输出端。
其中，图3中的信号-Vy通过图2(c)中的Sig＝Vy，运算放大器U5的反相增益G＝-1得到。
磁控忆阻器的数学模型如式(6)所示：
Figure BDA0002733364980000101
式中，g1、g2分别为乘法器M1、M2的增益，R2＝-ηθR1/g2，τ＝RC为时间常数。
为使信号不超过理想运放的线性放大范围，仍以η为压缩系数，令u＝ηu'，ω＝ηω'，所对应的耦合用的磁控忆阻器的电路方程如式(7)所示：
Figure BDA0002733364980000102
式中，iω和ω分别为忆导W(u)的电流和端电压，u为忆导W(u)的内部变量，g为忆导增益，m、n为忆阻器参数。
由电路理论得到忆导W'(Vu)的等效电路，如图4所示。由图4可知，忆导W'(Vu)的电路包括运算放大器U8，电阻Rm、Rn、R5、R6，乘法器M3，电容器C5，绝对值电路|·|；Vω作为乘法器M3的一个输入信号，Vω同时连接电阻Rm和电阻R5，电阻Rm和电阻Rn串联，电阻R5的另一端接入运算放大器U8的反相输入端，运算放大器U8的输出端信号为-Vu，U8的输出端连接绝对值电路|·|的一端，绝对值电路|·|的另一端作为乘法器M3的一个输入信号，电阻R6一端连接运算放大器U8的反相输入端另一端连接运算放大器U8的输出端，电容器C5一端连接运算放大器U8的反相输入端，另一端连接运算放大器U8的输出端，乘法器M3的输出端与电阻Rn连接，电阻Rm和电阻Rn的公共端为忆导W'(Vu)的输出电流iω。
图4中|Vu|的电路实现采用图2(b)方法获得，R5＝R6＝R，g3为乘法器M3的增益。
根据耦合原理，将图3所示忆阻电路系统中的信号Vz与图4中忆导输入信号Vω进行相乘，形成非线性项VzVω，所述非线性项与忆导项进行相加耦合后，加上1V直流电压源作为直流控制项，形成如图5所示的忆阻器信号Vz与忆导W'(Vu)的耦合电路。
由图5可知，电路包括运算放大器U9，电阻Re、Rf，乘法器M4，电容器C4，电压源Ve，忆导电路W'(Vu)；Vω作为忆导电路W'(Vu)的输入信号，iω为忆导电路W'(Vu)的输出电流，忆导电路W'(Vu)的输出端与运算放大器U9的反相输入端连接；电压源Ve的负极通过电阻Re与运算放大器U9的反相输入端连接；-Vω作为乘法器M4的一个输入信号，Vz作为乘法器M4的另一个输入信号，乘法器M4的输出端通过电阻Rf与运算放大器U9的反相输入端连接；电容器C4一端与运算放大器U9的反相输入端连接，另一端与运算放大器U9的输出端连接；运算放大器U9的输出信号为Vω。
由电路知识可得，图5对应的电路方程如式(8)所示：
Figure BDA0002733364980000121
式中，τ＝RC为时间常数，
Figure BDA0002733364980000122
将忆阻电路系统(5)和忆导电路(8)进行耦合，形成5维电路系统，其对应电路方程如式(9)所示：
Figure BDA0002733364980000123
电路系统(9)对应的具体电路由图3和图5组成；其中，信号-Vω通过图2(c)中Sig＝Vω,G＝-1得到。
为进一步验证本发明耦合双忆阻器高维隐藏信号发生系统的有效性，本实施例采用Power Simulation(PSIM)电路设计与仿真软件进行电路搭建，并采用Matlab 2019b软件对耦合双忆阻器高维隐藏信号发生电路进行仿真。
电路搭建过程中，乘法器采用AD633，运算放大器采用AD711KN，二极管采用IN4148，电路采用±15V电源供电；设置λ＝7，ξ＝15.26，α＝2，β＝1，γ＝-1，θ＝-1，g＝20，m＝1，n＝0.1，η＝10，R＝10kΩ，C＝C1＝C2＝C3＝C4＝C5＝33nF，gi＝1,(i＝1,2,3,4)，Re＝5kΩ，Rf＝1kΩ，R3＝R4＝R5＝R6＝10kΩ，Rλ＝1.429kΩ，Rξ1＝Rξ2＝0.655kΩ，Rα＝50kΩ，Rβ＝10kΩ，Rγ＝1kΩ，Rm＝0.5kΩ，Rn＝0.5kΩ，R1＝10kΩ，R2＝100kΩ，Rabs1＝Rabs2＝200kΩ，Vα＝Ve＝1V。电路系统中各电容初值(Vx0,Vy0,Vz0,Vω0,Vu0)＝(1,-1,2,1,1)V。
图2、图4电路的输入输出关系图分别如图6(a)和6(b)所示；图6(a)为忆阻M'(Vz)的输入输出关系图，输入Vy＝Asin(π2f，A＝1.5V，f＝300Hz，电容初始值为8V，图2(a)中R1＝2R2。
图6(b)为忆导W'(Vu)输入输出关系图，VW＝Bsin(2πf)，B＝3V，f＝300Hz，电容初始值为1V。可见，忆阻M'(Vz)和忆导W'(Vu)输入与输出关系曲线均显示为典型的斜体“8”字型的紧磁滞回线，符合忆阻(导)元件的伏安特性关系。
PSIM仿真电路二维相平面投影图如图7所示，图中各相图展示出轨道运动具有较复杂的往返和折叠行为，并形成一定形状的混沌吸引子。
电路仿真过程中，设置仿真步长h＝0.01，仿真时间t＝5×104秒时，采用四阶-五阶Runge-Kutta算法即ode45算法求解数值解。当t∈(4.84×104,5×104)秒时，对应于二维和三维相空间投影图如图8所示，图8反映出系统轨线经过复杂的拉伸与折叠后形成具有一定形状新颖奇异吸引子。该吸引子形状与图7吻合度较高，证明了本发明电路设计的正确性。
本发明通过忆阻器变量耦合方式组成的电路系统非线性更强，系统存在多个暂态和多稳态过程，极大地增加了所产生信号的复杂性，且由耦合双忆阻器构成的系统随机性更强，所产生的密钥空间更大，保证了所产生的隐藏吸引子的准确性。进一步的，本发明利用分立RLC、运算放大器和模拟乘法器等元器件实现忆阻器功能，有效降低了系统成本。
以上所述的实施例仅是对本发明的优选方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (9)

1.一种耦合双忆阻器高维隐藏信号发生系统，其特征在于，包括忆阻混沌电路系统、磁控忆阻器；所述忆阻混沌电路系统包括忆阻器，通过所述忆阻混沌电路系统的若干个状态变量与所述磁控忆阻器进行非线性耦合，形成忆阻混沌系统，通过所述忆阻混沌系统产生高维隐藏信号。
2.根据权利要求1所述的耦合双忆阻器高维隐藏信号发生系统，其特征在于，所述忆阻混沌电路系统的数学模型如式4所示：
Figure FDA0002733364970000011
式中，x、y为状态变量，z为忆阻的内部状态变量；λ、ξ、α、β和γ为系统参数，为常数，且λ＞0，ξ＞0，α＞0，β＞0，γ＜0；M(z)为忆阻，M(z)＝θz，θ为状态变量增益，且θ＜0，η为压缩常实系统，且η＞0。
3.根据权利要求2所述的耦合双忆阻器高维隐藏信号发生系统，其特征在于，所述忆阻混沌电路系统中忆阻器的实现电路包括：电压源Vα，两个运算放大器U1、U2，两个乘法器M1、M2，电阻R1、R2、Rα、Rβ、Rγ，电容器C3，反相电路-1、绝对值电路|·|；电压源Vα正极接地，电压源Vα负极接电阻Rα，电阻Rα另一端连接运算放大器U1的反相输入端；信号Vy作为乘法器M1的两个输入信号，乘法器M1的输出端连接电阻Rγ，电阻Rγ的另一端连接运算放大器U1的反相输入端；电容器C3一端与运算放大器U1的反相输入端连接，另一端与运算放大器U1的输出端连接；电阻Rβ一端与运算放大器U1的反相输入端连接，另一端串联反相电路-1、绝对值电路|·|后，与运算放大器U1的输出端连接；运算放大器U1的输出端作为乘法器M2的一个输入信号，信号Vy作为乘法器M2的另一个输入信号，乘法器M2的输出端连接电阻R1后接入运算放大器U2的反相输入端，电阻R2一端与运算放大器U2的反相输入端连接，另一端与运算放大器U2的输出端连接；运算放大器U1、U2的同相输入端均接地。
4.根据权利要求3所述的耦合双忆阻器高维隐藏信号发生系统，其特征在于，所述绝对值电路|·|包括两个运算放大器U3、U4，电阻Rabs1、Rabs2，二极管D1；绝对值电路|·|的输入信号是VZ，VZ信号通过电阻Rabs1与运算放大器U3的反相输入端连接；运算放大器U3的输出端与二极管D1的阳极连接，二极管D1的阴极与运算放大器U4的同相输入端连接；电阻Rabs2一端与运算放大器U3的反相输入端连接，另一端与二极管D1的阴极连接；运算放大器U4的反相输入端与运算放大器U4的输出端连接；运算放大器U3的同相输入端接地；运算放大器U4的输出端输出信号为|VZ|信号。
5.根据权利要求3所述的耦合双忆阻器高维隐藏信号发生系统，其特征在于，所述反相电路-1包括运算放大器U5，电阻R3、R4；电阻R3与运算放大器U5的反相输入端连接，电阻R4一端与运算放大器U5的反相输入端连接，另一端与运算放大器U5的输出端连接。
6.根据权利要求1所述的耦合双忆阻器高维隐藏信号发生系统，其特征在于，所述磁控忆阻器的数学模型如式6所示：
Figure FDA0002733364970000031
式中，g1、g2分别为乘法器M1、M2的增益，R2＝-ηθR1/g2，τ＝RC为时间常数。
7.根据权利要求6所述的耦合双忆阻器高维隐藏信号发生系统，其特征在于，所述磁控忆阻器的忆导W'(Vu)的等效电路包括：运算放大器U8，电阻Rm、Rn、R5、R6，乘法器M3，电容器C5，绝对值电路|·|；Vω作为乘法器M3的一个输入信号，Vω同时连接电阻Rm和电阻R5，电阻Rm和电阻Rn串联，电阻R5的另一端接入运算放大器U8的反相输入端，运算放大器U8的输出端信号为-Vu，U8的输出端连接绝对值电路|·|的一端，绝对值电路|·|的另一端作为乘法器M3的一个输入信号，电阻R6一端连接运算放大器U8的反相输入端另一端连接运算放大器U8的输出端，电容器C5一端连接运算放大器U8的反相输入端，另一端连接运算放大器U8的输出端，乘法器M3的输出端与电阻Rn连接，电阻Rm和电阻Rn的公共端为忆导W'(Vu)的输出电流iω。
8.根据权利要求1所述的耦合双忆阻器高维隐藏信号发生系统，其特征在于，所述耦合双忆阻器高维隐藏信号发生系统通过所述忆阻混沌电路系统的忆阻电路系统与所述磁控忆阻器的忆导电路耦合而成。
9.根据权利要求1所述的耦合双忆阻器高维隐藏信号发生系统，其特征在于，所述忆阻混沌电路系统中的忆阻器采用流控忆阻器。
CN202011125139.0A 2020-10-20 2020-10-20 一种耦合双忆阻器高维隐藏信号发生系统 Active CN112329365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011125139.0A CN112329365B (zh) 2020-10-20 2020-10-20 一种耦合双忆阻器高维隐藏信号发生系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011125139.0A CN112329365B (zh) 2020-10-20 2020-10-20 一种耦合双忆阻器高维隐藏信号发生系统

Publications (2)

Publication Number Publication Date
CN112329365A true CN112329365A (zh) 2021-02-05
CN112329365B CN112329365B (zh) 2022-09-09

Family

ID=74310719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011125139.0A Active CN112329365B (zh) 2020-10-20 2020-10-20 一种耦合双忆阻器高维隐藏信号发生系统

Country Status (1)

Country Link
CN (1) CN112329365B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112884141A (zh) * 2021-04-16 2021-06-01 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN113078994A (zh) * 2021-04-01 2021-07-06 安徽大学 一种分数阶耦合忆阻混沌电路
CN114285544A (zh) * 2021-12-17 2022-04-05 安顺学院 一种具有偏移助推行为的忆阻保守混沌信号发生器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130713A (zh) * 2016-07-14 2016-11-16 郑州轻工业学院 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN109474416A (zh) * 2018-12-29 2019-03-15 安顺学院 一种含有隐藏吸引子的超混沌信号发生电路
CN110956250A (zh) * 2018-09-27 2020-04-03 常州星宇车灯股份有限公司 一种具有共存多吸引子的双忆阻Hopfield神经网络模型
CN111194467A (zh) * 2017-07-27 2020-05-22 苏黎世大学 差分忆阻电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130713A (zh) * 2016-07-14 2016-11-16 郑州轻工业学院 一种具有双忆阻器的最简四维自治混沌系统及实现电路
CN111194467A (zh) * 2017-07-27 2020-05-22 苏黎世大学 差分忆阻电路
CN110956250A (zh) * 2018-09-27 2020-04-03 常州星宇车灯股份有限公司 一种具有共存多吸引子的双忆阻Hopfield神经网络模型
CN109474416A (zh) * 2018-12-29 2019-03-15 安顺学院 一种含有隐藏吸引子的超混沌信号发生电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LIAN, KZ等: "Antiphase synchronization and central symmetrical antiphase synchronization in magnetic field coupled circuits", 《NONLINEAR DYNAMICS》 *
王春华等: "基于忆阻器的混沌、存储器及神经网络电路研究进展", 《电子与信息学报》 *
黄丽丽等: "一种新型双忆阻混沌系统动力学及其电路实现研究", 《电子器件》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078994A (zh) * 2021-04-01 2021-07-06 安徽大学 一种分数阶耦合忆阻混沌电路
CN113078994B (zh) * 2021-04-01 2022-05-06 安徽大学 一种分数阶耦合忆阻混沌电路
CN112884141A (zh) * 2021-04-16 2021-06-01 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN112884141B (zh) * 2021-04-16 2022-10-21 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN114285544A (zh) * 2021-12-17 2022-04-05 安顺学院 一种具有偏移助推行为的忆阻保守混沌信号发生器
CN114285544B (zh) * 2021-12-17 2022-11-29 安顺学院 一种具有偏移助推行为的忆阻保守混沌信号发生器

Also Published As

Publication number Publication date
CN112329365B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
CN112329365B (zh) 一种耦合双忆阻器高维隐藏信号发生系统
Pershin et al. Emulation of floating memcapacitors and meminductors using current conveyors
Cam et al. A new floating memristance simulator circuit based on second generation current conveyor
CN107016200B (zh) 一种基于磁控忆阻器的光滑细胞神经网络的电路设计方法
CN108491567B (zh) 一种磁通控制型忆阻器的Simulink建模方法
CN112884141B (zh) 一种忆阻耦合Hindmarsh-Rose神经元电路
CN107070635A (zh) 一种含有三次磁控忆阻器的四维分数阶时滞混沌电路
Singh et al. New meminductor emulators using single operational amplifier and their application
Chen et al. Complex dynamical behavior in memristor–capacitor systems
Hassanein et al. Incremental grounded voltage controlled memristor emulator
CN108768611B (zh) 一种分数阶忆阻时滞混沌电路
Volos et al. The memristor as an electric synapse-synchronization phenomena
Wang et al. Hidden dynamics, synchronization, and circuit implementation of a fractional-order memristor-based chaotic system
CN109670221B (zh) 一种由分数阶电容构成的三次非线性磁控忆阻电路
CN115765964A (zh) 一种具有同构调幅功能的三角波忆阻保守信号发生器
Su et al. A π-Type Memristor Synapse and Neuron With Structural Plasticity
Frasca et al. Implementation of adaptive coupling through memristor
CN112600660B (zh) 可产生堆叠吸引子的双忆阻信号发生器
CN212695978U (zh) 一种基于忆阻器神经元电路的多输入逻辑门电路
CN109711537A (zh) 一种基于忆阻神经网络的预测电路
CN113054947B (zh) 一种ReLU型忆阻模拟器
CN209149304U (zh) 一种含有分数阶电容的三次非线性磁控忆阻电路
Uwate et al. Clustering in Globally Coupled Chaotic Circuits with Changing Weights
CN110032830A (zh) 基于电流传输器的三次非线性磁控忆阻模拟器
Hu et al. Finite-time synchronization of chaotic circuit systems with double memristors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231226

Address after: Floor 9, Building Liqiu (8 #), Taihua wutong Industrial Park, Sanwei Community, Hangcheng Street, Bao'an District, Shenzhen, Guangdong 518000

Patentee after: Shenzhen Shuiyi Technology Co.,Ltd.

Address before: 230000 floor 1, building 2, phase I, e-commerce Park, Jinggang Road, Shushan Economic Development Zone, Hefei City, Anhui Province

Patentee before: Dragon totem Technology (Hefei) Co.,Ltd.

Effective date of registration: 20231226

Address after: 230000 floor 1, building 2, phase I, e-commerce Park, Jinggang Road, Shushan Economic Development Zone, Hefei City, Anhui Province

Patentee after: Dragon totem Technology (Hefei) Co.,Ltd.

Address before: 561000 No.25 Xueyuan Road, Xixiu District, Anshun City, Guizhou Province

Patentee before: ANSHUN University

TR01 Transfer of patent right