CN104410484A - 基于混合型分数阶积分电路模块的0.4 阶含y方Lorenz混沌系统电路实现 - Google Patents

Abstract

本发明提供一种基于混合型分数阶积分电路模块的0.4阶含y方Lorenz混沌系统电路，混合型分数阶积分电路模块由六部分组成，每部分电阻由四个电阻和一个电位器串联组成，每部分电容由四个电容并联组成，第一部分为电阻和电容的并联，以后部分中的电阻都是与前面部分的整体电路串联，然后与该部分电容并联组成通用分数阶积分模块电路。本发明采用混合型结构，设计制作了PCB电路，0.4阶分数阶积分电路由六分组成，采用这种方法的实现0.4阶分数阶混沌系统电路，可靠性高，不易出错。

Description

基于混合型分数阶积分电路模块的0.4 阶含y方Lorenz混沌系统电路实现

技术领域

本发明涉及一种通用分数阶积分电路模块及其0.4阶混沌系统电路实现，特别涉及一个基于混合型分数阶积分电路模块的0.4阶含y方Lorenz混沌系统及模拟电路实现。 

背景技术

因为实现分数阶混沌系统的电路的电阻和电容都是非常规电阻和电容，一般采用电阻串联和电容并联的方法实现，目前，实现的主要方法是利用现有的电阻和电容在面包板上组合的方法，这种方法可靠性和稳定性比较低，并且存在容易出错，出错后不易查找等问题，本发明为克服这个问题，采用混合型结构，设计制作了PCB电路，电路由六部分组成，每部分电阻由四个电阻和一个电位器串联组成，每部分电容由四个电容并联组成，第一部分为电阻和电容的并联，以后部分中的电阻都是与前面部分的整体电路串联，然后与该部分电容并联组成通用分数阶积分模块电路，0.4阶分数阶积分电路由六部分组成，采用这种方法的实现0.4阶分数阶混沌系统电路，可靠性高，不易出错。 

发明内容

本发明要解决的技术问题是提供一种基于混合型分数阶积分电路模块的0.4阶含y方Lorenz混沌系统及模拟电路实现，本发明采用如下技术手段实现发明目的： 

1、一种混合型分数阶积分电路模块，其特征是在于：电阻Rx与电容Cx并联，形成第一部分，第一部分与电阻Ry串联后再与电容Cy并联，形成第二部分，前两部分与电阻Rz串联后再与电容Cz并联，形成第三部分，前三部分与电阻Rw串联后再与电容Cw并联，形成第四部分，前四部分与电阻Ru串联后再与电容Cu并联，形成第五部分，前五部分与电阻Rv串联后再与电容Cv并联，形成第六部分，输出引脚A接第一部分，输出引脚B接第六部分。 

2、根据权利要求1所述一种混合型分数阶积分电路模块，其特征在于：所述电阻Rx由电位器Rx1和电阻Rx2、Rx3、Rx4、Rx5串联组成，所述电容Cx由电容Cx1、Cx2、Cx3、Cx4并联组成；所述电阻Ry由电位器Ry1和电阻Ry2、Ry3、Ry4、Ry5串联组成，所述电容Cy由电容Cy1、Cy2、Cy3、Cy4，并联组成；所述电阻Rz由电位器Rz1和电阻Rz2、Rz3、Rz4、Rz5串联组成，所述电容Cz由电容Cz1、Cz2、Cz3、Cz4并联组成；所述电阻Rw由电位器Rw1和电阻Rw2、Rw3、Rw4、Rw5串联组成，所述电容Cw由电容Cw1、Cw2、Cw3、Cw4并联组成；所述电阻Ru由电位器Ru1和电阻Ru2、Ru3、Ru4、Ru5串联组成，所述电容Cu由电容Cu1、Cu2、Cu3、Cu4并联组成；所述电阻Rv由电位器Rv1和电阻Rv2、Rv3、Rv4、Rv5 串联组成，所述电容Cv由电容Cv1、Cv2、Cv3、Cv4并联组成。 

3、根据权利要求1所述一种混合型分数阶积分电路模块，所述0.4阶积分电路模块，其特征在于：所述电阻Rx＝2.4M，所述电位器Rx1＝0K，所述电阻Rx2＝2M、Rx3＝200K、Rx4＝200K、Rx5＝0K，所述电容Cx＝16.370uF，所述电容Cx1＝10uF、Cx2＝4.7uF、Cx3＝1uF、Cx4＝680nF；所述电阻Ry＝1.994M，所述电位器Ry1＝4K,所述电阻Ry2＝1M、Ry3＝510K、Ry4＝470K、Ry5＝10K，所述电容Cy＝3.8810uF，所述电容Cy1＝3.3uF、Cy2＝470nF、Cy3＝100nF、Cy4＝10nF；所述电阻Rz＝1.021M，所述电位器Rz1＝0K和所述电阻Rz2＝1M、Rz3＝20K、Rz4＝1K、Rz5＝0K，所述电容Cz＝1.1800uF，所述电容Cz1＝1uF、Cz2＝100nF、Cz3＝47nF、Cz4＝33nF；所述电阻Rw＝0.4855M，所述电位器Rw1＝4.5K和所述电阻Rw2＝200K、Rw3＝200K、Rw4＝51K、Rw5＝30K，所述电容Cw＝0.3760uF，所述电容Cw1＝330nF、Cw2＝47nF、Cw3悬空、Cw4悬空；所述电阻Ru＝0.24M，所述电位器Ru1＝0K和所述电阻Ru2＝200K、Ru3＝20K、Ru4＝20K、Ru5＝0K，所述电容Cu＝130.4nF，所述电容Cu1＝200nF、Cu2＝22nF、Cu3＝4.7nF、Cu4＝3.3nF；所述电阻Rv＝0.1696M，所述电位器Rv1＝3.5K和所述电阻Rv2＝100K、Rv3＝51K、Rv4＝10K、Rv5＝5.1K，所述电容Cv＝28.18nF，所述电容Cv1＝22nF、Cv2＝6.8nF、Cv3悬空、Cv4悬空； 

4、基于混合型分数阶积分电路模块的0.4阶含y方的Lorenz混沌系统电路，其特征在于： 

(1)含y方的Lorenz混沌系统的数学模型i： 

$\left\{\begin{array}{c}\frac{\mathrm{dx}}{\mathrm{dt}}=a(y-x)\\ \frac{\mathrm{dy}}{\mathrm{dt}}=\mathrm{cx}-y-\mathrm{xz}\\ \frac{\mathrm{dz}}{\mathrm{dt}}=y^2-\mathrm{bz}\end{array}\right.,i,a=10,b=8/3,c=28$

(2)一个含y方的0.4阶Lorenz混沌系统的数学模型ii为： 

$\left\{\begin{array}{c}\frac{d^{\mathrm{\α}}x}{{\mathrm{dt}}^{\mathrm{\α}}}=a(y-x)\\ \frac{d^{\mathrm{\α}}y}{{\mathrm{dt}}^{\mathrm{\α}}}=\mathrm{cx}-y-\mathrm{xz}\\ \frac{d^{\mathrm{\α}}z}{{\mathrm{dt}}^{\mathrm{\α}}}=y^2-\mathrm{bz}\end{array}\right.,\mathrm{ii},a=10,b=8/3,c=28,\mathrm{\α}=0.4$

(3)根据0.4阶含y方的Lorenz混沌系统的数学模型ii构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和0.4阶积分电路模块U5、0.4阶积分电路模块U6、0.4阶积分电路模块U7构成反相加法器和反相0.4阶积分器，利用乘法器U3和乘法器U4实现乘法运 算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN； 

所述运算放大器U1连接运算放大器U2、乘法器U3、乘法器U4和0.4阶积分电路模块U5、0.4阶积分电路模块U6，所述运算放大器U2连接乘法器U3、乘法器U4和0.4阶积分电路模块U7，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2； 

所述运算放大器U1的第1引脚通过电阻R7与U1的第6引脚相接，第2引脚通过电阻R6与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚接混合型分数阶积分电路U7的A引脚，第7引脚接输出y,通过电阻R1与第13引脚相接，通过电阻R8与第6引脚相接，接混合型分数阶积分电路U8的B引脚，接乘法器U4的第1、3引脚，第8引脚接输出x,通过电阻R4与第9引脚相接，通过电阻R5与第2引脚相接，接乘法器U3的第1引脚，接混合型分数阶积分电路U6的B引脚，第9引脚接混合型分数阶积分电路U5的A引脚，第13引脚通过电阻R2与第14引脚相接，第14引脚通过电阻R3与第9引脚相接； 

所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出z，通过电阻R12与第9引脚相接，接乘法器U3的第3引脚，接接混合型分数阶积分电路U10的B引脚，第9引脚接混合型分数阶积分电路U9的A引脚，第13引脚通过电阻R10接第14引脚，第14引脚通过电阻R13接第9引脚； 

所述乘法器U3的第1引脚接U1的第8脚，第3引脚接U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R9接U1第6引脚，第8引脚接VCC； 

所述乘法器U4的第1引脚接U1的第8脚，第3引脚接U1的第7脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R11接U2第13引脚，第8引脚接VCC； 

所述0.4阶积分电路模块U5的A引脚接运算放大器U1的第9引脚，B引脚接接运算放大器U1的第8引脚； 

所述0.4阶积分电路模块U6的A引脚接运算放大器U1的第6引脚，B引脚接接运算放大器U1的第7引脚； 

所述0.4阶积分电路模块U7的A引脚接运算放大器U2的第9引脚，B引脚接接运算放大器U2的第8引脚。 

本发明的有益效果是：采用混合型结构，设计制作了PCB电路，电路由六部分组成，每部分电阻由四个电阻和一个电位器串联组成，每部分电容由四个电容并联组成，第一部分为电阻和电容的并联，以后部分中的电阻都是与前面部分的整体电路串联，然后与该部分电 容并联组成通用分数阶积分模块电路，0.4阶分数阶积分电路由六部分组成，采用这种方法的实现0.4阶分数阶混沌系统电路，可靠性高，不易出错。 

附图说明

图1为本发明的链式分数阶积分电路模块内部结构示意图(a)、内部实际连接图(b)和0.4阶积分电路模块图(c)。 

图2为本发明优选实施例的电路连接结构示意图。 

图3和图4为本发明的电路实际连接图。 

具体实施方式

下面结合附图和优选实施例对本发明作更进一步的详细描述，参见图1-图4。 

1、一种混合型分数阶积分电路模块，其特征是在于：电阻Rx与电容Cx并联，形成第一部分，第一部分与电阻Ry串联后再与电容Cy并联，形成第二部分，前两部分与电阻Rz串联后再与电容Cz并联，形成第三部分，前三部分与电阻Rw串联后再与电容Cw并联，形成第四部分，前四部分与电阻Ru串联后再与电容Cu并联，形成第五部分，前五部分与电阻Rv串联后再与电容Cv并联，形成第六部分，输出引脚A接第一部分，输出引脚B接第六部分。 

2、根据权利要求1所述一种混合型分数阶积分电路模块，其特征在于：所述电阻Rx由电位器Rx1和电阻Rx2、Rx3、Rx4、Rx5串联组成，所述电容Cx由电容Cx1、Cx2、Cx3、Cx4并联组成；所述电阻Ry由电位器Ry1和电阻Ry2、Ry3、Ry4、Ry5串联组成，所述电容Cy由电容Cy1、Cy2、Cy3、Cy4，并联组成；所述电阻Rz由电位器Rz1和电阻Rz2、Rz3、Rz4、Rz5串联组成，所述电容Cz由电容Cz1、Cz2、Cz3、Cz4并联组成；所述电阻Rw由电位器Rw1和电阻Rw2、Rw3、Rw4、Rw5串联组成，所述电容Cw由电容Cw1、Cw2、Cw3、Cw4并联组成；所述电阻Ru由电位器Ru1和电阻Ru2、Ru3、Ru4、Ru5串联组成，所述电容Cu由电容Cu1、Cu2、Cu3、Cu4并联组成；所述电阻Rv由电位器Rv1和电阻Rv2、Rv3、Rv4、Rv5串联组成，所述电容Cv由电容Cv1、Cv2、Cv3、Cv4并联组成。 

3、根据权利要求1所述一种混合型分数阶积分电路模块，所述0.4阶积分电路模块，其特征在于：所述电阻Rx＝2.4M，所述电位器Rx1＝0K，所述电阻Rx2＝2M、Rx3＝200K、Rx4＝200K、Rx5＝0K，所述电容Cx＝16.370uF，所述电容Cx1＝10uF、Cx2＝4.7uF、Cx3＝1uF、Cx4＝680nF；所述电阻Ry＝1.994M，所述电位器Ry1＝4K,所述电阻Ry2＝1M、Ry3＝510K、Ry4＝470K、Ry5＝10K，所述电容Cy＝3.8810uF，所述电容Cy1＝3.3uF、Cy2＝470nF、Cy3＝100nF、Cy4＝10nF；所述电阻Rz＝1.021M，所述电位器Rz1＝0K和所述电阻Rz2＝1M、 Rz3＝20K、Rz4＝1K、Rz5＝0K，所述电容Cz＝1.1800uF，所述电容Cz1＝1uF、Cz2＝100nF、Cz3＝47nF、Cz4＝33nF；所述电阻Rw＝0.4855M，所述电位器Rw1＝4.5K和所述电阻Rw2＝200K、Rw3＝200K、Rw4＝51K、Rw5＝30K，所述电容Cw＝0.3760uF，所述电容Cw1＝330nF、Cw2＝47nF、Cw3悬空、Cw4悬空；所述电阻Ru＝0.24M，所述电位器Ru1＝0K和所述电阻Ru2＝200K、Ru3＝20K、Ru4＝20K、Ru5＝0K，所述电容Cu＝130.4nF，所述电容Cu1＝200nF、Cu2＝22nF、Cu3＝4.7nF、Cu4＝3.3nF；所述电阻Rv＝0.1696M，所述电位器Rv1＝3.5K和所述电阻Rv2＝100K、Rv3＝51K、Rv4＝10K、Rv5＝5.1K，所述电容Cv＝28.18nF，所述电容Cv1＝22nF、Cv2＝6.8nF、Cv3悬空、Cv4悬空； 

4、基于混合型分数阶积分电路模块的0.4阶含y方的Lorenz混沌系统电路，其特征在于： 

(1)含y方的Lorenz混沌系统的数学模型i： 

$\left\{\begin{array}{c}\frac{\mathrm{dx}}{\mathrm{dt}}=a(y-x)\\ \frac{\mathrm{dy}}{\mathrm{dt}}=\mathrm{cx}-y-\mathrm{xz}\\ \frac{\mathrm{dz}}{\mathrm{dt}}=y^2-\mathrm{bz}\end{array}\right.,i,a=10,b=8/3,c=28$

(2)一个含y方的0.4阶Lorenz混沌系统的数学模型ii为： 

$\left\{\begin{array}{c}\frac{d^{\mathrm{\α}}x}{{\mathrm{dt}}^{\mathrm{\α}}}=\mathrm{a\α}(y-x)\\ \frac{d^{\mathrm{\α}}y}{{\mathrm{dt}}^{\mathrm{\α}}}=\mathrm{cx}-y-\mathrm{xz}\\ \frac{d^{\mathrm{\α}}z}{{\mathrm{dt}}^{\mathrm{\α}}}=y^2-\mathrm{bz}\end{array}\right.,\mathrm{ii},a=10,b=8/3,c=28,\mathrm{\α}=0.4$

(3)根据0.4阶含y方的Lorenz混沌系统的数学模型ii构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和0.4阶积分电路模块U5、0.4阶积分电路模块U6、0.4阶积分电路模块U7构成反相加法器和反相0.4阶积分器，利用乘法器U3和乘法器U4实现乘法运算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN； 

所述运算放大器U1连接运算放大器U2、乘法器U3、乘法器U4和0.4阶积分电路模块U5、0.4阶积分电路模块U6，所述运算放大器U2连接乘法器U3、乘法器U4和0.4阶积分电路模块U7，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2； 

所述运算放大器U1的第1引脚通过电阻R7与U1的第6引脚相接，第2引脚通过电阻R6与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第6 引脚接混合型分数阶积分电路U7的A引脚，第7引脚接输出y,通过电阻R1与第13引脚相接，通过电阻R8与第6引脚相接，接混合型分数阶积分电路U8的B引脚，接乘法器U4的第1、3引脚，第8引脚接输出x,通过电阻R4与第9引脚相接，通过电阻R5与第2引脚相接，接乘法器U3的第1引脚，接混合型分数阶积分电路U6的B引脚，第9引脚接混合型分数阶积分电路U5的A引脚，第13引脚通过电阻R2与第14引脚相接，第14引脚通过电阻R3与第9引脚相接； 

所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出z，通过电阻R12与第9引脚相接，接乘法器U3的第3引脚，接接混合型分数阶积分电路U10的B引脚，第9引脚接混合型分数阶积分电路U9的A引脚，第13引脚通过电阻R10接第14引脚，第14引脚通过电阻R13接第9引脚； 

所述乘法器U3的第1引脚接U1的第8脚，第3引脚接U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R9接U1第6引脚，第8引脚接VCC； 

所述乘法器U4的第1引脚接U1的第8脚，第3引脚接U1的第7脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R11接U2第13引脚，第8引脚接VCC； 

所述0.4阶积分电路模块U5的A引脚接运算放大器U1的第9引脚，B引脚接接运算放大器U1的第8引脚； 

所述0.4阶积分电路模块U6的A引脚接运算放大器U1的第6引脚，B引脚接接运算放大器U1的第7引脚； 

所述0.4阶积分电路模块U7的A引脚接运算放大器U2的第9引脚，B引脚接接运算放大器U2的第8引脚。 

电路中电阻R1＝R2＝R3＝R4＝R6＝R7＝R10＝R13＝10kΩ，R5＝3.57kΩ，R8＝100kΩ，R9＝R11＝1kΩ，R12＝35.71kΩ。 

当然，上述说明并非对本发明的限制，本发明也不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也属于本发明的保护范围。 

Claims (4)

1.一种混合型分数阶积分电路模块，其特征是在于：电阻Rx与电容Cx并联，形成第一部分，第一部分与电阻Ry串联后再与电容Cy并联，形成第二部分，前两部分与电阻Rz串联后再与电容Cz并联，形成第三部分，前三部分与电阻Rw串联后再与电容Cw并联，形成第四部分，前四部分与电阻Ru串联后再与电容Cu并联，形成第五部分，前五部分与电阻Rv串联后再与电容Cv并联，形成第六部分，输出引脚A接第一部分，输出引脚B接第六部分。 

2.根据权利要求1所述一种混合型分数阶积分电路模块，其特征在于：所述电阻Rx由电位器Rx1和电阻Rx2、Rx3、Rx4、Rx5串联组成，所述电容Cx由电容Cx1、Cx2、Cx3、Cx4并联组成；所述电阻Ry由电位器Ry1和电阻Ry2、Ry3、Ry4、Ry5串联组成，所述电容Cy由电容Cy1、Cy2、Cy3、Cy4，并联组成；所述电阻Rz由电位器Rz1和电阻Rz2、Rz3、Rz4、Rz5串联组成，所述电容Cz由电容Cz1、Cz2、Cz3、Cz4并联组成；所述电阻Rw由电位器Rw1和电阻Rw2、Rw3、Rw4、Rw5串联组成，所述电容Cw由电容Cw1、Cw2、Cw3、Cw4并联组成；所述电阻Ru由电位器Ru1和电阻Ru2、Ru3、Ru4、Ru5串联组成，所述电容Cu由电容Cu1、Cu2、Cu3、Cu4并联组成；所述电阻Rv由电位器Rv1和电阻Rv2、Rv3、Rv4、Rv5串联组成，所述电容Cv由电容Cv1、Cv2、Cv3、Cv4并联组成。 

3.根据权利要求1所述一种混合型分数阶积分电路模块，所述0.4阶积分电路模块，其特征在于：所述电阻Rx＝2.4M，所述电位器Rx1＝0K，所述电阻Rx2＝2M、Rx3＝200K、Rx4＝200K、Rx5＝0K，所述电容Cx＝16.370uF，所述电容Cx1＝10uF、Cx2＝4.7uF、Cx3＝1uF、Cx4＝680nF；所述电阻Ry＝1.994M，所述电位器Ry1＝4K,所述电阻Ry2＝1M、Ry3＝510K、Ry4＝470K、Ry5＝10K，所述电容Cy＝3.8810uF，所述电容Cy1＝3.3uF、Cy2＝470nF、Cy3＝100nF、Cy4＝10nF；所述电阻Rz＝1.021M，所述电位器Rz1＝0K和所述电阻Rz2＝1M、Rz3＝20K、Rz4＝1K、Rz5＝0K，所述电容Cz＝1.1800uF，所述电容Cz1＝1uF、Cz2＝100nF、Cz3＝47nF、Cz4＝33nF；所述电阻Rw＝0.4855M，所述电位器Rw1＝4.5K和所述电阻Rw2＝200K、Rw3＝200K、Rw4＝51K、Rw5＝30K，所述电容Cw＝0.3760uF，所述电容Cw1＝330nF、Cw2＝47nF、Cw3悬空、Cw4悬空；所述电阻Ru＝0.24M，所述电位器Ru1＝0K和所述电阻Ru2＝200K、Ru3＝20K、Ru4＝20K、Ru5＝0K，所述电容Cu＝130.4nF，所述电容Cu1＝200nF、Cu2＝22nF、Cu3＝4.7nF、Cu4＝3.3nF；所述电阻Rv＝0.1696M，所述电位器Rv1＝3.5K和所述电阻Rv2＝100K、Rv3＝51K、Rv4＝10K、Rv5＝5.1K，所述电容Cv＝28.18nF，所述电容Cv1＝22nF、Cv2＝6.8nF、Cv3悬空、Cv4悬空。 

4.基于混合型分数阶积分电路模块的0.4阶含y方的Lorenz混沌系统电路，其特征在于： 

(1)含y方的Lorenz混沌系统的数学模型i： 

(2)一个含y方的0.4阶Lorenz混沌系统的数学模型ii为： 

(3)根据0.4阶含y方的Lorenz混沌系统的数学模型ii构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和0.4阶积分电路模块U5、0.4阶积分电路模块U6、0.4阶积分电路模块U7构成反相加法器和反相0.4阶积分器，利用乘法器U3和乘法器U4实现乘法运算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN； 

所述运算放大器U1连接运算放大器U2、乘法器U3、乘法器U4和0.4阶积分电路模块U5、0.4阶积分电路模块U6，所述运算放大器U2连接乘法器U3、乘法器U4和0.4阶积分电路模块U7，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2； 

所述运算放大器U1的第1引脚通过电阻R7与U1的第6引脚相接，第2引脚通过电阻R6与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚接混合型分数阶积分电路U7的A引脚，第7引脚接输出y,通过电阻R1与第13引脚相接，通过电阻R8与第6引脚相接，接混合型分数阶积分电路U8的B引脚，接乘法器U4的第1、3引脚，第8引脚接输出x,通过电阻R4与第9引脚相接，通过电阻R5与第2引脚相接，接乘法器U3的第1引脚，接混合型分数阶积分电路U6的B引脚，第9引脚接混合型分数阶积分电路U5的A引脚，第13引脚通过电阻R2与第14引脚相接，第14引脚通过电阻R3与第9引脚相接； 

所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出z，通过电阻R12与第9引脚相接，接乘法器U3的第3引脚，接接混合型分数阶积分电路U10的B引脚，第9引脚接混合型分数阶积分电路 U9的A引脚，第13引脚通过电阻R10接第14引脚，第14引脚通过电阻R13接第9引脚； 

所述乘法器U3的第1引脚接U1的第8脚，第3引脚接U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R9接U1第6引脚，第8引脚接VCC； 

所述乘法器U4的第1引脚接U1的第8脚，第3引脚接U1的第7脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R11接U2第13引脚，第8引脚接VCC； 

所述0.4阶积分电路模块U5的A引脚接运算放大器U1的第9引脚，B引脚接接运算放大器U1的第8引脚； 

所述0.4阶积分电路模块U6的A引脚接运算放大器U1的第6引脚，B引脚接接运算放大器U1的第7引脚； 

所述0.4阶积分电路模块U7的A引脚接运算放大器U2的第9引脚，B引脚接接运算放大器U2的第8引脚。